FPGA技術(shù)介紹及展望解析課件

1、FPGA技術(shù)介紹及展望FPGA技術(shù)簡介FPGA的發(fā)展現(xiàn)狀FPGA的發(fā)展 FPGA技術(shù)簡介可編程邏輯器件的發(fā)展歷史PLD及IC開發(fā)EDA工具常用FPGA開發(fā)語言 硬件描述語言FPGA（Field Programmable Gate Array)現(xiàn)場可編程門陣列可編程邏輯器件的發(fā)展歷史早可編程邏輯器件主要有：只讀存貯器(PROM)、紫外線可擦除只讀存貯器(EPROM)和電可擦除只讀存貯器(EEPROM)三種。結(jié)構(gòu)簡單，只能完成簡單的數(shù)字邏輯功能 PAL、PLA結(jié)構(gòu)稍復(fù)雜，由一個可編程的“與”平面和一個固定的“或”平面構(gòu)成，都可以現(xiàn)場可編程，兩個平面的連接關(guān)系也可編程，能以乘積和的形式完成大量的組合

2、邏輯功能 。通用陣列邏輯GAL (Generic Array Logic)，采用了EEPROM工藝，實現(xiàn)了電可擦除、電可改寫，其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因而它的設(shè)計具有很強(qiáng)的靈活性。早期PLD實現(xiàn)速度特性較好的邏輯功能，但其過于簡單的結(jié)構(gòu)也使它們只能實現(xiàn)規(guī)模較小的電路 20世紀(jì)80年代中期,推出 CPLD(Complex Programmab1e Logic Dvice)和與標(biāo)準(zhǔn)門陣列類似的FPGA(Field Programmable Gate Array）FPGACPLD 概述FPGACPLD的規(guī)模比較大，它可以替代幾十甚至幾千塊通用IC芯片。相當(dāng)一個子系統(tǒng)部件 。FPGA/CPLD

3、結(jié)構(gòu)由三大部分組成的。1.一個二維的邏輯塊陣列，構(gòu)成了PLD器件的邏輯組成核心。2.輸入輸出塊。3.連接邏輯塊的可編程內(nèi)部連線資源。連線資源：由各種長度的連線線段組成，其中有一些可編程的連接開關(guān)，它們用于邏輯塊之間、邏輯塊與輸入輸出塊之間的連接。 對用戶而言，CPLD與FPGA的內(nèi)部結(jié)構(gòu)稍有不同，但用法一樣，所以多數(shù)情況下，不加以區(qū)分。 用戶可以反復(fù)編程、擦除、使用或者在外圍電路不動的情況下用不同的開發(fā)軟件在FPGA上實現(xiàn)不同的邏輯功能。 FPGA結(jié)構(gòu)CPLD結(jié)構(gòu)FPGACPLD 的應(yīng)用 隨著VlSI工藝的不斷提高，單一芯片內(nèi)部可以容納上百萬個晶體管， FPGACPLD芯片的規(guī)模也越來越大，其

4、單片邏輯門數(shù)已達(dá)到上百萬門，實現(xiàn)的功能也越來越強(qiáng)，同時也可以實現(xiàn)系統(tǒng)集成。FPGACPLD芯片在出廠之前都做過百分之百的測試，不需要設(shè)計人員承擔(dān)投片風(fēng)險和費用，設(shè)計人員只需在自己的實驗室里就可以通過相關(guān)的軟硬件環(huán)境來完成芯片的最終功能定義。所以， FPGACPLD的資金投入小，節(jié)省了許多潛在的花費。用戶可以反復(fù)地編程、擦除、使用或者在外圍電路不動的情況下用不同軟件就可實現(xiàn)不同的功能。用FPGAPLD 試制樣片，能以最快的速度占領(lǐng)市場。 FPGACPLD軟件包中有各種輸入工具和仿真工具，及版圖設(shè)計工具和編程器等全線產(chǎn)品，電路設(shè)計人員在很短的時間內(nèi)就可完成電路的輸入、編譯、優(yōu)化、仿真，直至最后芯片

5、的制作。 當(dāng)電路有少量改動時，更能顯示出FPGACPLD的優(yōu)勢。電路設(shè)計人員使用FPGACPLD進(jìn)行電路設(shè)計時，不需要具備專門的IC(集成電路)深層次的知識， FPGACPLD軟件易學(xué)易用，可以使設(shè)計人員更能集中精力進(jìn)行電路設(shè)計，快速將產(chǎn)品推向市場。PLD及IC開發(fā)-EDA工具EDA （Electronic Design Automation）即“電子設(shè)計自動化”，是指以計算機(jī)為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動化設(shè)計過程。因此，EDA工具在電子系統(tǒng)設(shè)計中所占的份

6、量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計輸入（原理圖或HDL）仿真綜合布線下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的Maxplus、Quartus，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化，可以加快動態(tài)調(diào)試，縮短開發(fā)周期；缺點是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。綜合類EDA軟件 EDA軟件的功能是對設(shè)計輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級的行為描述語句）翻譯成最基本的與或非門的連接關(guān)系

7、（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果，在進(jìn)行較復(fù)雜的設(shè)計時，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler 等。仿真類軟件 這類軟件的功能是對設(shè)計進(jìn)行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計，一般需要使用這些專業(yè)的仿真軟件。因為同樣的設(shè)計輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的

8、要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。常用的FPGA開發(fā)語言硬件描述語言 硬件描述語言HDL是一種用形式化方法描述數(shù)字電路和系統(tǒng)的語言。利用這種語言，數(shù)字電路系統(tǒng)的設(shè)計可以從上層到下層（從抽象到具體）逐層描述自己的設(shè)計思想，用一系列分層次的模塊來表示極其復(fù)雜的數(shù)字系統(tǒng)。然后，利用電子設(shè)計自動化（EDA）工具，逐層進(jìn)行仿真驗證，再把其中需要變?yōu)閷嶋H電路的模塊組合，經(jīng)過自動綜合工具轉(zhuǎn)換到門級電路網(wǎng)表。接下去，再用專用集成電路ASIC或現(xiàn)場可編程門陣列FPGA自動布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實現(xiàn)的具體電路

9、布線結(jié)構(gòu)。 VHDL: 1995年以前唯一制訂為標(biāo)準(zhǔn)的硬件描述語言，不具有晶體管開關(guān)級的描述能力和模擬設(shè)計的描述能力。目前的看法是，對于特大型的系統(tǒng)級數(shù)字電路設(shè)計，VHDL是較為合適的。 Verilog HDL: 是在1983年，提出了用于快速門級仿真的XL算法。隨著Verilog-XL算法的成功，Verilog HDL語言得到迅速發(fā)展。基于Verilog HDL的優(yōu)越性，Verilog有了模擬設(shè)計描述的能力。 Superlog一種新的系統(tǒng)級硬件描述語言，提供更多級別的硬件綜合抽象級，為各種系統(tǒng)級的EDA軟件工具所利用。 Superlog是一種具有良好前景的系統(tǒng)級硬件描述語言。SystemC

10、系統(tǒng)級設(shè)計語言，能同時實現(xiàn)較高層次的軟件和硬件描述的系統(tǒng)級設(shè)計語言，滿足SoC的設(shè)計要求。常用的FPGA開發(fā)語言硬件描述語言FPGA的發(fā)展前景 65nm器件及提供高性能與低成本的多樣化應(yīng)用平臺 FPGA產(chǎn)業(yè)的每次重大飛躍都離不開半導(dǎo)體生產(chǎn)工藝的更新，它是半導(dǎo)體業(yè)最前沿的生產(chǎn)工藝、更新速度最快。從130nm到90nm再到65nm。生產(chǎn)工藝的不斷升級帶給FPGA更高的密度、更快的速度、更低的成本。FPGA廠商亦競爭激烈，一方面幫助用戶提供更多設(shè)計方案，進(jìn)一步縮小產(chǎn)品尺寸、降低成本與功耗，另一方面為提升FPGA競爭力，拓寬其市場增值空間。FPGA業(yè)界雙雄爭先恐后發(fā)布基于65nm的產(chǎn)品系列。Alter

11、a發(fā)布了Stratix III系列，Xilinx宣布推出第二個系列的VIRTEX-5 LXT。 之后，半導(dǎo)體制造工藝將采用32nm節(jié)點，芯片制造商可以制造包含數(shù)十億個晶體管的單芯片產(chǎn)品，采用這種工藝的FPGA會包含一億個可編程邏輯門，而且FPGA平臺會采用創(chuàng)新的封裝技術(shù)將存儲器、模擬混合信號電路、通用接口、傳感器、各種I/O集成到一起，這樣的FPGA會成為許多電子產(chǎn)品的核心。65nm工藝提升FPGA競爭力FPGA的發(fā)展前景自1990年來，F(xiàn)PGA的成本降低了500倍、功耗降低了50倍、邏輯容量提高了200倍、速度快了40倍，到2010年，F(xiàn)PGA在價格上降低5倍，容量增大5倍，單位功耗會有多5

12、倍的功能，另外速度還會提升5倍，除了可編程邏輯功能外，F(xiàn)PGA還集成了很多IP硬核，例如最新的PCIe&以太網(wǎng)模塊、高速串行收發(fā)器、DSP模塊以及嵌入式處理器等向SoC發(fā)展。這與傳統(tǒng)DSP和CPU等處理器的發(fā)展方向類似，它們也在片上集成了各種硬件加速器，為特定應(yīng)用提供更高的性能。FPGA通過把更多硬核集成進(jìn)去，能夠適合更多特定的市場，這是一個趨勢，不過和同類方案相比，F(xiàn)PGA是可編程的，繼承了很多可編程特性。除了這種片上集成外，F(xiàn)PGA在未來有另一種革命性的趨勢，即利用系統(tǒng)級封裝技術(shù)(SiP)實現(xiàn)“虛擬SoC”。虛擬SoC可能會在同一個封裝中集成傳感器陣列、處理器、存儲器、通用接口、混合信號和

13、高壓I/0等器件，以替代帶有固化IP的大芯片。由于是多個裸片，每種器件都可以使用最適合自己的工藝，在降低成本、功耗和體積的同時，保持了高性能。FPGA向SoC和專用化發(fā)展，做為設(shè)計通用平臺 FPGA的發(fā)展前景Xilinx推出業(yè)界應(yīng)用最廣泛設(shè)計套件ISE9.1i Altera發(fā)布QuartusII，延續(xù)效能優(yōu)勢： 對于FPGA、CPLD以及結(jié)構(gòu)化ASIC設(shè)計，QuartusII是性能和效能首屈一指的設(shè)計軟件。與高端65nm競爭FPGA相比，QuartusII軟件和StratixIIIFPGA現(xiàn)在具有兩個速率等級優(yōu)勢，而且編譯時間快3倍。 Actel發(fā)布LiberoIDEv8.1版本，助力便攜式設(shè)

14、計：基于FPGA的嵌入式系統(tǒng)EDA平臺 FPGA的發(fā)展前景 FPGA主要向兩個方向發(fā)展以更好地滿足系統(tǒng)要求：高密度/高性能應(yīng)用和中等密度/成本的敏感型應(yīng)用。Altera表示，低成本和高性能這兩類產(chǎn)品在架構(gòu)和成本結(jié)構(gòu)上都有獨特的要求，低成本產(chǎn)品將挑戰(zhàn)目前許多中低密度ASIC應(yīng)用，而高性能產(chǎn)品將被做得越來越大，超過200萬ASIC門，主頻速度高于300 MHz。它將挑戰(zhàn)高端ASIC和其他系統(tǒng)元器件市場，例如網(wǎng)絡(luò)處理器及高端DSP處理器。未來Altera將繼續(xù)開發(fā)兩種類型的產(chǎn)品，加快向應(yīng)用市場滲透?！半S著系統(tǒng)復(fù)雜度提升與上市時間加快，高性能FPGA的發(fā)展趨勢是將成為系統(tǒng)核心芯片，系統(tǒng)廠商對FPGA的

15、要求也越來越嚴(yán)格，體現(xiàn)在功耗、性能、易用性和成本等四大方面。這樣的FPGA已經(jīng)演變成一種可編程系統(tǒng)平臺，F(xiàn)PGA邁向設(shè)計通用平臺，滿足多樣化需求FPGA的發(fā)展前景 由于在性能和靈活性方面的完美組合，F(xiàn)PGA在DSP領(lǐng)域的應(yīng)用越來越普遍，諸如通信、多媒體和國防行業(yè)等高增長的市場都非常需要高性能的DSP技術(shù)。這些市場的特點在于始終處于連續(xù)的變化之中，不斷變化的標(biāo)準(zhǔn)、市場需求、客戶需求以及競爭態(tài)勢。要跟上市場變化，企業(yè)就需要一種強(qiáng)大且靈活的處理器FPGA就是這種特別適合的技術(shù)。FPGA將繼續(xù)集成更多的DSP硬核，以應(yīng)對3G、高清安防、高清視頻的需求。目前，在Xilinx Virtex5中已經(jīng)集成了6

16、40個DSP slice硬核，可以在550MHz頻率下達(dá)到352GMAC的性能！未來，F(xiàn)PGA的DSP處理性能會更高！DSP和嵌入式應(yīng)用成熱點 FPGA帶來的另一個應(yīng)用就是可重構(gòu)系統(tǒng)（Reconfigurable System），目前這項技術(shù)還主要應(yīng)用在軍事和航天領(lǐng)域。目前所使用的嵌入式計算項目描述為“靜態(tài)”的，它依賴基于固定架構(gòu)的、已將現(xiàn)有軟件性能發(fā)揮到極至的硬件驅(qū)動型“點方案(point solutions)”。 “靜態(tài)方式缺乏滿足動態(tài)任務(wù)要求的多樣性，其所導(dǎo)致的性能下降或差強(qiáng)人意的匹配處理性能結(jié)果將損害我們的戰(zhàn)斗力?！?可重構(gòu)處理器或可重構(gòu)計算架構(gòu)是解決這個挑戰(zhàn)的關(guān)鍵。 FPGA的發(fā)展前

17、景FPGA的發(fā)展前景FPGA生態(tài)系統(tǒng)成形 回顧歷史，半導(dǎo)體產(chǎn)業(yè)逐步走向細(xì)化，70年代的半導(dǎo)體公司包攬了設(shè)計的各個環(huán)節(jié)，到80年代，EDA軟件和FPGA興起，讓一部分工作外包，到90年代，再次讓芯片制造外包?！按笕萘看笠?guī)模高度復(fù)雜FPGA的引進(jìn)使這個產(chǎn)業(yè)再次分化，設(shè)計實現(xiàn)這個行業(yè)又分離出來了，設(shè)計實現(xiàn)公司真正要做的就是對設(shè)計的特性定義和對系統(tǒng)的定義?，F(xiàn)在全球半導(dǎo)體設(shè)計公司廣泛采用的無生產(chǎn)線（Fabless）模式 ， 除了代工廠之外，F(xiàn)PGA開發(fā)工具和測試廠商也紛紛推出了相應(yīng)的產(chǎn)品，促進(jìn)了FPGA生態(tài)系統(tǒng)的形成。SoC 的設(shè)計基礎(chǔ)是IP（Intellectual Property）復(fù)用技術(shù)。SoC

18、 芯片需要集成一個復(fù)雜的系統(tǒng)，這導(dǎo)致了它具有比較復(fù)雜的結(jié)構(gòu)，為了加快SoC 芯片設(shè)計的速度，人們將已有的IC 電路以模塊的形式，在SoC 芯片設(shè)計中調(diào)用，從而簡化芯片的設(shè)計，縮短設(shè)計時間，提高設(shè)計效率。這些可以被重復(fù)使用的IC 模塊就叫做IP 模塊（或者系統(tǒng)宏單元、芯核、虛擬器件）。 SoC 的設(shè)計基礎(chǔ)軟IP 核： 軟IP 核主要是基于IP 模塊功能的描述。它在抽象的較高層次上對IP 的功能進(jìn)行描述，并且已經(jīng)進(jìn)行行為級設(shè)計優(yōu)化和功能驗證。它通常以HDL 文檔的形式提交給用戶，文檔中一般包括邏輯描述、網(wǎng)表，以及一些可以用于測試，但不能物理實現(xiàn)的文件。使用軟IP，用戶可以綜合出正確的門電路級網(wǎng)表，

19、進(jìn)行后續(xù)結(jié)構(gòu)設(shè)計，并借助EDA 綜合工具與其他外部邏輯電路結(jié)合成一體，設(shè)計出需要的器件。雖然，軟IP 的靈活性大，可移植性好，但同硬IP 相比，因為它不含有任何具體的物理信息，所以如果后續(xù)設(shè)計不當(dāng)，很可能導(dǎo)致設(shè)計失敗。另外，后續(xù)的布局布線工作也將花費大量的時間。 IP 模塊是一種預(yù)先設(shè)計好，已經(jīng)過驗證，具有某種確定功能的集成電路、器件或部件。它有3 種不同形式：軟IP 核(soft IP core)、固IP 核(firm IP core)和硬IP 核(hard IP core)。SoC 的設(shè)計基礎(chǔ)硬IP 核 硬IP 核主要是基于IP 模塊物理結(jié)構(gòu)的描述。它提供給用戶的形式是電路物理結(jié)構(gòu)掩模版圖

20、和全套工藝文件，是可以拿來就用的全套技術(shù)。其優(yōu)點為，完成了全部的前端和后端設(shè)計，已有固定的電路布局局和具體工藝，可以確保性能，并縮短SoC 的設(shè)計時間。但因為其電路布局和工藝是固定的，同時也導(dǎo)致了靈活性較差，難以移植到不同的加工工藝。SoC 的設(shè)計基礎(chǔ) 固IP 核 固IP 核主要是基于IP 模塊結(jié)構(gòu)的描述，可以理解為介于硬IP 和軟IP 之間的IP 核， 一般以門電路級網(wǎng)表和對應(yīng)具體工藝網(wǎng)表的混合形式提交用戶使用。以便用戶根據(jù)需要進(jìn)行修改，使它適合某種可實現(xiàn)的工藝流程。SoC 的設(shè)計基礎(chǔ)ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計了大量高性能、廉價、

21、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。ARM架構(gòu)是面向低預(yù)算市場設(shè)計的第一款RISC微處理器，基本是32位單片機(jī)的行業(yè)標(biāo)準(zhǔn)，它提供一系列內(nèi)核、體系擴(kuò)展、微處理器和系統(tǒng)芯片方案，四個功能模塊可供生產(chǎn)廠商根據(jù)不同用戶的要求來配置生產(chǎn)。由于所有產(chǎn)品均采用一個通用的軟件體系，所以相同的軟件可在所有產(chǎn)品中運(yùn)行。目前ARM在手持設(shè)備市場占有90以上的份額，可以有效地縮短應(yīng)用程序開發(fā)與測試的時間，也降低了研發(fā)費用。數(shù)字信號處理的FPGA實現(xiàn) 全新的FPGA系列正在越來越多地替代ASIC和PDSP用于數(shù)字信號處理的運(yùn)算。FPGA實現(xiàn)數(shù)字信號處理，規(guī)模、重量和功耗等方面都會降低，而且通過量更好、能夠更好地防止未授權(quán)復(fù)制、元器件和開發(fā)成本進(jìn)一步降低，開發(fā)時間大大縮短。FPGA還具有在線路中可重復(fù)編程的特性，從而可以產(chǎn)生更為經(jīng)濟(jì)的設(shè)計。FPGA在數(shù)字信號處理中正在大規(guī)模使用，數(shù)字信號處理的FPGA時代已經(jīng)到來。FIR數(shù)字濾波器的FPGA實現(xiàn) 數(shù)字濾波器是一種主要的DSP運(yùn)算，其修正或改變信號的時域或頻域中屬性。普通LTI濾波器與輸入信號之間相互作用，經(jīng)過線性卷積。其中，h為濾波器的沖激響應(yīng)，x 是輸入