FSK調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).ppt

1、FSK調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)目錄part1 前言part2 2FSK調(diào)制解調(diào)的原理part3 2FSK調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)part4 系統(tǒng)仿真實(shí)現(xiàn)part5 硬件電路驗(yàn)證part6 結(jié)束語(yǔ)part1 前言數(shù)字頻率調(diào)制FSK（Frequency Shift Keying）又叫移頻鍵控，是利用載頻頻率變化來(lái)傳遞數(shù)字信息,具有抗干擾能力強(qiáng)、傳輸距離遠(yuǎn)等優(yōu)點(diǎn),在中低速數(shù)據(jù)傳輸通信系統(tǒng)中得到了較為廣泛的應(yīng)用。本文基于FPGA芯片，采用VHDL語(yǔ)言，利用層次化、模塊化設(shè)計(jì)方法，提出了一種2FSK調(diào)制解調(diào)器的實(shí)現(xiàn)方法。 FSK,用所傳送的數(shù)字消息控制載波的頻率。如圖1所示，2FSK信號(hào)即為符號(hào)“1”對(duì)應(yīng)于載

2、頻f1，符號(hào)“0”對(duì)應(yīng)于載頻f2。part2 2FSK調(diào)制解調(diào)原理圖1 2FSK信號(hào)的產(chǎn)生及波形示例part3 2FSK調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)1、系統(tǒng)的整體設(shè)計(jì)2、調(diào)制解調(diào)模塊的設(shè)計(jì) .調(diào)制模塊設(shè)計(jì) .解調(diào)模塊設(shè)計(jì) 1、系統(tǒng)的整體設(shè)計(jì)時(shí)鐘源分頻器FSK調(diào)制輸出基帶信號(hào)方波FSK解調(diào)已調(diào)信號(hào)解調(diào)信號(hào)圖2 2FSK信號(hào)調(diào)制解調(diào)系統(tǒng)整體框圖 2、調(diào)制解調(diào)模塊的設(shè)計(jì).調(diào)制模塊設(shè)計(jì) clk分頻器1start分頻器2載波f1載波f2二選一選通開(kāi)關(guān)已調(diào)信號(hào)基帶信號(hào)圖3 2FSK調(diào)制模塊的原理框圖.解調(diào)模塊設(shè)計(jì) clkstart調(diào)制信號(hào)分頻計(jì)數(shù)器q寄存器xx計(jì)數(shù)器m判決基帶信號(hào)圖4 2FSK解調(diào)模塊的原理框圖 p

3、art4 調(diào)制解調(diào)系統(tǒng)仿真實(shí)現(xiàn)1、調(diào)制模塊的仿真實(shí)現(xiàn)2、解調(diào)模塊的仿真實(shí)現(xiàn)1、調(diào)制模塊的仿真實(shí)現(xiàn)圖5 調(diào)制模塊波形仿真結(jié)果仿真結(jié)果分析輸入的基帶信號(hào)x（2KHz）為“0101010”， y為已調(diào)信號(hào)。從start=“1”時(shí)，開(kāi)始調(diào)制。x為“1”時(shí)，則應(yīng)輸出f2=32KHz對(duì)應(yīng)的波形；x為“0”時(shí)，則應(yīng)輸出f1=16KHz所對(duì)應(yīng)的波形。2、解調(diào)模塊的仿真實(shí)現(xiàn)圖6 解調(diào)模塊波形仿真結(jié)果輸入已調(diào)信號(hào)x為“0101010”，與調(diào)制相同； y為解調(diào)信號(hào)。從start=“1”時(shí)，開(kāi)始調(diào)制。 xx和x波形相同，說(shuō)明寄存器無(wú)誤。出來(lái)的y解調(diào)的結(jié)果為“101010”，但有部分時(shí)延。為了使調(diào)制解調(diào)系統(tǒng)產(chǎn)生的結(jié)果在

4、實(shí)驗(yàn)箱上得到驗(yàn)證，為此加上7段數(shù)碼管顯示的程序模塊，以顯示出解調(diào)信號(hào)的“1”、“0”序列。對(duì)應(yīng)電路模式6。part5 硬件驗(yàn)證圖7 系統(tǒng)總體實(shí)現(xiàn)的原理圖鏈接圖調(diào)制解調(diào)系統(tǒng)的仿真實(shí)現(xiàn)圖8 總體實(shí)現(xiàn)的波形仿真結(jié)果由圖8可以看出，輸入基帶信號(hào)x為“0101010” ，start為調(diào)制控制信號(hào)，start2為解調(diào)控制信號(hào)。從start=“1”、start2=“1”時(shí)，當(dāng)x為“1”時(shí)，輸出的序列是“0000110”（數(shù)碼管顯示為1）；當(dāng)x為“0”時(shí)，輸出的序列是“0111111”（數(shù)碼管顯示為0）。圖9 實(shí)驗(yàn)箱上鍵3和鍵4亮，鍵5為”0”上方顯示0的界面 圖10 實(shí)驗(yàn)箱上鍵3和鍵4亮，鍵5為”1”上方顯示1的界面 part6 結(jié)束語(yǔ) 在這次的畢業(yè)設(shè)計(jì)中，我碰到了很多問(wèn)題，但同時(shí)也學(xué)到了許多不同的解決方法，獲得了許多寶貴的體會(huì)和經(jīng)驗(yàn)。 利用硬件描述高級(jí)語(yǔ)言VHDL完成了相對(duì)應(yīng)單元電路的設(shè)計(jì)，并將各個(gè)部分連接到一起構(gòu)成整個(gè)調(diào)制解調(diào)系統(tǒng)來(lái)進(jìn)行波形仿真和調(diào)試，最后最終所出的仿真波形與所應(yīng)該得到的波形一致，且最終下載到實(shí)驗(yàn)開(kāi)發(fā)板上進(jìn)行了硬件驗(yàn)證，和預(yù)測(cè)的結(jié)果一致。致謝詞 在這里我要謝謝我的指導(dǎo)老師段惠敏，正是在段老師