第四講16位微處理器

1、第四講第四講 16位微處理器位微處理器曾鐵軍主要內(nèi)容主要內(nèi)容 16位微處理器概述位微處理器概述1 8086/8088 CPU的結(jié)構(gòu)的結(jié)構(gòu)2 8086/8088 CPU的引腳信號(hào)和工作模式的引腳信號(hào)和工作模式3 8086/8088的主要操作功能的主要操作功能44.1 16位微處理器概述位微處理器概述微型計(jì)算機(jī)系統(tǒng)組成微處理器微處理器存儲(chǔ)器存儲(chǔ)器I/OI/O接口接口總線總線 硬件系統(tǒng)硬件系統(tǒng)軟件系統(tǒng)軟件系統(tǒng)微微 型型計(jì)算機(jī)計(jì)算機(jī)系系 統(tǒng)統(tǒng)微微 型型計(jì)算機(jī)計(jì)算機(jī)( (主機(jī)主機(jī)) )外外 設(shè)設(shè)ALUALU寄存器寄存器控制器控制器鍵盤、鼠標(biāo)鍵盤、鼠標(biāo)顯示器顯示器軟驅(qū)、硬盤、光驅(qū)軟驅(qū)、硬盤、光驅(qū) 打印機(jī)、

2、掃描儀打印機(jī)、掃描儀系統(tǒng)軟件系統(tǒng)軟件應(yīng)用軟件應(yīng)用軟件 8086/8088 8086/8088內(nèi)部結(jié)構(gòu)相同，但外部性能有區(qū)別：內(nèi)部結(jié)構(gòu)相同，但外部性能有區(qū)別：v 80868086是是1616位數(shù)據(jù)總線，位數(shù)據(jù)總線，80888088是是8 8位數(shù)據(jù)總線。處理一個(gè)位數(shù)據(jù)總線。處理一個(gè)1616位數(shù)據(jù)字時(shí)，位數(shù)據(jù)字時(shí)，80888088需要兩步操作，需要兩步操作，80868086只要一步。只要一步。v 8086/80888086/8088的的CPUCPU的內(nèi)部都采用的內(nèi)部都采用1616位字進(jìn)行操作及存儲(chǔ)器尋位字進(jìn)行操作及存儲(chǔ)器尋址，軟件完全兼容、程序執(zhí)行也一樣。但是址，軟件完全兼容、程序執(zhí)行也一樣。但是8

3、0888088有相對(duì)較有相對(duì)較多的外部存取操作，所以程序執(zhí)行速度相對(duì)較慢。多的外部存取操作，所以程序執(zhí)行速度相對(duì)較慢。4.2 80868088 CPU的結(jié)構(gòu)的結(jié)構(gòu)AH ALBH BLCH CLDH DL SP BP DI SI通用寄存器運(yùn)算寄存器ALU標(biāo)志執(zhí)行部分控制電路1 2 3 4 5 6 CS DS SS ES IP內(nèi)部寄存器I/O控制電路地址加法器20位16位8位 指令隊(duì)列緩沖器外部總線執(zhí)行部件（EU）總線接口部件（BIU）AXBXCXDX16位專用寄存器AH ALBH BLCH CLDH DL SP BP DI SI通用寄存器運(yùn)算寄存器ALU標(biāo)志執(zhí)行部分控制電路1 2 3 4 5 6

4、 CS DS SS ES IP內(nèi)部寄存器I/O控制電路地址加法器20位16位8位 指令隊(duì)列緩沖器外部總線執(zhí)行部件（EU）總線接口部件（BIU）AXBXCXDX16位專用寄存器4.2.1 執(zhí)行部件執(zhí)行部件 EU功能：負(fù)責(zé)指令的執(zhí)行。功能：負(fù)責(zé)指令的執(zhí)行。（1）從指令隊(duì)列中取出指令。）從指令隊(duì)列中取出指令。（2）對(duì)指令進(jìn)行譯碼，發(fā)出）對(duì)指令進(jìn)行譯碼，發(fā)出相應(yīng)的控制信號(hào)。相應(yīng)的控制信號(hào)。（3）接收由總線接口送來的）接收由總線接口送來的數(shù)據(jù)或發(fā)送數(shù)據(jù)至接口。數(shù)據(jù)或發(fā)送數(shù)據(jù)至接口。（4）利用內(nèi)部寄存器和）利用內(nèi)部寄存器和ALU進(jìn)行數(shù)據(jù)處理。進(jìn)行數(shù)據(jù)處理。AH ALBH BLCH CLDH DL SP B

5、P DI SI通用寄存器運(yùn)算寄存器ALU標(biāo)志執(zhí)行部分控制電路1 2 3 4 5 6 CS DS SS ES IP內(nèi)部寄存器I/O控制電路地址加法器20位16位8位 指令隊(duì)列緩沖器外部總線執(zhí)行部件（EU）總線接口部件（BIU）AXBXCXDX16位專用寄存器4.2.1 執(zhí)行部件執(zhí)行部件 EU執(zhí)行部件的組成：執(zhí)行部件的組成：（1）4個(gè)通用寄存器：個(gè)通用寄存器： AX、BX、CX、DX。（2）4個(gè)專用寄存器個(gè)專用寄存器: BP-基數(shù)指針寄存器基數(shù)指針寄存器 SP-堆棧指針寄存器堆棧指針寄存器 SI- 源變址寄存器源變址寄存器 DI-目的變址寄存器目的變址寄存器（3）FR-標(biāo)志寄存器標(biāo)志寄存器（4）A

6、LU-算術(shù)邏輯部件算術(shù)邏輯部件AXBXCXDX目的變址指針(Destination Index)DI源變址指針(Source Index)SI基址指針(Base Pointer)BP堆棧指針(Stack Pointer)SP數(shù)據(jù)寄存器(Data)DLDHDX計(jì)數(shù)寄存器(Count)CLCHCX基址寄存器(Base)BLBHBX累加器(Accumulator)ALAHAX數(shù)據(jù)寄存器可分為兩個(gè)8位，主要用于數(shù)據(jù)操作地址指針主要用于地址操作8086 通用寄存器組通用寄存器組寄存器特 殊 用 法AX，AL 乘法乘法/除法指令，作累加器；除法指令，作累加器；I/O操作時(shí)，作數(shù)據(jù)寄存器操作時(shí)，作數(shù)據(jù)寄存器

7、AH在在LAHF指令中用作目的寄存器指令中用作目的寄存器(AH)標(biāo)志標(biāo)志)AL在在BCD碼及碼及ASCII碼運(yùn)算指令中作為累加器；碼運(yùn)算指令中作為累加器；在在XLAT指令中作為累加器指令中作為累加器(AL)(AL)(BX)BX在間接尋址中作為基址寄存器和變址寄存器在間接尋址中作為基址寄存器和變址寄存器CX在循環(huán)程序中，作循環(huán)次數(shù)計(jì)數(shù)器在循環(huán)程序中，作循環(huán)次數(shù)計(jì)數(shù)器CL在移位和循環(huán)移位指令中，作為移位位數(shù)和循環(huán)移位次數(shù)的計(jì)在移位和循環(huán)移位指令中，作為移位位數(shù)和循環(huán)移位次數(shù)的計(jì)數(shù)寄存器（指令執(zhí)行后，（數(shù)寄存器（指令執(zhí)行后，（CL）不變）不變）DXI/O指令間接尋址時(shí)，作為地址寄存器；在乘法指令中作

8、為輔助指令間接尋址時(shí)，作為地址寄存器；在乘法指令中作為輔助累加器（當(dāng)乘積或被除數(shù)為累加器（當(dāng)乘積或被除數(shù)為32位時(shí)，存放高位時(shí)，存放高16位數(shù)）位數(shù)）BP在間接尋址中，作為基址寄存器在間接尋址中，作為基址寄存器SP在堆棧操作中，作為堆棧指針在堆棧操作中，作為堆棧指針SI間接尋址時(shí)，作為地址寄存器或變址寄存器；在串操作指令中間接尋址時(shí)，作為地址寄存器或變址寄存器；在串操作指令中作為源變址寄存器作為源變址寄存器DI在間接尋址時(shí)，作為地址寄存器或變址寄存器；在串操作指令在間接尋址時(shí)，作為地址寄存器或變址寄存器；在串操作指令中作為目的變址寄存器中作為目的變址寄存器 8086/8088的的EU具有如下具

9、有如下 4 個(gè)特點(diǎn)：個(gè)特點(diǎn)：4個(gè)通用寄存器既可以作為個(gè)通用寄存器既可以作為16位寄存器來使用，也可以作為位寄存器來使用，也可以作為8位寄存器使用。例如：位寄存器使用。例如：BX作為作為8位寄存器時(shí)，分為位寄存器時(shí)，分為BH高高8位和位和BL低低8位。位。AX寄存器常常稱為累加器，寄存器常常稱為累加器，8086指令系統(tǒng)中有許多指令是指令系統(tǒng)中有許多指令是通過累加器的動(dòng)作來執(zhí)行的。例如，累加器作為通過累加器的動(dòng)作來執(zhí)行的。例如，累加器作為16位來使用的位來使用的時(shí)候，可以按照時(shí)候，可以按照“字字”進(jìn)行乘、除等操作；當(dāng)累加器作為進(jìn)行乘、除等操作；當(dāng)累加器作為8位位來使用的時(shí)候，可以按照來使用的時(shí)候，

10、可以按照“字節(jié)字節(jié)”進(jìn)行乘、除等操作。進(jìn)行乘、除等操作。加法器是算術(shù)邏輯單元（加法器是算術(shù)邏輯單元（ALU）的主要部件，絕大部分指令的主要部件，絕大部分指令的執(zhí)行都由加法器來完成。的執(zhí)行都由加法器來完成。（4 4）標(biāo)志寄存器）標(biāo)志寄存器FRFR共有共有1616位，其中有位，其中有7 7位未用。位未用。D0進(jìn)進(jìn)位位標(biāo)標(biāo)志志奇奇偶偶標(biāo)標(biāo)志志輔輔助助進(jìn)進(jìn)位位標(biāo)標(biāo)志志零零標(biāo)標(biāo)志志符符號(hào)號(hào)標(biāo)標(biāo)志志跟跟蹤蹤標(biāo)標(biāo)志志中中斷斷標(biāo)標(biāo)志志方方向向標(biāo)標(biāo)志志溢溢出出標(biāo)標(biāo)志志1-有進(jìn)、借位有進(jìn)、借位0-無進(jìn)、借位無進(jìn)、借位加減法中第加減法中第3位向第位向第4位有進(jìn)、位有進(jìn)、借位，借位，BCD碼運(yùn)算中是否調(diào)整碼運(yùn)算中是否

11、調(diào)整1-當(dāng)前運(yùn)算當(dāng)前運(yùn)算結(jié)果為結(jié)果為00-結(jié)果不為結(jié)果不為0狀態(tài)標(biāo)志狀態(tài)標(biāo)志：操作：操作執(zhí)行后，決定執(zhí)行后，決定ALUALU在何種狀態(tài)，在何種狀態(tài)，這種狀態(tài)影響以這種狀態(tài)影響以后的操作。后的操作?？刂茦?biāo)志控制標(biāo)志：人為：人為設(shè)定的，對(duì)特定設(shè)定的，對(duì)特定的功能起控制作的功能起控制作用。用。D15 OF DF IF TF SF ZF AF PF CF表表4-1 80868088標(biāo)志位表標(biāo)志位表標(biāo)志寄存器功能舉例標(biāo)志寄存器功能舉例0101 0100 0011 1001 5439H+ 0100 0101 0110 1010 456AH1001 1001 1010 0011低低8位中位中“1”的個(gè)數(shù)為偶

12、數(shù)，的個(gè)數(shù)為偶數(shù)，PF=1運(yùn)算結(jié)果不為運(yùn)算結(jié)果不為0，ZF=0低低4位向前有進(jìn)位，位向前有進(jìn)位，AF=1最高位向前沒有進(jìn)位，最高位向前沒有進(jìn)位，CF=015 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 AH ALBH BLCH CLDH DL SP BP DI SI通用寄存器運(yùn)算寄存器ALU標(biāo)志執(zhí)行部分控制電路1 2 3 4 5 6 CS DS SS ES IP內(nèi)部寄存器I/O控制電路地址加法器20位16位8位 指令隊(duì)列緩沖器外部總線執(zhí)行部件（EU）總線接口部件（BIU）AXBXCXDX16位專用寄存器4.2.2 總線接口部件總線接口部件 BIU功能：負(fù)責(zé)功能：負(fù)責(zé)C

13、PU與存儲(chǔ)與存儲(chǔ)器、器、I/O端端口之間的數(shù)據(jù)傳送口之間的數(shù)據(jù)傳送（1）取指令送到指令隊(duì)）取指令送到指令隊(duì)列。列。（2） CPU執(zhí)行指令時(shí)，執(zhí)行指令時(shí)，到指定的位置取數(shù)據(jù)，并到指定的位置取數(shù)據(jù)，并將其送至指令要求的位置將其送至指令要求的位置單元中單元中AH ALBH BLCH CLDH DL SP BP DI SI通用寄存器運(yùn)算寄存器ALU標(biāo)志執(zhí)行部分控制電路1 2 3 4 5 6 CS DS SS ES IP內(nèi)部寄存器I/O控制電路地址加法器20位16位8位 指令隊(duì)列緩沖器外部總線執(zhí)行部件（EU）總線接口部件（BIU）AXBXCXDX16位專用寄存器4.2.2 總線接口部件總線接口部件 BI

14、U總線接口部件的組成：總線接口部件的組成：（1）4個(gè)段地址寄存器個(gè)段地址寄存器: CS-16位代碼段寄存器位代碼段寄存器 DS-16位數(shù)據(jù)段寄存器位數(shù)據(jù)段寄存器 ES-16位附加段寄存器位附加段寄存器 SS-16位堆棧段寄存器位堆棧段寄存器（2）16位指令指針寄存器位指令指針寄存器IP （3）20位的地址加法器位的地址加法器 （4）6字節(jié)的指令隊(duì)列緩沖器字節(jié)的指令隊(duì)列緩沖器CS：Code Segment Register代碼段寄存代碼段寄存器指示當(dāng)前執(zhí)行程序所在存儲(chǔ)器的區(qū)域器指示當(dāng)前執(zhí)行程序所在存儲(chǔ)器的區(qū)域DS：Data Segment Register數(shù)據(jù)段寄存數(shù)據(jù)段寄存器指示當(dāng)前程序所用之

15、數(shù)據(jù)的存儲(chǔ)器區(qū)域器指示當(dāng)前程序所用之?dāng)?shù)據(jù)的存儲(chǔ)器區(qū)域SS：Stack Segment Register堆棧段寄存堆棧段寄存器指示當(dāng)前程序所用之堆棧位于的存儲(chǔ)器區(qū)域器指示當(dāng)前程序所用之堆棧位于的存儲(chǔ)器區(qū)域ES：Extra Segment Register附加段寄存附加段寄存器指示當(dāng)前程序所用之?dāng)?shù)據(jù)位于的另外存儲(chǔ)器區(qū)器指示當(dāng)前程序所用之?dāng)?shù)據(jù)位于的另外存儲(chǔ)器區(qū)域，在字符串操作中常用到域，在字符串操作中常用到段寄存器段寄存器8086CPU將將1MB尋址空間分為若干段，由尋址空間分為若干段，由段寄存器來識(shí)別當(dāng)前尋址的段，每個(gè)段功能段寄存器來識(shí)別當(dāng)前尋址的段，每個(gè)段功能各不相同各不相同16位指令指針寄存器

16、IP程序運(yùn)行中自動(dòng)加程序運(yùn)行中自動(dòng)加1，指向下一條要執(zhí)行指令的，指向下一條要執(zhí)行指令的偏移地址偏移地址當(dāng)程序執(zhí)行到跳轉(zhuǎn)、調(diào)用、中斷等指令時(shí)，當(dāng)程序執(zhí)行到跳轉(zhuǎn)、調(diào)用、中斷等指令時(shí)，IP中的值將根據(jù)條件變化中的值將根據(jù)條件變化通常不能被直接訪問，也不能直接賦值，指令中通常不能被直接訪問，也不能直接賦值，指令中不會(huì)出現(xiàn)對(duì)不會(huì)出現(xiàn)對(duì)IP的操作的操作IPInstruction Pointer存儲(chǔ)指令在代碼段中的偏移地址 8086/8088 8086/8088的的BIUBIU具有如下特點(diǎn)：具有如下特點(diǎn)：（1 1）指令隊(duì)列緩沖器：在執(zhí)行指令的同時(shí)，從內(nèi)存）指令隊(duì)列緩沖器：在執(zhí)行指令的同時(shí)，從內(nèi)存中中 取下一

17、條或者下幾條指令，并放入指令隊(duì)列緩沖取下一條或者下幾條指令，并放入指令隊(duì)列緩沖器中。器中。CPUCPU執(zhí)行完一條指令后，可以立即執(zhí)行下一條執(zhí)行完一條指令后，可以立即執(zhí)行下一條指令（流水線技術(shù)），而無需輪番取指令和執(zhí)行指令，指令（流水線技術(shù)），而無需輪番取指令和執(zhí)行指令，從而提高從而提高CPUCPU效率。效率。（2 2）地址加法器：產(chǎn)生）地址加法器：產(chǎn)生2020位地址。位地址。CPUCPU內(nèi)無論是段地內(nèi)無論是段地址寄存器還是偏移量都是址寄存器還是偏移量都是1616位的，通過地址加法器產(chǎn)位的，通過地址加法器產(chǎn)生生2020位地址。位地址。指令的一般執(zhí)行過程：指令的一般執(zhí)行過程：取指令取指令 指令譯碼

18、指令譯碼 讀取操作數(shù)讀取操作數(shù) 執(zhí)行指令執(zhí)行指令 存放結(jié)果存放結(jié)果80888088之前的之前的CPUCPU采用串行工作方式：采用串行工作方式：n CPU訪問存儲(chǔ)器訪問存儲(chǔ)器(存取數(shù)據(jù)或指令存取數(shù)據(jù)或指令)時(shí)要等待總線操作的完成時(shí)要等待總線操作的完成n CPU執(zhí)行指令時(shí)總線處于空閑狀態(tài)執(zhí)行指令時(shí)總線處于空閑狀態(tài) 缺點(diǎn)：缺點(diǎn)：CPU無法全速運(yùn)行無法全速運(yùn)行 解決：總線空閑時(shí)預(yù)取指令，使解決：總線空閑時(shí)預(yù)取指令，使CPU需要指令時(shí)能立刻得到需要指令時(shí)能立刻得到取指令1執(zhí)行1取操作數(shù)2執(zhí)行2CPUBUS忙碌忙碌忙碌忙碌存結(jié)果1取指令28086/8088CPU采用并行工作方式采用并行工作方式取指令2 取

19、操作數(shù)BIU存結(jié)果取指令3 取操作數(shù) 取指令4執(zhí)行1執(zhí)行2執(zhí)行3 EUBUS忙碌忙碌忙碌忙碌忙碌忙碌指令預(yù)取隊(duì)列的存在使指令預(yù)取隊(duì)列的存在使EU和和BIU兩個(gè)部分可同時(shí)進(jìn)行工作，兩個(gè)部分可同時(shí)進(jìn)行工作， 提高了提高了CPU的效率的效率 降低了對(duì)存儲(chǔ)器存取速度的要求降低了對(duì)存儲(chǔ)器存取速度的要求 總線接口部件和執(zhí)行部件不是同步工作的，它們按照以下的總線接口部件和執(zhí)行部件不是同步工作的，它們按照以下的流水線技術(shù)原則流水線技術(shù)原則管理：管理：（1 1）每當(dāng)）每當(dāng)80868086的指令隊(duì)列中有的指令隊(duì)列中有2 2個(gè)空字節(jié)，個(gè)空字節(jié)，80888088指令隊(duì)列中有指令隊(duì)列中有1 1 個(gè)空字節(jié)時(shí)，總線接口部件

20、就會(huì)自動(dòng)取指令至隊(duì)列中。個(gè)空字節(jié)時(shí)，總線接口部件就會(huì)自動(dòng)取指令至隊(duì)列中。（2 2）執(zhí)行部件從總線接口的指令隊(duì)列前部取出指令代碼，執(zhí)行）執(zhí)行部件從總線接口的指令隊(duì)列前部取出指令代碼，執(zhí)行 該指令。該指令。（3 3）當(dāng)隊(duì)列已滿，執(zhí)行部件又不使用總線時(shí)，總線接口部件進(jìn)）當(dāng)隊(duì)列已滿，執(zhí)行部件又不使用總線時(shí)，總線接口部件進(jìn) 入空閑狀態(tài)。入空閑狀態(tài)。 （4 4）執(zhí)行轉(zhuǎn)移指令、調(diào)用指令、返回指令時(shí)，先清空隊(duì)列內(nèi)）執(zhí)行轉(zhuǎn)移指令、調(diào)用指令、返回指令時(shí)，先清空隊(duì)列內(nèi) 容，再將要執(zhí)行的指令放入隊(duì)列中。容，再將要執(zhí)行的指令放入隊(duì)列中。4.2.3 存儲(chǔ)器結(jié)構(gòu)存儲(chǔ)器結(jié)構(gòu)數(shù)據(jù)與指令的存儲(chǔ)與訪問 由于由于8086/80888

21、086/8088有有2020條地址線，可以尋址條地址線，可以尋址2 22020（1M1M）字節(jié)）字節(jié)，CPUCPU送到地址總線（送到地址總線（ABAB）上的）上的2020位的地址稱為物理地址。位的地址稱為物理地址。 .60000H 60001H 60002H 60003H 60004H.12HF0H1BH08HFFH解決方法解決方法（后面詳細(xì)）（后面詳細(xì)）存儲(chǔ)器分段并賦以地址偏移存儲(chǔ)器分段并賦以地址偏移量量邏輯地址邏輯地址圖圖4.3 存儲(chǔ)器邏輯段的首地址存儲(chǔ)器邏輯段的首地址段首地址的高段首地址的高16位稱為位稱為“段基址段基址”，存放在段寄存存放在段寄存器器DS或或CS或或SS或或ES中，中，

22、段內(nèi)的段內(nèi)的偏移地偏移地址址存放在存放在IP或或SP中中0150H4200H1CD0HB000H64KB代碼64KB數(shù)據(jù)64KB附加64KB堆棧各段獨(dú)立的分配方式舉例各段獨(dú)立的分配方式舉例CSDSSSES段寄存器存儲(chǔ)器01500H114FFH1CD00H2CCFFH42000H51FFFHB0000HBFFFFH0200H0400H0480H段寄存器段寄存器 段重疊的分配方式舉例02000H存儲(chǔ)器中的邏輯地址和物理地址存儲(chǔ)器中的邏輯地址和物理地址物理地址物理地址=段基址段基址16+偏移地址偏移地址（2020位）位） （1616位）位） （1616位）位）圖圖4.5 物物理理地地址址的的形形成成

23、 CS 0000 IP代碼段 DS或ES 0000 SI、DI SS 0000 SP數(shù)據(jù)段附加段堆棧段段寄存器和偏移地址寄存器組合關(guān)系習(xí)題習(xí)題：已知：已知CS=1055HCS=1055H，DS=250AHDS=250AH，ES=2EF0HES=2EF0H，SS=8FF0HSS=8FF0H，各，各段的容量均為段的容量均為64K64K，DSDS段有一操作數(shù)，其偏移地址段有一操作數(shù)，其偏移地址=0204=0204H H，1)1)畫出各段在內(nèi)存中的分布；畫出各段在內(nèi)存中的分布；2)2)在圖中指出各段首地址；在圖中指出各段首地址；3)3)求操作數(shù)的物理地址。求操作數(shù)的物理地址。10550H250A0H2

24、EF00H8FF00HCSSS CSDSES解：各段分布及段首址見右圖所示。解：各段分布及段首址見右圖所示。操作數(shù)的物理地址為：操作數(shù)的物理地址為：250AH16 + 0204H = 252A4H 相鄰兩個(gè)脈沖之間的時(shí)間間隔，稱為一個(gè)時(shí)鐘周期，又相鄰兩個(gè)脈沖之間的時(shí)間間隔，稱為一個(gè)時(shí)鐘周期，又稱稱 T 狀態(tài)（狀態(tài)（T周期周期）。）。每個(gè)每個(gè)T狀態(tài)包括：下降沿、低電平、上升沿、高電平狀態(tài)包括：下降沿、低電平、上升沿、高電平 8086CPU 頻率頻率f ：1秒內(nèi)的脈沖個(gè)數(shù)秒內(nèi)的脈沖個(gè)數(shù) 10MHz 周期周期 T ：T = 1/ f 100ns 占空比：高電平在一個(gè)周期中的比例占空比：高電平在一個(gè)周

25、期中的比例 1: 34.2.4 8086總線工作周期總線工作周期 總線周期概念總線周期概念總線操作總線操作：CPUCPU通過總線完成與存儲(chǔ)器、通過總線完成與存儲(chǔ)器、I/OI/O端口之間的操作。端口之間的操作?？偩€周期總線周期：執(zhí)行一個(gè)總線操作（：執(zhí)行一個(gè)總線操作（讀或?qū)懽x或?qū)懀┧枰臅r(shí)間。）所需要的時(shí)間。 一個(gè)基本的總線周期通常包含一個(gè)基本的總線周期通常包含 4 4 個(gè)個(gè) T T 狀態(tài)，按時(shí)間的先狀態(tài)，按時(shí)間的先后順序分別稱為后順序分別稱為T T1 1、T T2 2、T T3 3、T T4 4。CLK圖圖4.18 80868088最小工作模式總線讀最小工作模式總線讀/寫操作的時(shí)序?qū)懖僮鞯臅r(shí)序

26、指令周期概念指令周期概念指令周期指令周期：執(zhí)行一條指令所需要的時(shí)間，是取指令、執(zhí)行指：執(zhí)行一條指令所需要的時(shí)間，是取指令、執(zhí)行指令、取操作數(shù)、存放結(jié)果所需時(shí)間的總和。用所需的時(shí)鐘周令、取操作數(shù)、存放結(jié)果所需時(shí)間的總和。用所需的時(shí)鐘周期數(shù)表示。期數(shù)表示。 不同指令的指令周期是不同的不同指令的指令周期是不同的; 同一類型的指令，由于操同一類型的指令，由于操作數(shù)不同，指令周期也不同。作數(shù)不同，指令周期也不同。例例MOV BX, AX 2個(gè)個(gè)T周期周期 MOV BX, AX 14個(gè)個(gè)T周期周期MUL BL 7077個(gè)個(gè)T周期周期例例 執(zhí)行執(zhí)行ADD BX, AX 包含包含: 1) 取指令取指令 存儲(chǔ)器

27、讀周期存儲(chǔ)器讀周期 2) 取取 DS:BX 內(nèi)存單元操作數(shù)內(nèi)存單元操作數(shù) 存儲(chǔ)器讀周期存儲(chǔ)器讀周期 3) 存放結(jié)果到存放結(jié)果到 DS:BX 內(nèi)存單元內(nèi)存單元 存儲(chǔ)器寫周期存儲(chǔ)器寫周期 執(zhí)行指令的過程中，需要從存儲(chǔ)器或執(zhí)行指令的過程中，需要從存儲(chǔ)器或 I/O 端口讀取端口讀取或存放數(shù)據(jù)，所以一個(gè)指令周期通常包含若干個(gè)總線周期?；虼娣艛?shù)據(jù)，所以一個(gè)指令周期通常包含若干個(gè)總線周期。指令周期與總線周期關(guān)系指令周期與總線周期關(guān)系T1T2T3TWT4總線周期總線周期 有時(shí)，外設(shè)或存儲(chǔ)器不能及時(shí)配合有時(shí)，外設(shè)或存儲(chǔ)器不能及時(shí)配合CPUCPU傳輸數(shù)據(jù)，這傳輸數(shù)據(jù)，這時(shí)，會(huì)在時(shí)，會(huì)在T T3 3狀態(tài)之后插入一個(gè)

28、或者多個(gè)時(shí)鐘周期狀態(tài)之后插入一個(gè)或者多個(gè)時(shí)鐘周期T TW W，稱為等，稱為等待狀態(tài)。待狀態(tài)。 只有在只有在CPU和內(nèi)存、和內(nèi)存、I/O接口之間傳輸數(shù)據(jù)，以及填接口之間傳輸數(shù)據(jù)，以及填充指令隊(duì)列的時(shí)候，充指令隊(duì)列的時(shí)候，CPU才執(zhí)行總線周期。如果一個(gè)總線周才執(zhí)行總線周期。如果一個(gè)總線周期之后，不立即執(zhí)行下一個(gè)總線周期，那么系統(tǒng)總線就處在期之后，不立即執(zhí)行下一個(gè)總線周期，那么系統(tǒng)總線就處在空閑狀態(tài)，此時(shí)，執(zhí)行空閑周期?？臻e狀態(tài)，此時(shí)，執(zhí)行空閑周期。4.3 80868088 CPU的引腳信號(hào)和工的引腳信號(hào)和工作模式作模式4.3.1 8086/8088 的引腳信號(hào)和功能8086 引腳信號(hào)引腳分類：引腳

29、分類：（1）基本需要基本需要：電源、地、晶振電源、地、晶振（2）數(shù)據(jù)、地址數(shù)據(jù)、地址：先看分組，再看各先看分組，再看各組組I/O是否有復(fù)用是否有復(fù)用（3）控制類控制類 A 基本應(yīng)用控制基本應(yīng)用控制 復(fù)位復(fù)位 中斷中斷 讀讀 寫寫 片選片選 同步同步 B 擴(kuò)展應(yīng)用控制擴(kuò)展應(yīng)用控制80868086最小工作模式下控制核心單元的組成最小工作模式下控制核心單元的組成地5V讀寫控制讀寫控制讀寫控制CSH奇地址存儲(chǔ)體8284時(shí)鐘發(fā)生器RESETREADYCBD7 D0D15 D8DBCSL偶地址存儲(chǔ)體CSI/O接口ABA0A1 A19BHE STB OE8282鎖存器8086CPUMN/MX INTA RD

30、 CLK W RREADY M/IORESETALEBHE A19-A16 AD15-AD0DEN DT/R TOE 8286 收發(fā)器D15D0基本需要基本需要1 CLK(clock)時(shí)鐘引腳(輸入) 8086808680888088時(shí)鐘信號(hào)占空比時(shí)鐘信號(hào)占空比33%33%。 8086808680888088的時(shí)鐘頻率要求為的時(shí)鐘頻率要求為5MHz5MHz，8086-18086-1的時(shí)鐘頻率為的時(shí)鐘頻率為10MHz10MHz，8086-28086-2的時(shí)鐘頻率則為的時(shí)鐘頻率則為8MHz8MHz，時(shí)鐘，時(shí)鐘信號(hào)為信號(hào)為CPUCPU和總線控制邏輯電路提供和總線控制邏輯電路提供定時(shí)手段。定時(shí)手段。

31、CLK 右圖為右圖為80868086的最小的最小模式模式 8284A8284A為時(shí)鐘發(fā)生為時(shí)鐘發(fā)生器；器； 一般的芯片的一般的芯片的CLKCLK有外接和內(nèi)部產(chǎn)生有外接和內(nèi)部產(chǎn)生兩種方式，右圖為兩種方式，右圖為外接方式外接方式2 GND地和Vcc電源引腳 8086808680888088均用單一均用單一+5V+5V電源電源 目前很多芯片為目前很多芯片為3.33.3或或3V3V電源電源 此處有兩個(gè)此處有兩個(gè)GNDGND。當(dāng)芯片內(nèi)既。當(dāng)芯片內(nèi)既有數(shù)字電路又有模擬電路時(shí)，有數(shù)字電路又有模擬電路時(shí)，往往從抗干擾的角度出發(fā)，設(shè)往往從抗干擾的角度出發(fā)，設(shè)置數(shù)字地和模擬地。置數(shù)字地和模擬地。80868086最

32、小工作模式下控制核心單元的組成最小工作模式下控制核心單元的組成地5V讀寫控制讀寫控制讀寫控制CSH奇地址存儲(chǔ)體8284時(shí)鐘發(fā)生器RESETREADYCBD7 D0D15 D8DBCSL偶地址存儲(chǔ)體CSI/O接口ABA0A1 A19BHE STB OE8282鎖存器8086CPUMN/MX INTA RD CLK W RREADY M/IORESETALEBHE A19-A16 AD15-AD0DEN DT/R TOE 8286 收發(fā)器D15D0數(shù)據(jù)、地址類3. AD AD1515-AD-AD0 0：地址：地址/ /數(shù)據(jù)復(fù)用引腳（雙向，三態(tài)）數(shù)據(jù)復(fù)用引腳（雙向，三態(tài)）。（86/8886/88）A

33、DAD1515-AD-AD0 0：1616位地址總線位地址總線A A1515- -A A0 0，輸出訪問存儲(chǔ)器或，輸出訪問存儲(chǔ)器或I/OI/O的地址信息。的地址信息。（8686）ADAD1515-AD-AD0 0 ：1616位數(shù)據(jù)總線位數(shù)據(jù)總線D D1515-D-D0 0，與存儲(chǔ)器和與存儲(chǔ)器和I/OI/O設(shè)備交換數(shù)據(jù)信息。設(shè)備交換數(shù)據(jù)信息。（8888）ADAD7 7-AD-AD0 0：8 8位數(shù)據(jù)總線位數(shù)據(jù)總線D D7 7-D-D0 0，與存儲(chǔ)器和與存儲(chǔ)器和I/OI/O設(shè)備交換數(shù)據(jù)信息。設(shè)備交換數(shù)據(jù)信息。ADAD1515-AD-AD8 8：只用于輸出地址信息，只用于輸出地址信息，A A1515

34、-A-A8 8。地址地址/ /數(shù)據(jù)總線復(fù)用，分時(shí)工作。在總數(shù)據(jù)總線復(fù)用，分時(shí)工作。在總線周期的線周期的T T1 1狀態(tài)用來輸出地址，在狀態(tài)用來輸出地址，在T2 T3狀態(tài)，讀周期時(shí)處于浮空狀態(tài)，寫周狀態(tài)，讀周期時(shí)處于浮空狀態(tài)，寫周期時(shí)傳送數(shù)據(jù)。在期時(shí)傳送數(shù)據(jù)。在CPUCPU響應(yīng)中斷、系統(tǒng)總響應(yīng)中斷、系統(tǒng)總線線“保持響應(yīng)保持響應(yīng)”時(shí)，為高阻狀態(tài)。時(shí)，為高阻狀態(tài)。4. A A1919/S/S6 6-A-A1616/S/S3 3：地址：地址/ /狀態(tài)總線復(fù)用引腳（輸出，三態(tài)）狀態(tài)總線復(fù)用引腳（輸出，三態(tài)）輸出輸出CPUCPU的工作狀態(tài)。分時(shí)工作，的工作狀態(tài)。分時(shí)工作，T1T1狀狀態(tài)輸出訪問存儲(chǔ)器的態(tài)輸

35、出訪問存儲(chǔ)器的2020位地址的高位地址的高4 4位；位；T2T2、T3T3、 TWTW、 T4T4狀態(tài)輸出狀態(tài)信息。狀態(tài)輸出狀態(tài)信息。S6S6：指示：指示8086/80888086/8088當(dāng)前是否與總線相當(dāng)前是否與總線相連，連，S6=0S6=0表示表示8086/80888086/8088當(dāng)前與總線相連。當(dāng)前與總線相連。S5S5：表明中斷允許標(biāo)志當(dāng)前的設(shè)置。：表明中斷允許標(biāo)志當(dāng)前的設(shè)置。S5=0S5=0，表示，表示CPUCPU中斷是關(guān)閉的，禁止一切中斷是關(guān)閉的，禁止一切可屏蔽中斷源的中斷請(qǐng)求；可屏蔽中斷源的中斷請(qǐng)求；S5=1S5=1，表示，表示CPUCPU中斷是開放的，允許一切可屏蔽中斷中斷是

36、開放的，允許一切可屏蔽中斷源的中斷申請(qǐng)。源的中斷申請(qǐng)。S4 S3 段寄存器段寄存器0 0 當(dāng)前正在使用當(dāng)前正在使用ES0 1 當(dāng)前正在使用當(dāng)前正在使用SS 0 當(dāng)前正在使用當(dāng)前正在使用CS，或者，或者 未使用任何段寄存器未使用任何段寄存器1 1 當(dāng)前正在使用當(dāng)前正在使用DSS4、S3：指出當(dāng)前使用段寄存器的情況。：指出當(dāng)前使用段寄存器的情況。當(dāng)系統(tǒng)總線處于當(dāng)系統(tǒng)總線處于“保持響應(yīng)保持響應(yīng)”狀態(tài)時(shí)，狀態(tài)時(shí)， A19/S6-A16/S3為高阻狀態(tài)。為高阻狀態(tài)。5. ：高：高8位數(shù)據(jù)總線允許位數(shù)據(jù)總線允許/狀態(tài)復(fù)用引腳（輸出）狀態(tài)復(fù)用引腳（輸出）7BHE/S在總線周期的在總線周期的T1狀態(tài)，此引腳輸

37、出狀態(tài)，此引腳輸出BHE信號(hào)，表示高信號(hào)，表示高8位數(shù)據(jù)線位數(shù)據(jù)線 D15 - D8 上的數(shù)據(jù)有效。上的數(shù)據(jù)有效。在在T2、T3、TW和和T4狀態(tài)時(shí)，此引狀態(tài)時(shí)，此引腳輸出腳輸出S7狀態(tài)信號(hào)。狀態(tài)信號(hào)。S7：8086中無定義。 8088中，第中，第34腳不是腳不是 。在最大模式中，此引腳恒為高電平；在在最大模式中，此引腳恒為高電平；在最小模式中，輸出最小模式中，輸出SS0信號(hào)，此信號(hào)與其信號(hào)，此信號(hào)與其它信號(hào)合作決定當(dāng)前總線周期的讀它信號(hào)合作決定當(dāng)前總線周期的讀/寫動(dòng)寫動(dòng)作。作。7BHE/SBHEBHE 、A A0 0的代碼組合和對(duì)應(yīng)的操作（表的代碼組合和對(duì)應(yīng)的操作（表4 43 3） A A0

38、 0 總線使用情況總線使用情況 0 0 從偶地址單元開始，在從偶地址單元開始，在16位數(shù)據(jù)總線上進(jìn)行字傳送位數(shù)據(jù)總線上進(jìn)行字傳送 0 1 從奇地址單元開始，在高從奇地址單元開始，在高8位數(shù)據(jù)總線上進(jìn)行字節(jié)傳送位數(shù)據(jù)總線上進(jìn)行字節(jié)傳送 1 0 從偶地址單元開始，在低從偶地址單元開始，在低8位數(shù)據(jù)總線上進(jìn)行字節(jié)傳送位數(shù)據(jù)總線上進(jìn)行字節(jié)傳送 1 1 無效無效 0 1 從奇地址單元開始，在從奇地址單元開始，在16位數(shù)據(jù)總線上進(jìn)行字傳送位數(shù)據(jù)總線上進(jìn)行字傳送 1 0 （第（第1個(gè)總線周期，將低個(gè)總線周期，將低8位數(shù)字送到位數(shù)字送到AD15AD8）第第2個(gè)總線周期，送高個(gè)總線周期，送高8位數(shù)字到位數(shù)字到A

39、D7-AD0 基本應(yīng)用控制類基本應(yīng)用控制類8086 引腳信號(hào)引腳分類：引腳分類：（1）基本需要基本需要：電源、地、晶振電源、地、晶振（2）數(shù)據(jù)、地址數(shù)據(jù)、地址：先看分組，再看各先看分組，再看各組組I/O是否有復(fù)用是否有復(fù)用（3）控制類控制類 A 基本應(yīng)用控制基本應(yīng)用控制 復(fù)位復(fù)位 中斷中斷 讀讀 寫寫 片選片選 同步同步 B 擴(kuò)展應(yīng)用控制擴(kuò)展應(yīng)用控制6. RESET(reset)復(fù)位信號(hào)引腳復(fù)位信號(hào)引腳(輸入輸入)復(fù)位信號(hào)為高電平有效。復(fù)位信號(hào)為高電平有效。8086808680888088要求復(fù)位信號(hào)至少維持要求復(fù)位信號(hào)至少維持4 4個(gè)時(shí)鐘周期的高電平才有效。個(gè)時(shí)鐘周期的高電平才有效。復(fù)位信號(hào)

40、來到后，復(fù)位信號(hào)來到后，CPUCPU便結(jié)束當(dāng)前操便結(jié)束當(dāng)前操作，并對(duì)處理器標(biāo)志寄存器、作，并對(duì)處理器標(biāo)志寄存器、IPIP，DSDS，SSSS，ESES及指令隊(duì)列清零，而將及指令隊(duì)列清零，而將CSCS設(shè)置設(shè)置為為FFFFHFFFFH。當(dāng)復(fù)位信號(hào)變?yōu)榈碗娖綍r(shí)，當(dāng)復(fù)位信號(hào)變?yōu)榈碗娖綍r(shí)，CPUCPU從從FFFF0HFFFF0H開始執(zhí)行程序。開始執(zhí)行程序。7. NMI(non-maskable interrupt)非屏蔽中斷引腳非屏蔽中斷引腳(輸入輸入) 非屏蔽中斷信號(hào)是一個(gè)由低到高的非屏蔽中斷信號(hào)是一個(gè)由低到高的上升沿。上升沿。 這類中斷不受中斷標(biāo)志這類中斷不受中斷標(biāo)志IFIF的影響，的影響，也不能用

41、軟件進(jìn)行屏蔽。也不能用軟件進(jìn)行屏蔽。 每當(dāng)每當(dāng)NMINMI端進(jìn)入一個(gè)正沿觸發(fā)信號(hào)端進(jìn)入一個(gè)正沿觸發(fā)信號(hào)時(shí)，時(shí)，CPUCPU就會(huì)在結(jié)束當(dāng)前指令后，就會(huì)在結(jié)束當(dāng)前指令后，進(jìn)入對(duì)應(yīng)于中斷類型號(hào)為進(jìn)入對(duì)應(yīng)于中斷類型號(hào)為2 2的非屏的非屏蔽中斷處理程序。蔽中斷處理程序。8. INTR(interrupt request)可屏蔽中斷請(qǐng)求信號(hào)引腳可屏蔽中斷請(qǐng)求信號(hào)引腳(輸入輸入) 可屏蔽中斷請(qǐng)求信號(hào)為高電平有效可屏蔽中斷請(qǐng)求信號(hào)為高電平有效 CPUCPU在執(zhí)行每條指令的最后一個(gè)時(shí)鐘在執(zhí)行每條指令的最后一個(gè)時(shí)鐘周期會(huì)對(duì)周期會(huì)對(duì)INTRINTR信號(hào)進(jìn)行采樣，如果信號(hào)進(jìn)行采樣，如果CPUCPU中的中斷允許標(biāo)志為中

42、的中斷允許標(biāo)志為1 1，并且又，并且又接收到接收到INTRINTR信號(hào)，那么，信號(hào)，那么，CPUCPU就會(huì)在就會(huì)在結(jié)束當(dāng)前指令后，響應(yīng)中斷請(qǐng)求，結(jié)束當(dāng)前指令后，響應(yīng)中斷請(qǐng)求，進(jìn)入一個(gè)中斷處理子程序。進(jìn)入一個(gè)中斷處理子程序。9. INTA(interrupt acknowledge)中斷響應(yīng)信號(hào)中斷響應(yīng)信號(hào)(輸輸出出) 用來對(duì)外設(shè)的中斷請(qǐng)求作出響應(yīng)。用來對(duì)外設(shè)的中斷請(qǐng)求作出響應(yīng)。 電平特性：連續(xù)周期中的兩個(gè)負(fù)脈電平特性：連續(xù)周期中的兩個(gè)負(fù)脈沖，在每個(gè)總線周期的沖，在每個(gè)總線周期的T2T2，T3T3和和TWTW狀態(tài)，狀態(tài)，INTAINTA端為低電平。端為低電平。 第第1 1個(gè)負(fù)脈沖通知外部設(shè)備的接

43、口，個(gè)負(fù)脈沖通知外部設(shè)備的接口，它發(fā)出的中斷請(qǐng)求已經(jīng)得到允許；它發(fā)出的中斷請(qǐng)求已經(jīng)得到允許；外設(shè)接口收到第外設(shè)接口收到第2 2個(gè)負(fù)脈沖后，往數(shù)個(gè)負(fù)脈沖后，往數(shù)據(jù)總線上放中斷類型碼，從而據(jù)總線上放中斷類型碼，從而CPUCPU便便得到了有關(guān)此中斷請(qǐng)求的詳盡信息。得到了有關(guān)此中斷請(qǐng)求的詳盡信息。10. RD(read)讀信號(hào)引腳讀信號(hào)引腳(輸出輸出) 此信號(hào)指出將要執(zhí)行一個(gè)對(duì)內(nèi)存或此信號(hào)指出將要執(zhí)行一個(gè)對(duì)內(nèi)存或I IO O端口的讀操作。端口的讀操作。 到底是讀取內(nèi)存單元中的數(shù)據(jù)還是到底是讀取內(nèi)存單元中的數(shù)據(jù)還是I IO O端口中的數(shù)據(jù)，這決定于端口中的數(shù)據(jù)，這決定于M MIOIO信號(hào)。信號(hào)。 在一個(gè)

44、執(zhí)行讀操作的總線周期中，在一個(gè)執(zhí)行讀操作的總線周期中，RDRD信號(hào)在信號(hào)在T2T2，T3T3和和TWTW狀態(tài)均為低電平。狀態(tài)均為低電平。 在系統(tǒng)總線進(jìn)入在系統(tǒng)總線進(jìn)入“保持響應(yīng)保持響應(yīng)”期間，期間，RDRD引腳被浮置為高阻狀態(tài)。引腳被浮置為高阻狀態(tài)。11. WR(write)寫信號(hào)寫信號(hào)(輸出輸出) WRWR有效時(shí)，表示有效時(shí)，表示CPUCPU當(dāng)前正在進(jìn)行存當(dāng)前正在進(jìn)行存儲(chǔ)器或儲(chǔ)器或I IO O寫操作，具體到底為哪寫操作，具體到底為哪種寫操作，則由種寫操作，則由M MIOIO信號(hào)決定。信號(hào)決定。 對(duì)任何寫周期，對(duì)任何寫周期，WRWR只在只在T2T2，T3T3，TWTW期間有效。在期間有效。在D

45、MADMA方式時(shí)，方式時(shí)，WRWR被浮置被浮置為高阻狀態(tài)。為高阻狀態(tài)。12. READY(ready)“準(zhǔn)備好準(zhǔn)備好”信號(hào)引腳信號(hào)引腳(輸入輸入) READY是由所訪問的存儲(chǔ)器或是由所訪問的存儲(chǔ)器或I IO O設(shè)備發(fā)來的響應(yīng)信號(hào)，高電平有效，設(shè)備發(fā)來的響應(yīng)信號(hào)，高電平有效，表示內(nèi)存或表示內(nèi)存或I IO O設(shè)備準(zhǔn)備就緒，馬上設(shè)備準(zhǔn)備就緒，馬上就可進(jìn)行一次數(shù)據(jù)傳輸。就可進(jìn)行一次數(shù)據(jù)傳輸。 CPUCPU在每個(gè)總線周期的在每個(gè)總線周期的T3T3狀態(tài)開始對(duì)狀態(tài)開始對(duì)READYREADY信號(hào)進(jìn)行采樣。如果檢測(cè)到信號(hào)進(jìn)行采樣。如果檢測(cè)到READYREADY為低電平，則在為低電平，則在T3T3狀態(tài)之后插狀態(tài)之

46、后插入等待狀態(tài)入等待狀態(tài)TWTW，在，在TWTW狀態(tài)，狀態(tài)，CPUCPU也對(duì)也對(duì)READYREADY進(jìn)行采樣，若進(jìn)行采樣，若READYREADY仍為低電平，仍為低電平，則會(huì)繼續(xù)插入則會(huì)繼續(xù)插入TWTW，所以，所以TWTW可以插入一可以插入一個(gè)或多個(gè)。直到個(gè)或多個(gè)。直到READYREADY變?yōu)楦唠娖胶?，變?yōu)楦唠娖胶?，才進(jìn)入才進(jìn)入T4T4狀態(tài)，完成數(shù)據(jù)傳送過程，狀態(tài)，完成數(shù)據(jù)傳送過程，從而結(jié)束當(dāng)前總線周期。從而結(jié)束當(dāng)前總線周期。13. TEST(test)測(cè)試信號(hào)引腳測(cè)試信號(hào)引腳(輸入輸入) 測(cè)試信號(hào)為低電平有效。測(cè)試信號(hào)為低電平有效。 TESTTEST信號(hào)是和指令信號(hào)是和指令WAITWAIT結(jié)合

47、起來使用結(jié)合起來使用的，在的，在CPUCPU執(zhí)行執(zhí)行WAITWAIT指令時(shí)，指令時(shí)，CPUCPU處于處于空轉(zhuǎn)狀態(tài)進(jìn)行等待；當(dāng)空轉(zhuǎn)狀態(tài)進(jìn)行等待；當(dāng)80868086的的TESTTEST信信號(hào)有效時(shí)，等待狀態(tài)結(jié)束，號(hào)有效時(shí)，等待狀態(tài)結(jié)束，CPUCPU繼續(xù)繼續(xù)往下執(zhí)行被暫停的指令。往下執(zhí)行被暫停的指令。14. MNMX(minimummaximum mode control)最小最大模式控制信號(hào)引腳最小最大模式控制信號(hào)引腳(輸入輸入) 它是最大模式及最小模式的選擇控制它是最大模式及最小模式的選擇控制端。端。 此引腳固定接為此引腳固定接為+5V+5V時(shí)，時(shí)，CPUCPU處于最小處于最小模式；如果接地，則

48、模式；如果接地，則CPUCPU處于最大模處于最大模式。式。4.3.2 最小工作模式最小工作模式圖圖4.8 8086最小工作模式的典型配置最小工作模式的典型配置在在8086的最小模式的最小模式中，硬件包括：中，硬件包括：1片片8284A，作為時(shí)鐘，作為時(shí)鐘發(fā)生器；發(fā)生器；3片片8282或或74LS373，用來，用來作為地址鎖存器；當(dāng)作為地址鎖存器；當(dāng)系統(tǒng)中所連的存儲(chǔ)器系統(tǒng)中所連的存儲(chǔ)器和外設(shè)較多時(shí)，需要和外設(shè)較多時(shí)，需要增加數(shù)據(jù)總線的驅(qū)動(dòng)增加數(shù)據(jù)總線的驅(qū)動(dòng)能力，這時(shí)，要用兩能力，這時(shí)，要用兩片片82868287作作為總線收發(fā)器。為總線收發(fā)器。圖圖4.11 8284A和和8086/8088的連接的

49、連接1. ALE(address latch enable)地址鎖存允許信號(hào)地址鎖存允許信號(hào)(輸出輸出) 8086808680888088提供給地址鎖存提供給地址鎖存器器8282828282838283的控制信號(hào)，的控制信號(hào)，高電平有效。高電平有效。 在任何一個(gè)總線周期的在任何一個(gè)總線周期的T1T1狀狀態(tài)，態(tài)，ALEALE輸出有效電平，以表輸出有效電平，以表示當(dāng)前在地址數(shù)據(jù)復(fù)用總示當(dāng)前在地址數(shù)據(jù)復(fù)用總線上輸出的是地址信息，地線上輸出的是地址信息，地址鎖存器將址鎖存器將ALEALE作為鎖存信號(hào)，作為鎖存信號(hào)，對(duì)地址進(jìn)行鎖存。對(duì)地址進(jìn)行鎖存。 要注意要注意ALEALE端不能被浮空。端不能被浮空。8

50、282DI1DI2DI3DI4DI5DI6DI7DO1DO2DO3DO4DO5DO6DO7CLKD QDODI00STBOE2. MIO存儲(chǔ)器輸入存儲(chǔ)器輸入輸出控制信號(hào)輸出控制信號(hào)(輸出輸出)高電平，高電平，CPUCPU和存儲(chǔ)器之間和存儲(chǔ)器之間進(jìn)行數(shù)據(jù)傳輸；進(jìn)行數(shù)據(jù)傳輸；低電平，低電平，CPUCPU和輸入輸出和輸入輸出設(shè)備之間進(jìn)行數(shù)據(jù)傳輸設(shè)備之間進(jìn)行數(shù)據(jù)傳輸 。一般在前一個(gè)總線周期的一般在前一個(gè)總線周期的T4T4狀態(tài)，狀態(tài)，M MIOIO就成為有效就成為有效電平，然后開始一個(gè)新的總電平，然后開始一個(gè)新的總線周期。在此周期中，線周期。在此周期中，M MIOIO一直保持有效電平，直一直保持有效電平

51、，直到本周期的到本周期的T4T4狀態(tài)為止。狀態(tài)為止。在在DMADMA方式時(shí)，方式時(shí)，M MIOIO被浮被浮置為高阻狀態(tài)。置為高阻狀態(tài)。80868086最小工作模式下控制核心單元的組成最小工作模式下控制核心單元的組成地5V讀寫控制讀寫控制讀寫控制CSH奇地址存儲(chǔ)體8284時(shí)鐘發(fā)生器RESETREADYCBD7 D0D15 D8DBCSL偶地址存儲(chǔ)體CSI/O接口ABA0A1 A19BHE STB OE8282鎖存器8086CPUMN/MX INTA RD CLK W RREADY M/IORESETALEBHE A19-A16 AD15-AD0DEN DT/R TOE 8286 收發(fā)器D15D0

52、3. DEN(data enable)數(shù)據(jù)允許信號(hào)（輸出）數(shù)據(jù)允許信號(hào)（輸出）在用在用8286828682878287作為數(shù)據(jù)作為數(shù)據(jù)總線收發(fā)器時(shí)，總線收發(fā)器時(shí)，DENDEN為收發(fā)為收發(fā)器提供了一個(gè)控制信號(hào)，表器提供了一個(gè)控制信號(hào)，表示示CPUCPU當(dāng)前準(zhǔn)備發(fā)送或接受當(dāng)前準(zhǔn)備發(fā)送或接受一個(gè)數(shù)據(jù)?？偩€收發(fā)器將一個(gè)數(shù)據(jù)?？偩€收發(fā)器將DENDEN作為輸出允許信號(hào)。作為輸出允許信號(hào)。在每個(gè)存儲(chǔ)器訪問周期和在每個(gè)存儲(chǔ)器訪問周期和I IO O訪問周期為低電平，即訪問周期為低電平，即有效電平；在中斷響應(yīng)周期，有效電平；在中斷響應(yīng)周期，也為有效電平。也為有效電平。在在DMADMA方式時(shí)，方式時(shí)，DENDEN被

53、浮置被浮置為高阻狀態(tài)。為高阻狀態(tài)。4. DTR(data transmitreceive)數(shù)據(jù)收發(fā)數(shù)據(jù)收發(fā)(輸出輸出)DTDTR R信號(hào)用來控制信號(hào)用來控制8286828682878287的數(shù)據(jù)傳送方向。的數(shù)據(jù)傳送方向。如果如果DTDTR R為高電平，則進(jìn)為高電平，則進(jìn)行數(shù)據(jù)發(fā)送；如果行數(shù)據(jù)發(fā)送；如果DTDTR R為為低電平，則進(jìn)行數(shù)據(jù)接收。低電平，則進(jìn)行數(shù)據(jù)接收。在在DMADMA方式時(shí)，方式時(shí)，DTDTR R被浮被浮置為高阻狀態(tài)置為高阻狀態(tài)。雙向數(shù)據(jù)收發(fā)器雙向數(shù)據(jù)收發(fā)器8286內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)8286A1A2A3A5A4A6A7B1B2B3B5B4B6B7A0B0OETOET傳送方向01Ai

54、Bi00BiAi11高阻狀態(tài)10高阻狀態(tài)5. HOLD(hold request)總線保持請(qǐng)求信號(hào)總線保持請(qǐng)求信號(hào)(輸入輸入) 當(dāng)系統(tǒng)中當(dāng)系統(tǒng)中CPUCPU之外的另一個(gè)主模塊要之外的另一個(gè)主模塊要求占用總線時(shí)，就在當(dāng)前總線周期完求占用總線時(shí)，就在當(dāng)前總線周期完成時(shí)，于成時(shí)，于T4T4狀態(tài)從狀態(tài)從HLDAHLDA引腳發(fā)出一個(gè)引腳發(fā)出一個(gè)回答信號(hào)，對(duì)剛才的回答信號(hào)，對(duì)剛才的HOLDHOLD請(qǐng)求作出響請(qǐng)求作出響應(yīng)。同時(shí)，應(yīng)。同時(shí)，CPUCPU使地址數(shù)據(jù)總線和使地址數(shù)據(jù)總線和控制狀態(tài)線處于浮空狀態(tài)?？偩€請(qǐng)求控制狀態(tài)線處于浮空狀態(tài)?？偩€請(qǐng)求部件收到部件收到HLDAHLDA信號(hào)后，就獲得了總線信號(hào)后，就獲

55、得了總線控制權(quán)，在此后一段時(shí)間，控制權(quán)，在此后一段時(shí)間，HOLDHOLD和和HLDAHLDA都保持高電平。都保持高電平。 在總線占有部件用完總線之后，會(huì)把在總線占有部件用完總線之后，會(huì)把HOLDHOLD信號(hào)變?yōu)榈碗娖?，這樣，信號(hào)變?yōu)榈碗娖剑@樣，CPUCPU又又獲得了地址數(shù)據(jù)總線和控制狀態(tài)線獲得了地址數(shù)據(jù)總線和控制狀態(tài)線的占有權(quán)。的占有權(quán)。6. HLDA(hold acknowledge)總線保持響總線保持響應(yīng)信號(hào)應(yīng)信號(hào)(輸出輸出) 此信號(hào)為高電平有效。此信號(hào)為高電平有效。 當(dāng)當(dāng)HLDAHLDA有效時(shí)，表示有效時(shí)，表示CPUCPU對(duì)其他主對(duì)其他主部件的總線請(qǐng)求作出響應(yīng)，與此部件的總線請(qǐng)求作出響

56、應(yīng)，與此同時(shí)，所有與三態(tài)門相接的同時(shí)，所有與三態(tài)門相接的CPUCPU的的引腳呈現(xiàn)高阻抗，從而讓出了總引腳呈現(xiàn)高阻抗，從而讓出了總線。線。 在最小模式下，在最小模式下，80888088和和80868086的第的第3434腳的信號(hào)定義不同。腳的信號(hào)定義不同。 對(duì)對(duì)80868086來說，第來說，第3434腳為腳為BHEBHES7S7，由于，由于S7S7未被賦予實(shí)際意義，未被賦予實(shí)際意義，所以，此引腳就是用來提供高所以，此引腳就是用來提供高8 8位數(shù)據(jù)總線允許信號(hào)。位數(shù)據(jù)總線允許信號(hào)。 對(duì)對(duì)80888088來說，對(duì)外只有來說，對(duì)外只有8 8位數(shù)據(jù)總線，沒有高位數(shù)據(jù)總線，沒有高8 8位數(shù)據(jù)總線，位數(shù)據(jù)總

57、線，因而也不需要因而也不需要BHEBHE信號(hào)。所以，第信號(hào)。所以，第3434腳不再是腳不再是BHEBHES7S7，而，而叫叫SS0SS0。 SS0SS0，M MIO(IO(在在80888088中，第中，第2828腳上不是腳上不是M MIOIO，而是，而是IO)IO)和和DTDTR R組合起來，決定了當(dāng)前總線周期的操作。組合起來，決定了當(dāng)前總線周期的操作。 具體對(duì)應(yīng)關(guān)系見具體對(duì)應(yīng)關(guān)系見P84P84，表，表4-44-44.3.3 最大工作模式最大工作模式圖圖4.12 8086最大工作模式的典型配置最大工作模式的典型配置 80868088CPU為實(shí)為實(shí)現(xiàn)多處理器控制現(xiàn)多處理器控制系統(tǒng)系統(tǒng)(多主控系統(tǒng)

58、多主控系統(tǒng))就要增設(shè)就要增設(shè)總線控總線控制器制器8288和總和總線仲裁器線仲裁器8289。最大工作模式的最大工作模式的典 型 配 置 如 圖典 型 配 置 如 圖4.12所示。這時(shí)，所示。這時(shí)，80868088的的MNMX引腳接引腳接地。地。 系統(tǒng)最大模式下系統(tǒng)最大模式下重點(diǎn)弄清楚右邊重點(diǎn)弄清楚右邊幾個(gè)引腳的功能幾個(gè)引腳的功能及應(yīng)用及應(yīng)用1. QS1和和QS0(instruction queue status)指指令隊(duì)列狀態(tài)信號(hào)令隊(duì)列狀態(tài)信號(hào)(輸出輸出) 這兩個(gè)信號(hào)提供總線周期的前一個(gè)狀態(tài)中指令隊(duì)列的狀態(tài)。這兩個(gè)信號(hào)提供總線周期的前一個(gè)狀態(tài)中指令隊(duì)列的狀態(tài)。 QS1 QS0 指令隊(duì)列狀態(tài)信號(hào)指

59、令隊(duì)列狀態(tài)信號(hào) 0 0 無操作無操作 0 1 從指令隊(duì)列的第一個(gè)字節(jié)中取走代碼從指令隊(duì)列的第一個(gè)字節(jié)中取走代碼 1 0 隊(duì)列為空隊(duì)列為空 1 1 從指令隊(duì)列的第一個(gè)字節(jié)及后續(xù)字節(jié)中取走代碼從指令隊(duì)列的第一個(gè)字節(jié)及后續(xù)字節(jié)中取走代碼 2. S2，S1及及S0總線總線周期狀態(tài)信號(hào)周期狀態(tài)信號(hào)(輸輸出出) 它們?nèi)齻€(gè)提供當(dāng)前總線它們?nèi)齻€(gè)提供當(dāng)前總線周期中所進(jìn)行的數(shù)據(jù)傳周期中所進(jìn)行的數(shù)據(jù)傳輸過程類型。輸過程類型。 由總線控制器由總線控制器82888288根據(jù)根據(jù)這些信號(hào)對(duì)存儲(chǔ)器及這些信號(hào)對(duì)存儲(chǔ)器及I IO O進(jìn)行控制。進(jìn)行控制。S2 S1 S0 S2 S1 S0 操作操作0 0 0 0 0 0 發(fā)中斷響

60、應(yīng)發(fā)中斷響應(yīng)0 0 1 0 0 1 讀讀I/OI/O0 1 0 0 1 0 寫寫I/OI/O0 1 1 0 1 1 暫停暫停1 0 0 1 0 0 取指令取指令1 0 1 1 0 1 讀指令讀指令1 1 0 1 1 0 寫內(nèi)存寫內(nèi)存1 1 1 1 1 1 無源狀態(tài)無源狀態(tài)3. LOCK(lock)總總線封鎖信號(hào)線封鎖信號(hào)(輸出輸出) 當(dāng)當(dāng)LOCKLOCK為低電平時(shí)，其為低電平時(shí)，其它總線主控部件都不能它總線主控部件都不能占用總線。占用總線。 在在DMADMA期間，期間，LOCKLOCK端被浮端被浮空而處于高阻狀態(tài)。空而處于高阻狀態(tài)。4. RQGT1，RQGT0總線請(qǐng)求信總線請(qǐng)求信號(hào)號(hào)(輸入輸入