第二章_8086系統(tǒng)結(jié)構(gòu)

1、1第二章第二章 8086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)本章重點內(nèi)容： 8086 8086 CPU的結(jié)構(gòu)及工作原理的結(jié)構(gòu)及工作原理 8086 8086 CPU的引腳及其功能的引腳及其功能 8086 8086的存儲器組織的存儲器組織 8086 8086的系統(tǒng)配置的系統(tǒng)配置2第二章第二章 8086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu) Intel 8086是標準的是標準的16位微處理器，位微處理器，8086 CPU是雙列直插封裝，是雙列直插封裝，40根引腳，單一正根引腳，單一正5V供電。具供電。具有有16位位的數(shù)據(jù)總線，的數(shù)據(jù)總線，20位位的地址總線，可以管理的地址總線，可以管理1MB的存儲器空間。的存儲器空間。8086 8086 外

2、部數(shù)據(jù)總線是外部數(shù)據(jù)總線是1616位位8088 8088 外部數(shù)據(jù)總線是外部數(shù)據(jù)總線是8 8位位Intel 8088是是準準16位微處理器位微處理器。它們在內(nèi)部。它們在內(nèi)部結(jié)構(gòu)上都是按結(jié)構(gòu)上都是按16位設(shè)計的，位設(shè)計的，80868086與與80888088的內(nèi)部結(jié)的內(nèi)部結(jié)構(gòu)類似構(gòu)類似, ,都有都有2020根地址總線根地址總線, ,主要區(qū)別是在外部數(shù)主要區(qū)別是在外部數(shù)據(jù)總線數(shù)不同。據(jù)總線數(shù)不同。3一、一、 8086 CPU的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)從功能上劃分，從功能上劃分，8086微處理器的內(nèi)部分為微處理器的內(nèi)部分為總線總線接口部件接口部件和和執(zhí)行部件執(zhí)行部件兩部分。兩部分。 總線接口部件總線接口部

3、件(BIU)- - 與微處理器外部總線連接，負責與存儲器、與微處理器外部總線連接，負責與存儲器、I/O接接 口進行聯(lián)絡(luò)，口進行聯(lián)絡(luò)，負責形成地址、取指令、指令負責形成地址、取指令、指令 排隊、讀排隊、讀/寫操作數(shù)、總線控制。寫操作數(shù)、總線控制。執(zhí)行部件執(zhí)行部件(EU) 負責指令的執(zhí)行，包括對負責指令的執(zhí)行，包括對通用寄存器、通用寄存器、ALU和和標標志寄存器志寄存器進行管理和控制進行管理和控制 從從BIU取得取得指令和數(shù)據(jù)，向指令和數(shù)據(jù)，向BIU提供提供地址和數(shù)據(jù)地址和數(shù)據(jù)2.1 8086CPU的結(jié)構(gòu)的結(jié)構(gòu)4總線總線控制控制電路電路標志寄存器標志寄存器暫存器暫存器EU控制控制器器123456A

4、LU CSSSESIP內(nèi)部寄存器內(nèi)部寄存器DLDHCLCHBLBHALAHSPDISIAB(20位位)DB(16位位)指令隊列指令隊列ALU數(shù)據(jù)數(shù)據(jù)總線總線(16位位)隊列隊列總線總線(8位位)8086的的16位位DB指令執(zhí)行單元指令執(zhí)行單元EU 總線接口單元總線接口單元BIUBPDSALU51. 總線接口部件總線接口部件（BIUBus Interface Unit）1) 4個個16位的段地址寄存器位的段地址寄存器I.CS 代碼段寄存器代碼段寄存器II.DS 數(shù)據(jù)段寄存器數(shù)據(jù)段寄存器III. SS 堆棧段寄存器堆棧段寄存器IV. ES 擴展段寄存器擴展段寄存器功能功能: : 負責形成地址、取指

5、令、指令排隊、讀負責形成地址、取指令、指令排隊、讀/ /寫操作寫操作數(shù)、總線控制。數(shù)、總線控制。BIUBIU的組成的組成: :2) 16位的指令指針寄存器位的指令指針寄存器 IP：存放下一條要執(zhí)行指令存放下一條要執(zhí)行指令 的偏移地址。的偏移地址。3) 20位的地址加法器位的地址加法器：形成地址。形成地址。CSDSSSES 15 061. 總線接口部件總線接口部件1) 4個個16位的段地址寄存器位的段地址寄存器2) 16位的指令指針寄存器位的指令指針寄存器 IP3) 20位的地址加法器位的地址加法器例：例：CS的內(nèi)容是的內(nèi)容是89ABH，IP的內(nèi)容是的內(nèi)容是201H20位的地址加法器位的地址加法

6、器生成的地址是生成的地址是： 8 9 A B 0 H + 0 2 0 1 H 8 9 C B 1 H7 4) 總線控制電路：總線控制電路： 發(fā)出總線控制信號，實現(xiàn)發(fā)出總線控制信號，實現(xiàn)存儲器讀存儲器讀/寫控制寫控制和和I/O的讀的讀/寫控制寫控制。 同時也是同時也是8086 CPU與外部打交道的不可缺與外部打交道的不可缺少的路徑，它將少的路徑，它將8086 CPU的內(nèi)部總線與外的內(nèi)部總線與外部總線相連。部總線相連。1. 總線接口部件總線接口部件81. 總線接口部件總線接口部件5) 6個字節(jié)的指令隊列緩沖器個字節(jié)的指令隊列緩沖器 提高提高CPU的效率的效率指令的一般執(zhí)行過程：指令的一般執(zhí)行過程：

7、取指令取指令 指令譯碼指令譯碼 讀取操作數(shù)讀取操作數(shù) 執(zhí)行指令執(zhí)行指令 存放結(jié)果存放結(jié)果80868086以前的以前的CPUCPU采用串行工作方式：采用串行工作方式： 取指取指令令1 1執(zhí)行執(zhí)行1 1取操取操作數(shù)作數(shù)2 2執(zhí)行執(zhí)行2 2CPUCPUBUSBUS忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌存結(jié)存結(jié)果果1 1取指取指令令2 21）CPU執(zhí)行指令時總線處于空閑狀態(tài)執(zhí)行指令時總線處于空閑狀態(tài)2）CPU訪問存儲器訪問存儲器(存取數(shù)據(jù)或指令存取數(shù)據(jù)或指令)時要等待總時要等待總線操作的完成線操作的完成91. 總線接口部件總線接口部件8086CPU采用并行工作方式采用并行工作方式l BIU不斷地從存儲器取指

8、令送入指令隊列，不斷地從存儲器取指令送入指令隊列，EU不不 斷地從指令隊列取出指令執(zhí)行斷地從指令隊列取出指令執(zhí)行l(wèi) EU和和BIU構(gòu)成了一個簡單的構(gòu)成了一個簡單的2工位流水線工位流水線l 指令預(yù)取隊列指令預(yù)取隊列IPQ是實現(xiàn)流水線操作的關(guān)鍵（類是實現(xiàn)流水線操作的關(guān)鍵（類似于工廠流水線的傳送帶）似于工廠流水線的傳送帶）取指令取指令2 取操作數(shù)取操作數(shù)BIU存結(jié)果存結(jié)果取指令取指令3 取操作數(shù)取操作數(shù)執(zhí)行執(zhí)行1執(zhí)行執(zhí)行2執(zhí)行執(zhí)行3 EUBUS忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌取指令取指令1忙碌忙碌取指令取指令4101. 總線接口部件總線接口部件新型新型CPU將一條指令劃分成更多的階段

9、，以將一條指令劃分成更多的階段，以便可以同時執(zhí)行更多的指令便可以同時執(zhí)行更多的指令例如例如，PIII為為14個階段，個階段，P4為為20個階段個階段(超級流超級流水線水線)指令預(yù)取隊列指令預(yù)取隊列的存在使的存在使EU和和BIU兩個部分可兩個部分可同時進行工作，從而提高了同時進行工作，從而提高了CPU的效率；降低了的效率；降低了對存儲器存取速度的要求。對存儲器存取速度的要求。11總線總線控制控制電路電路標志寄存器標志寄存器暫存器暫存器EU控制控制器器123456ALU CSSSESIP內(nèi)部寄存器內(nèi)部寄存器DLDHCLCHBLBHALAHSPDISIAB(20位位)DB(16位位)指令隊列指令隊列

10、ALU數(shù)據(jù)數(shù)據(jù)總線總線(16位位)隊列隊列總線總線(8位位)8086的的16位位DB指令執(zhí)行單元指令執(zhí)行單元EU 總線接口單元總線接口單元BIU1234BPDS5122. 執(zhí)行單元執(zhí)行單元 EU (Execution Unit)功能功能: : 負責指令譯碼和指令的執(zhí)行負責指令譯碼和指令的執(zhí)行 1 1）16位的算術(shù)邏輯單元位的算術(shù)邏輯單元ALU 完成完成8或或16位的算術(shù)位的算術(shù)/邏輯運算。邏輯運算。 EUEU的組成的組成: : 2 2）EU EU 控制器控制器: : 取指令控制和取指令控制和EUEU時序控制。時序控制。133 3） 4 4個個1616位通用寄存器位通用寄存器: : AX 累加器

11、累加器 BX 基址寄存器基址寄存器CX 計數(shù)器計數(shù)器DX 數(shù)據(jù)寄存器數(shù)據(jù)寄存器AHBHCHDHDLALBLCLSPBPSIDI 4 4） 4 4個個1616位專用寄存器位專用寄存器: : SP 堆棧指針寄存器堆棧指針寄存器BP 基址指針寄存器基址指針寄存器SI 源變址寄存器源變址寄存器DI 目的變址寄存器目的變址寄存器2. 執(zhí)行單元執(zhí)行單元 EU 5 5） 標志寄存器標志寄存器PSW ： (16(16位位) ) EUEU的組成的組成: :14EU的工作過程：的工作過程：從隊列中取得指令，進行譯碼，根據(jù)指從隊列中取得指令，進行譯碼，根據(jù)指令要求向令要求向EU內(nèi)部各部件發(fā)出控制命令，完內(nèi)部各部件發(fā)

12、出控制命令，完成執(zhí)行指令的功能。成執(zhí)行指令的功能。 若執(zhí)行指令需要訪問存儲器或若執(zhí)行指令需要訪問存儲器或I/O端口，端口，則則EU將操作數(shù)的偏移地址送給將操作數(shù)的偏移地址送給BIU，由由BIU取得操作數(shù)送給取得操作數(shù)送給EU。2. 執(zhí)行單元執(zhí)行單元 EU15二、寄存器結(jié)構(gòu)二、寄存器結(jié)構(gòu) 通用（數(shù)據(jù)）寄存器組通用（數(shù)據(jù)）寄存器組15 8 7 0AHBHCHDHDLALBLCLCSDSSSES 15 0SPBPSIDI 15 0IPPSW 15 0段寄存器段寄存器指針和變址寄存器指針和變址寄存器指令指針和標志位寄存器指令指針和標志位寄存器AXBXCXDX161. 通用寄存器組通用寄存器組8086

13、CPU的的EU中有中有4個個16位的通用寄存器，即位的通用寄存器，即AXBXCXDX這四個通用寄存器也可作為這四個通用寄存器也可作為8個個8位位寄存器使用，但寄存器使用，但只能存放只能存放8位數(shù)據(jù)，位數(shù)據(jù)，不能存放地址不能存放地址。有些特殊指令中，。有些特殊指令中，默認使用某個通用寄存器，根據(jù)這默認使用某個通用寄存器，根據(jù)這樣的指令，可以把樣的指令，可以把AX、BX、CX、DX分別稱為分別稱為累加器、基址寄存器、累加器、基址寄存器、計數(shù)器、數(shù)據(jù)寄存器計數(shù)器、數(shù)據(jù)寄存器。P25的表的表2-1列出了通用寄存器的特殊用途列出了通用寄存器的特殊用途15 8 7 0AHBHCHDHDLALBLCL172

14、. 指針和變址寄存器指針和變址寄存器基址指針寄存器基址指針寄存器BP 源變址寄存器源變址寄存器SI堆棧指針寄存器堆棧指針寄存器SP 目的變址寄存器目的變址寄存器DI這四個這四個16位寄存器中存放的內(nèi)容是某一個段內(nèi)地址的偏位寄存器中存放的內(nèi)容是某一個段內(nèi)地址的偏移量，用來形成操作數(shù)地址，主要在堆棧操作和變址移量，用來形成操作數(shù)地址，主要在堆棧操作和變址運算中使用。運算中使用。BP、SP稱為指針寄存稱為指針寄存器，與器，與SS聯(lián)用，用于聯(lián)用，用于訪問堆棧段。其中訪問堆棧段。其中SP始終指向堆棧的棧頂始終指向堆棧的棧頂SI、DI稱為變址寄存器，與稱為變址寄存器，與DS聯(lián)聯(lián)用，為訪問數(shù)據(jù)段提供段內(nèi)偏移

15、地用，為訪問數(shù)據(jù)段提供段內(nèi)偏移地址。址。在字符串指令中，源、目的操在字符串指令中，源、目的操作數(shù)的偏移量分別在作數(shù)的偏移量分別在SI、DI中，分中，分別與別與DS、ES聯(lián)用，不可互換聯(lián)用，不可互換183. 段寄存器段寄存器8086 CPU地址線是地址線是20位位(1MB)，但內(nèi)部寄存器都是但內(nèi)部寄存器都是16位位,只能直接尋址只能直接尋址64KB，因此采用分段技術(shù)，因此采用分段技術(shù)，即將即將1MB的存的存儲空間分為若干邏輯段，每段長儲空間分為若干邏輯段，每段長64KB，每個段的起每個段的起始地址始地址的高的高1616位位存放在存放在4個段寄存器（代碼段、數(shù)據(jù)個段寄存器（代碼段、數(shù)據(jù)段、堆棧段、

16、附加段）中，稱為段、堆棧段、附加段）中，稱為段基址段基址。對某個存儲單元，可以如下去獲?。簩δ硞€存儲單元，可以如下去獲?。?)該單元所屬的段基址該單元所屬的段基址2)該單元在該段的偏移地址該單元在該段的偏移地址(有效地址有效地址)3)把段基址左移把段基址左移4位（二進制的位（二進制的4位，對應(yīng)于十六進制位，對應(yīng)于十六進制的一位），再加上段內(nèi)偏移地址就可得到該單元的的一位），再加上段內(nèi)偏移地址就可得到該單元的物理地址物理地址存儲器分段存儲器分段19存儲器物理地址的計算方法存儲器物理地址的計算方法段地址（段寄存器值）段地址（段寄存器值） 段內(nèi)有效地址段內(nèi)有效地址(位移量位移量) 物理地址物理地址(

17、20bit)16bit16bit20bit0 0 0 0+ 0 0 0 0203. 段寄存器段寄存器例：求下列寄存器組合所尋址的存儲單元的地址：例：求下列寄存器組合所尋址的存儲單元的地址：DSA000H，BX1000HSS2900H，SP3A00H1. 把數(shù)據(jù)段基址左移把數(shù)據(jù)段基址左移4位得位得A0000H，加上加上1000H，得該得該存儲單元地址為存儲單元地址為A1000H2. 把堆棧段基址左移把堆棧段基址左移4位得位得29000H，加上加上3A00H，得該得該存儲單元地址為存儲單元地址為3CA00H214. 指令指針寄存器指令指針寄存器指令指針寄存器指令指針寄存器IPIP用來存放將要執(zhí)行的

18、下一條指令用來存放將要執(zhí)行的下一條指令在現(xiàn)行代碼段中的偏移地址，即指向下一條指令，控制在現(xiàn)行代碼段中的偏移地址，即指向下一條指令，控制程序的流程程序的流程。 程序運行時，由程序運行時，由BIU自動修改，一般情況下每次自動修改，一般情況下每次將其值加將其值加1，但是遇到，但是遇到調(diào)用子程序、中斷指令調(diào)用子程序、中斷指令等時，要等時，要先把先把IP當前的內(nèi)容存放在堆棧中當前的內(nèi)容存放在堆棧中，等待子程序、中斷處，等待子程序、中斷處理完后，從堆棧中取出原值，使主程序繼續(xù)執(zhí)行。理完后，從堆棧中取出原值，使主程序繼續(xù)執(zhí)行。225. 標志寄存器標志寄存器PSWPSW中使用了中使用了9個標志位，其中個標志位

19、，其中控制標志控制標志3個，狀個，狀態(tài)標志態(tài)標志6個個。CFPFAFZFSFOFTFIFDF01234567891011121314151 1）3 3個控制標志：個控制標志：控制處理器的某一特定功能?？刂铺幚砥鞯哪骋惶囟üδ?。(1) IF (Interrupt Enable Flag) 可屏蔽中斷允許標志可屏蔽中斷允許標志: IF=1表示允許表示允許CPU響應(yīng)外部響應(yīng)外部可屏蔽中斷請求可屏蔽中斷請求。 IF對不可屏蔽中斷和內(nèi)部中斷無影響。對不可屏蔽中斷和內(nèi)部中斷無影響。(2) DF (Direction Flag) 方向標志：方向標志： 指定字符串處理指令的地址變化方向。指定字符串處理指令的地

20、址變化方向。 DF=0 地址增量變化；地址增量變化；DF=1地址減量變化。地址減量變化。233個控制標志：CFPFAFZFSFOFTFIFDF0123456789101112131415(3) TF(Trap Flag) 陷阱標志陷阱標志(單步執(zhí)行標志單步執(zhí)行標志): TF=1 CPU執(zhí)行單步方式；執(zhí)行單步方式； TF=0 CPU正常執(zhí)行正常執(zhí)行2 2）6 6個狀態(tài)標志：個狀態(tài)標志：表示處理器當前運行的狀態(tài)。表示處理器當前運行的狀態(tài)。 CF (Carry Flag)進位標志進位標志: 運算結(jié)果最高位是運算結(jié)果最高位是否發(fā)生進否發(fā)生進(借借)位。位。 CF=1進（借）位；進（借）位；CF=0無進

21、（借）位無進（借）位246個狀態(tài)標志：(2) ZF (Zero Flag)零標志：零標志：指出當前運算結(jié)果是否為指出當前運算結(jié)果是否為0ZF=1當前運算結(jié)果為當前運算結(jié)果為0；否則為非；否則為非0。(3) SF (Sign Flag) 符號標志符號標志:表示本次運算結(jié)果的正負表示本次運算結(jié)果的正負SF=1負值；負值；SF=0正值。正值。(4) AF (Auxiliary Carry Flag)輔助進位標志輔助進位標志: 低低4位向前有進位向前有進(借借)位。一般在位。一般在BCD碼運算中作為是否進碼運算中作為是否進行十進制調(diào)整的判斷依據(jù)。行十進制調(diào)整的判斷依據(jù)。AF=1進（借）位；進（借）位；

22、AF=0無進（借）位無進（借）位CFPFAFZFSFOFTFIFDF012345678910111213141525(6) PF (Parity Flag)奇奇/偶標志：偶標志：運算運算結(jié)果低結(jié)果低8 8位中位中“1”“1”的個數(shù)的奇偶數(shù)的個數(shù)的奇偶數(shù)。用于數(shù)據(jù)傳輸時的奇偶校驗。用于數(shù)據(jù)傳輸時的奇偶校驗。 PF=1 運算結(jié)果低運算結(jié)果低8位中位中1的個數(shù)為偶數(shù)；的個數(shù)為偶數(shù)； PF=0 運算結(jié)果低運算結(jié)果低8位中位中1的個數(shù)為奇數(shù)。的個數(shù)為奇數(shù)。(5) OF (Overflow Flag) 溢出標志：溢出標志：運算結(jié)果是否溢運算結(jié)果是否溢出，出，雙高位判別法確定。雙高位判別法確定。OF=1 結(jié)

23、果超出運算長度的補碼表示范圍；結(jié)果超出運算長度的補碼表示范圍；OF=0 無溢出。無溢出。CFPFAFZFSFOFTFIFDF012345678910111213141526例：0001 0100 0011 1001+ 0100 0101 0110 10100101 1001 1010 0011最高位最高位=0低低8位中有位中有4個個“1”運算結(jié)果不為全運算結(jié)果不為全0低低4位向前有進位位向前有進位最高位向前沒有進位最高位向前沒有進位次高位向前沒有進位次高位向前沒有進位SF=?PF=?ZF=?AF=?CF=?OF=?SF=0PF=1ZF=0AF=1CF=0OF=027復(fù)位后的內(nèi)部各個寄存器狀態(tài)：

24、復(fù)位后的內(nèi)部各個寄存器狀態(tài)： CS寄存器：寄存器：FFFFH DS寄存器：寄存器：0000H SS寄存器：寄存器：0000H ES寄存器：寄存器：0000H 標志寄存器：清除標志寄存器：清除 指令隊列：清除指令隊列：清除282.2 8086 CPU 的引腳及其功能的引腳及其功能8086/8088CPU有有40個引腳個引腳:20根地址線根地址線/16根數(shù)據(jù)線分時復(fù)用，通過根數(shù)據(jù)線分時復(fù)用，通過外部鎖存器和緩沖器（三態(tài)門）把微處理器的外部鎖存器和緩沖器（三態(tài)門）把微處理器的復(fù)用引腳分別連在系統(tǒng)的地址總線和數(shù)據(jù)總線復(fù)用引腳分別連在系統(tǒng)的地址總線和數(shù)據(jù)總線上。上。電源和地線電源和地線其余為控制線其余為

25、控制線292.2 8086 CPU 的引腳及其功能的引腳及其功能80868086微處理器設(shè)計了兩種工作方式，微處理器設(shè)計了兩種工作方式，最小工作模式最小工作模式( (MN)MN)和和最大工作模式最大工作模式( (MX)MX)。同樣是同樣是4040根引腳，但是在不同根引腳，但是在不同工作模式時，部分引腳的定義又有所不同。工作模式時，部分引腳的定義又有所不同。當當8086/80888086/8088與存儲器和外設(shè)組成計算機系統(tǒng)時，如與存儲器和外設(shè)組成計算機系統(tǒng)時，如果存儲器容量不大和外設(shè)種類較少時，它與較少的芯片果存儲器容量不大和外設(shè)種類較少時，它與較少的芯片(8282(8282地址鎖存器地址鎖存

26、器,8286,8286發(fā)送發(fā)送/ /接收接口芯片接收接口芯片) )按按最小模式最小模式構(gòu)構(gòu)成計算機系統(tǒng)；成計算機系統(tǒng)；若系統(tǒng)較大，則需要協(xié)處理器若系統(tǒng)較大，則需要協(xié)處理器(8288(8288總線控制器總線控制器) )協(xié)協(xié)助它們產(chǎn)生各種控制信號，此時稱它們工作在助它們產(chǎn)生各種控制信號，此時稱它們工作在最大模式最大模式。30一、一、 8086 CPU 的管腳定義的管腳定義31引腳的功能引腳的功能:一、兩種模式下都要用的引線一、兩種模式下都要用的引線(一一) 電源、地、時鐘信號電源、地、時鐘信號40Vcc +5V1和和20 GND19CLK 時鐘頻率為時鐘頻率為5MHz，占空比占空比1/3達最佳狀態(tài)

27、，即達最佳狀態(tài)，即1/3周期為高電平，周期為高電平，2/3周期為周期為低電平；為低電平；為CPU和總線控制邏輯電路提供定和總線控制邏輯電路提供定時手段。時手段。32216，39AD0AD15 地址地址/數(shù)據(jù)分時復(fù)用引腳，數(shù)據(jù)分時復(fù)用引腳， 雙向，三態(tài)雙向，三態(tài)(二二)復(fù)用總線引腳復(fù)用總線引腳3835 A16 A19 /S3S6 地址地址/狀態(tài)分時復(fù)用引腳，狀態(tài)分時復(fù)用引腳， 輸出，三態(tài)輸出，三態(tài)33A16 A19 /S3S6引腳說明引腳說明地址地址/ /狀態(tài)狀態(tài)分時復(fù)用引腳，在分時復(fù)用引腳，在T1T1狀態(tài)時用來輸出地狀態(tài)時用來輸出地址的高址的高4 4位位( (A16 A19 ) )；其余時間作

28、為內(nèi)部狀態(tài)信息；其余時間作為內(nèi)部狀態(tài)信息( (S3S6) )來輸出。來輸出。當系統(tǒng)總線處于當系統(tǒng)總線處于“保持響應(yīng)保持響應(yīng)”時，時， A16 A19 /S3S6高阻態(tài)。高阻態(tài)。 S3S6的作用：的作用： S6=0 用來指示用來指示8086當前與總線相連，通常保持當前與總線相連，通常保持0； S5=1 表示當前允許可屏蔽中斷請求。表示當前允許可屏蔽中斷請求。 =0 表示當前禁止可屏蔽中斷請求表示當前禁止可屏蔽中斷請求34A16 A19 /S3S6引腳說明引腳說明DS（數(shù)據(jù)段）數(shù)據(jù)段）11CS（代碼段）或不需要代碼段）或不需要段寄存器段寄存器01SS（堆棧段）堆棧段）10ES（擴展段）擴展段）00

29、段寄存器段寄存器S3S4S4 、S3組合指示當前正在使用的段寄存器。組合指示當前正在使用的段寄存器。3534 BHE/S7 高高8位數(shù)據(jù)總線允許位數(shù)據(jù)總線允許/狀態(tài)復(fù)用引腳，輸出，狀態(tài)復(fù)用引腳，輸出， 三三 態(tài)，低電平有效。態(tài)，低電平有效。 S7沒采用沒采用 輸出低電平表示高輸出低電平表示高8位數(shù)據(jù)線位數(shù)據(jù)線D15D8上數(shù)據(jù)有效上數(shù)據(jù)有效。Bus High EnableBHEBHE和和A0A0的代碼組合的代碼組合 存儲器分體存儲器分體368088 CPU與存儲器的與存儲器的DB、AB連接連接數(shù)據(jù)總線數(shù)據(jù)總線DB7DB0D7D0存儲器存儲器A19A08088系統(tǒng)系統(tǒng)A19 A03721 RESE

30、T：輸入，高電平有效，復(fù)位信輸入，高電平有效，復(fù)位信號。使微處理器停止現(xiàn)行操作，并進行初始號。使微處理器停止現(xiàn)行操作，并進行初始化：化：CS置為置為FFFFH，其余寄存器清零、指令其余寄存器清零、指令隊列清空。隊列清空。(三三) 處理器控制信號處理器控制信號22 READY：輸入，高電平有效，存儲器輸入，高電平有效，存儲器或或I/O端口準備就緒引腳。當進行總線操作時，端口準備就緒引腳。當進行總線操作時，該引腳有效才可以完成數(shù)據(jù)傳送操作，否則該引腳有效才可以完成數(shù)據(jù)傳送操作，否則會一直等待該引腳為有效狀態(tài)。會一直等待該引腳為有效狀態(tài)。23 TEST ：輸入，低電平有效，測試引腳。輸入，低電平有效

31、，測試引腳。當它有效時，可以使微處理器退出當它有效時，可以使微處理器退出WAIT指令指令的執(zhí)行。的執(zhí)行。3818 INTR(Interrupt Request)：輸入，高電平有效，可輸入，高電平有效，可屏蔽中斷請求引腳屏蔽中斷請求引腳(三三) 處理器控制信號處理器控制信號33 MN/MXMN/MX(Min/Max)(Min/Max)：工作方式選擇。接高電工作方式選擇。接高電平表示工作在最小模式，低電平表示工作在最大模平表示工作在最小模式，低電平表示工作在最大模式。式。32 RD：輸出，三態(tài)，低電平有效，讀控制引腳輸出，三態(tài)，低電平有效，讀控制引腳17 NMINMI：輸入，上升沿有效，不可屏蔽中

32、斷請求引腳輸入，上升沿有效，不可屏蔽中斷請求引腳29 WR：輸出，三態(tài)，低電平有效，寫控制引腳輸出，三態(tài)，低電平有效，寫控制引腳28 M/IO：輸出，三態(tài)，高電平時，輸出，三態(tài)，高電平時，CPU訪問存儲器；訪問存儲器； 低電平時，低電平時，CPU訪問訪問I/O接口。接口。39（四）在不同工作方式下定義不同的引腳（四）在不同工作方式下定義不同的引腳31HOLDRQ/GT0 總線保持總線保持30HLDARQ/GT1 29WR LOCK 寫控制寫控制變成變成總線封鎖總線封鎖 28M/IO S2 存儲器存儲器/接口選擇、接口選擇、27DT/R S1 數(shù)據(jù)傳輸方向控制、數(shù)據(jù)數(shù)據(jù)傳輸方向控制、數(shù)據(jù)26DE

33、N S0 0 輸出允許輸出允許變?yōu)樽優(yōu)闋顟B(tài)輸出狀態(tài)輸出25ALE QS0 地址鎖存控制、中斷地址鎖存控制、中斷24INTAQS1 1 響應(yīng)信號響應(yīng)信號變成變成指令隊列指令隊列 最小模式最小模式 最大模式最大模式 狀態(tài)輸出狀態(tài)輸出40在最小模式下：在最小模式下：INTA（Interrupt Acknowledge）：）：中斷響應(yīng)輸出信號，中斷響應(yīng)輸出信號，低電平有效，用來對外設(shè)的中斷請求做出響應(yīng)。低電平有效，用來對外設(shè)的中斷請求做出響應(yīng)。DEN（Data Enable）：）：數(shù)據(jù)允許信號，輸出，三態(tài)，為數(shù)據(jù)允許信號，輸出，三態(tài)，為8286/8287數(shù)據(jù)總線收發(fā)器提供一個控制信號，數(shù)據(jù)總線收發(fā)器提

34、供一個控制信號，表示表示CPU當前準備發(fā)送或接收一個數(shù)據(jù)。當前準備發(fā)送或接收一個數(shù)據(jù)。ALE（Address Latch Enable）：）：地址鎖存允許信號，地址鎖存允許信號， 輸出，高電平有效。輸出，高電平有效。DT/R（Data Transmit/Receive）：）：數(shù)據(jù)收數(shù)據(jù)收/發(fā)控制信號，發(fā)控制信號，輸出，用于控制雙向驅(qū)動器輸出，用于控制雙向驅(qū)動器8286/8287的數(shù)據(jù)傳送方向。的數(shù)據(jù)傳送方向。高電平時數(shù)據(jù)發(fā)送；低電平時數(shù)據(jù)接收；高電平時數(shù)據(jù)發(fā)送；低電平時數(shù)據(jù)接收；DMA方式時方式時高阻態(tài)。高阻態(tài)。2425262741 27DT/ R 數(shù)據(jù)傳輸方向控制數(shù)據(jù)傳輸方向控制 26DEN

35、 數(shù)據(jù)傳輸允許數(shù)據(jù)傳輸允許 25ALE 地址鎖存控制地址鎖存控制在最小模式下：在最小模式下：8086地址鎖存器地址鎖存器(8282/74373)數(shù)據(jù)收發(fā)器數(shù)據(jù)收發(fā)器(8286/8287/74245)AB/DBCBALEDENDT/R42在最小模式下：在最小模式下：M/IO(Memory/IO)：存儲器存儲器/輸入輸出接口控制信號，輸入輸出接口控制信號，輸出，三態(tài)。輸出，三態(tài)。 高電平時表示高電平時表示CPU和存儲器之間進行數(shù)據(jù)傳輸；和存儲器之間進行數(shù)據(jù)傳輸； 低電平時表示低電平時表示CPU和和I/O設(shè)備之間進行數(shù)據(jù)傳輸；設(shè)備之間進行數(shù)據(jù)傳輸； DMA方式時高阻態(tài)。方式時高阻態(tài)。WR(Write

36、)：寫信號，輸出，低電平有效，表示寫信號，輸出，低電平有效，表示CPU當前正在進行當前正在進行存儲器存儲器或或I/O寫操作，具體為哪種寫寫操作，具體為哪種寫操作由操作由M/IO信號決定，信號決定， DMA方式時高阻態(tài)。方式時高阻態(tài)。282943在最小模式下：HOLD（Hold Request）：）：總線保持總線保持請求請求信號，輸入，信號，輸入，高電平有效，其他總線主控者向高電平有效，其他總線主控者向CPU請求使用總線的請求使用總線的信號。信號。HLDA（Hold Acknowledge）：）：總線保持總線保持響應(yīng)響應(yīng)信號，輸信號，輸出，高電平有效，表示對其它主部件的總線請求做出出，高電平有效

37、，表示對其它主部件的總線請求做出響應(yīng)，如果響應(yīng)，如果CPU允許，與此同時讓出總線。允許，與此同時讓出總線。ABDBCBCPUMEMDMAI/OHOLDHLDA高速高速設(shè)備設(shè)備313044從指令隊列中取走后續(xù)字節(jié)從指令隊列中取走后續(xù)字節(jié)11隊隊 列列 為為 空空01從指令隊列的第一個字節(jié)中取走代碼從指令隊列的第一個字節(jié)中取走代碼10無無 操操 作作00狀狀 態(tài)態(tài)QS0QS12424，2525: : QSQS1 1，QSQS0 0（Instruction Queue Instruction Queue StatusStatus）：）：指令隊列狀態(tài)信號，輸出，表示當指令隊列狀態(tài)信號，輸出，表示當前前

38、80868086中指令隊列的狀態(tài)。中指令隊列的狀態(tài)。在最大模式下：在最大模式下：45S2，S1，S0（Bus Cycle Status）：）：總線周期狀態(tài)信總線周期狀態(tài)信號，輸出，這三個信號組合可指出當前總線周期號，輸出，這三個信號組合可指出當前總線周期中所進行的數(shù)據(jù)傳輸過程的類型。最大模式系統(tǒng)中所進行的數(shù)據(jù)傳輸過程的類型。最大模式系統(tǒng)中的總線控制器中的總線控制器8288就是利用它們來產(chǎn)生對存儲就是利用它們來產(chǎn)生對存儲器和器和I/O的控制信號。的控制信號。在最大模式下：在最大模式下：S2表示存儲器操作表示存儲器操作(1)還是還是IO操作操作(0)S1表示讀表示讀(0)還是寫還是寫(1)28,2

39、7,2646S2，S1，S0的代碼組合狀態(tài)編碼表：的代碼組合狀態(tài)編碼表：無操作無操作111寫內(nèi)存寫內(nèi)存011讀內(nèi)存讀內(nèi)存101取指令取指令001操作過程操作過程S0S1S2暫停暫停110寫寫I/O端口端口010讀讀I/O端口端口100發(fā)中斷響應(yīng)信號發(fā)中斷響應(yīng)信號000操作過程操作過程S0S1S247在最大模式下：在最大模式下：LOCK：總線封鎖信號，輸出，低電平有效，用總線封鎖信號，輸出，低電平有效，用來封鎖外部處理器使用總線。來封鎖外部處理器使用總線。DMA方式時高阻態(tài)方式時高阻態(tài)RQ/GT1，RQ/GT0（Request/Grant）：）：總總線請求信號（輸入）線請求信號（輸入）/總線請求

40、允許信號（輸出），總線請求允許信號（輸出），低電平有效，這兩個信號都是雙向的，總線請求低電平有效，這兩個信號都是雙向的，總線請求信號和允許信號在同一引腳上傳輸，但方向相反。信號和允許信號在同一引腳上傳輸，但方向相反。這兩個信號端可供這兩個信號端可供CPU以外的以外的2個處理器用來發(fā)出個處理器用來發(fā)出使用總線的請求信號和接收使用總線的請求信號和接收CPU對總線請求信號對總線請求信號的回答信號。的回答信號。2930,31482.3 8086 存儲器組織存儲器組織一、存儲器地址的分段一、存儲器地址的分段 8086把整個把整個1MB的存儲空間分為許多邏輯的存儲空間分為許多邏輯段，每段容量不大于段，每段

41、容量不大于64KB，段與段之間可以連段與段之間可以連續(xù)，也可以重疊或分開。續(xù)，也可以重疊或分開。 8086 有有20條地址引線，可尋址從條地址引線，可尋址從00000H到到FFFFFH共共1MB的存儲空間，但的存儲空間，但8086/8088內(nèi)部內(nèi)部包括各種寄存器均為包括各種寄存器均為16位，如何解決這個問題？位，如何解決這個問題？跳過跳過491.存儲器地址的分段存儲器地址的分段IBM PC機固定每機固定每16字節(jié)為一小段，邏輯字節(jié)為一小段，邏輯段必須從每小段的首地址開始，所以邏輯段段必須從每小段的首地址開始，所以邏輯段的首地址肯定能被的首地址肯定能被16整除，即段的首地址的整除，即段的首地址的

42、后后4位二進制數(shù)一定為位二進制數(shù)一定為0。2.3 8086 存儲器組織存儲器組織502.物理地址的形成物理地址的形成段基址：段基址：邏輯段的首地址，邏輯段的首地址，16位，存放于段寄位，存放于段寄存器里。存器里。偏移地址：偏移地址：某個存儲單元相對于該段首地址的某個存儲單元相對于該段首地址的偏移量，偏移量，16位，在位，在0000FFFFH之間，存放之間，存放于于IP或通用寄存器中。或通用寄存器中。邏輯地址：邏輯地址：存儲單元的邏輯地址由存儲單元的邏輯地址由16位無符號位無符號的段基址和偏移地址組成的段基址和偏移地址組成物理地址：物理地址：存儲器的絕對地址，存儲器的絕對地址，CPU訪問存儲訪問

43、存儲器的實際尋址地址。器的實際尋址地址。00000HFFFFFH2.3 8086 存儲器組織存儲器組織512.物理地址的形成物理地址的形成CSSSDSES代碼段代碼段堆棧段堆棧段數(shù)據(jù)段數(shù)據(jù)段附加段附加段00000HFFFFFH段寄存器段寄存器64K偏移地址偏移地址段寄存器段寄存器0154位位015物理地址物理地址加法器加法器0192.3 8086 存儲器組織存儲器組織528086 存儲器組織一、存儲器地址的分段一、存儲器地址的分段2.物理地址的形成物理地址的形成對存儲器的不同操作，對存儲器的不同操作，BIU的地址加法器使用的邏輯的地址加法器使用的邏輯地址、偏移地址來源也不同。地址、偏移地址來源

44、也不同。操作類型操作類型隱含段地址來源隱含段地址來源 可替換段地址可替換段地址偏移地址偏移地址取指令取指令CS無無IP堆棧操作堆棧操作SS無無SP存取變量存取變量DSCS、ES、SS有效地址有效地址EABP為間址為間址SSCS、DS、ES 有效地址有效地址EA源字符串源字符串DSCS、ES、SSSI目標字符串目標字符串ES無無DI返回返回538086 存儲器組織二、存儲器的分體結(jié)構(gòu)二、存儲器的分體結(jié)構(gòu)原因：原因：8086 CPU的數(shù)據(jù)總線寬度是的數(shù)據(jù)總線寬度是16位，而存儲器的數(shù)位，而存儲器的數(shù)據(jù)線寬均為據(jù)線寬均為8位，且位，且8086 CPU有有8位存儲器操作指令。位存儲器操作指令。5125

45、12K K8 8位位奇奇地址地址存儲體存儲體(A0=1)512512K K 8 8位位偶偶地址地址存儲體存儲體(A0=0)000000000200004000010000300005220-1=FFFFFFFFFE = 220-254二、存儲器的分體結(jié)構(gòu)二、存儲器的分體結(jié)構(gòu)DB7DB0奇地址奇地址存儲體存儲體偶地址偶地址存儲體存儲體BHEA0A19 A18086 最小系統(tǒng)最小系統(tǒng)DB15DB8BHE為低電平為低電平時，選通奇地時，選通奇地址存儲體，址存儲體，A0為低電平時，為低電平時，選通偶地址存選通偶地址存儲體儲體D7D0A18A0D7D0A18A0CSCS558086 存儲器組織二、存儲器

46、的分體結(jié)構(gòu)二、存儲器的分體結(jié)構(gòu)BHEA0操操 作作所用數(shù)據(jù)引腳所用數(shù)據(jù)引腳 0 0 從偶地址開始讀從偶地址開始讀/寫一個字寫一個字AD15AD0 0 1 從奇地址讀從奇地址讀/寫一個字節(jié)寫一個字節(jié)AD15AD8 1 0 從偶地址讀從偶地址讀/寫一個字節(jié)寫一個字節(jié)AD7AD0 0 1 從奇地址開始讀從奇地址開始讀/寫一個字寫一個字AD15AD8AD7AD0 1 0BHEBHE和和A0A0的代碼組合和對應(yīng)的操作：的代碼組合和對應(yīng)的操作：568086 存儲器組織二、存儲器的分體結(jié)構(gòu)二、存儲器的分體結(jié)構(gòu)存儲單元的內(nèi)容：存儲單元的內(nèi)容：存放字節(jié)時，只需存放到相應(yīng)地址的存儲單元；存放字節(jié)時，只需存放到相應(yīng)

47、地址的存儲單元；存放字時，低字節(jié)存放在低地址單元，高字節(jié)存放存放字時，低字節(jié)存放在低地址單元，高字節(jié)存放在高地址單元。這里的在高地址單元。這里的“低低”不一定是不一定是“偶偶”，“高高”不一定是不一定是“奇奇”12341234H152H015200100h00103h00101h00104h存放存放“字字”的原則：從給出的原則：從給出的地址存放低位數(shù)據(jù)，該的地址存放低位數(shù)據(jù)，該地址地址+1存放高位數(shù)據(jù)。存放高位數(shù)據(jù)。讀取也是一樣，從給出的地讀取也是一樣，從給出的地址讀取數(shù)據(jù)作為低位，該址讀取數(shù)據(jù)作為低位，該地址地址+1讀取數(shù)據(jù)作為高位讀取數(shù)據(jù)作為高位57二、存儲器的分體結(jié)構(gòu)二、存儲器的分體結(jié)構(gòu)

48、8086 存儲器組織若字從偶地址開始，則若字從偶地址開始，則CPU讀讀/寫一個字時，只寫一個字時，只需訪問存儲器一次；需訪問存儲器一次；若字從奇地址開始，則若字從奇地址開始，則CPU讀讀/寫一個字時，要寫一個字時，要訪問兩次：訪問兩次： 第一次：讀取奇地址的數(shù)據(jù)作為低位數(shù)據(jù)，第一次：讀取奇地址的數(shù)據(jù)作為低位數(shù)據(jù)，AD15AD8有效，忽略有效，忽略AD7AD0； 第二次：讀取偶地址的數(shù)據(jù)作為高位數(shù)據(jù)，第二次：讀取偶地址的數(shù)據(jù)作為高位數(shù)據(jù)，AD7AD0有效，忽略有效，忽略AD15AD8為了加快程序運行速度，應(yīng)該從偶地址開始為了加快程序運行速度，應(yīng)該從偶地址開始存放字數(shù)據(jù)，這種存放方式稱為存放字數(shù)據(jù)

49、，這種存放方式稱為“對準存放對準存放”返回返回588086 存儲器組織三、堆棧的概念三、堆棧的概念堆棧：在存儲器中開辟一個區(qū)域，用來存放需要暫時堆棧：在存儲器中開辟一個區(qū)域，用來存放需要暫時保存的數(shù)據(jù)。保存的數(shù)據(jù)。段基址由寄存器段基址由寄存器SS指定，棧頂由指定，棧頂由SP指定。指定。因為堆棧操作都是以因為堆棧操作都是以字字為單位，所以為單位，所以SP始終指向偶地始終指向偶地址單元。址單元。堆棧的操作：入棧、出棧堆棧的操作：入棧、出棧指令格式分別為：指令格式分別為：PUSH 操作數(shù)操作數(shù)POP 操作數(shù)操作數(shù)操作原則：先進后出操作原則：先進后出59三、堆棧的概念三、堆棧的概念例例2-3 ：已知已

50、知 SS=C000H, SP=1000H，指出當前棧指出當前棧頂在存儲器中的位置頂在存儲器中的位置C0000C1000棧頂棧頂棧底棧底注意：注意：1) 先進棧的內(nèi)容要后出棧。先進棧的內(nèi)容要后出棧。(教材教材P40 例例2-4、5)2) 進、出棧指令進、出棧指令(PUSH和和POP)要成對。要成對。（教材（教材P41 例例2-6 ）8086 存儲器組織C1001602-4 8086系統(tǒng)配置系統(tǒng)配置 根據(jù)使用目的不同，根據(jù)使用目的不同，8086系統(tǒng)可以配置為系統(tǒng)可以配置為最小模式和最大模式，由最小模式和最大模式，由CPU的引腳的引腳MN/MX設(shè)定。設(shè)定。 最小模式為單機系統(tǒng)，系統(tǒng)需要的控制信最小模

51、式為單機系統(tǒng)，系統(tǒng)需要的控制信號由號由CPU提供提供 最大模式為多處理器最大模式為多處理器/協(xié)處理器系統(tǒng)，即一協(xié)處理器系統(tǒng)，即一個系統(tǒng)中可以有兩個以上微處理器，個系統(tǒng)中可以有兩個以上微處理器，CPU提供提供信號控制信號控制8288，系統(tǒng)中所需要的控制信號由總，系統(tǒng)中所需要的控制信號由總線控制器線控制器8288提供。提供。61一、最小模式系統(tǒng)一、最小模式系統(tǒng) 最小模式下，除了最小模式下，除了8086CPU、存儲器、存儲器、I/O接口芯片外，還需要：接口芯片外，還需要： 1片片8284時鐘發(fā)生器時鐘發(fā)生器 3片片8282/8283或或74LS373，作為地址鎖存器作為地址鎖存器 2片片8286/8

52、287或或74LS245，作為雙向數(shù)據(jù)總線收作為雙向數(shù)據(jù)總線收發(fā)器發(fā)器62最小最小系統(tǒng)系統(tǒng)組成組成631、地址鎖存器、地址鎖存器8282/8283 CPU與存儲器或與存儲器或I/O端口交換數(shù)據(jù)時，端口交換數(shù)據(jù)時，CPU要先發(fā)出地址，然后發(fā)出控制信號要先發(fā)出地址，然后發(fā)出控制信號和傳送數(shù)據(jù)，和傳送數(shù)據(jù)，但是但是8086 CPU的地址的地址/數(shù)據(jù)數(shù)據(jù)線分時復(fù)用，為了在讀線分時復(fù)用，為了在讀/寫期間地址穩(wěn)定，寫期間地址穩(wěn)定，必須先鎖存地址必須先鎖存地址 8282與與8283的區(qū)別：的區(qū)別：8282的輸入與輸出的輸入與輸出是同相的，是同相的，8283卻是反相的。卻是反相的。64651. 8282/82

53、83鎖存器鎖存器1234567891020191817161514131211DI0DI1DI2DI3DI4DI5DI6DI7OEGNDVcc(+5V)DO0DO1DO2DO3DO4DO5DO6DO7STB8282DI0DI7：8位數(shù)據(jù)輸入位數(shù)據(jù)輸入DO0DO7：8位數(shù)據(jù)輸出位數(shù)據(jù)輸出GND：地地Vcc：電源電源OE：輸出允許信號輸出允許信號STB：選通信號，與選通信號，與CPU的的ALE相連相連661. 8282/8283鎖存器鎖存器 從芯片可以看出，從芯片可以看出，8282/8283是是8位數(shù)據(jù)鎖位數(shù)據(jù)鎖存，而地址線有存，而地址線有20根，還要加上根，還要加上BHE，所以需所以需要要3片片

54、8282/8283。 CPU在進行讀在進行讀/寫時，首先把寫時，首先把20位地址和位地址和BHE送到總線上，在地址鎖存允許信號送到總線上，在地址鎖存允許信號ALE有效時，有效時，將地址和將地址和BHE鎖存到鎖存到8282/8283鎖存器中鎖存器中 OE接地，使接地，使CPU輸出來的地址碼和輸出來的地址碼和BHE信信號穩(wěn)定地輸出在地址總線和控制總線上號穩(wěn)定地輸出在地址總線和控制總線上672. 雙向數(shù)據(jù)總線收發(fā)器雙向數(shù)據(jù)總線收發(fā)器8286/82871234567891020191817161514131211A0A1A2A3A4A5A6A7OEGNDVcc(+5V)B0B1B2B3B4B5B6B7

55、T8286A0A7：8位數(shù)據(jù)輸入位數(shù)據(jù)輸入/輸出輸出B0B7：8位數(shù)據(jù)輸入位數(shù)據(jù)輸入/輸出輸出GND：地地Vcc：電源電源OE：輸出允許信號輸出允許信號T：控制數(shù)據(jù)傳送方控制數(shù)據(jù)傳送方向，與向，與CPU的的DT/R相連相連683. 時鐘發(fā)生器時鐘發(fā)生器82848086 CPU的內(nèi)部和外部的時間基準信號由的內(nèi)部和外部的時間基準信號由時鐘輸入信號時鐘輸入信號CLK(CPU的的19號引腳號引腳)提供，提供，CLK是由外部時鐘發(fā)生器是由外部時鐘發(fā)生器8284產(chǎn)生。產(chǎn)生。8284的功能包括的功能包括3部分：部分： 時鐘信號發(fā)生器時鐘信號發(fā)生器 復(fù)位生成電路復(fù)位生成電路 就緒控制電路就緒控制電路693.

56、時鐘發(fā)生器時鐘發(fā)生器8284123456789CSYNCPCLKAEN1RDY1READYRDY2AEN2CLKGND8284VccX1X2ASYNCEFIF/COSC RES RESET 181716151413121110703. 時鐘發(fā)生器時鐘發(fā)生器82841) 時鐘信號發(fā)生器時鐘信號發(fā)生器OSC：晶體振蕩器工作頻率晶體振蕩器工作頻率CLK：為晶體頻率或為晶體頻率或EFI輸入頻率的輸入頻率的1/3PCLK：2分頻分頻CLK后的時鐘，供后的時鐘，供PC/XT機的機的外設(shè)使用。外設(shè)使用。X1、X2：晶體連接端，輸入晶體連接端，輸入(晶振晶振)EFI：外加頻率輸入端外加頻率輸入端F/C：頻率頻

57、率/晶體選擇端，選擇工作方式晶體選擇端，選擇工作方式輸輸入入輸輸出出71返回返回723. 時鐘發(fā)生器時鐘發(fā)生器82842) 復(fù)位生成電路復(fù)位生成電路由由RES輸入信號來觸發(fā)，產(chǎn)生復(fù)位信號輸入信號來觸發(fā)，產(chǎn)生復(fù)位信號RESET，送送給給CPU的的RESET端端3) 就緒控制電路就緒控制電路輸入信號輸入信號RDY1、RDY2，分別受分別受AEN1、AEN2控制控制ASYNC輸入端規(guī)定了就緒信號同步操作的兩種方式。輸入端規(guī)定了就緒信號同步操作的兩種方式。 外界的準備好信號外界的準備好信號RDY經(jīng)就緒控制電路經(jīng)就緒控制電路同步同步，輸出準備好信號輸出準備好信號READY，在在CLK下降沿處使下降沿處使

58、READY有效。有效。738284 內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)振蕩器振蕩器DCKQCKDQCKDQ3SYNC2SYNCRESX1X2CYSNCF/CEFIAEN1RDY1RDY2AEN2ASYNCRESETOSCCLKPCLKREADY8284內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu) 7475讀操作過讀操作過程：程：1.M/IO,DT/R2.地址送出并地址送出并鎖存鎖存3.地址到總線地址到總線4.讀信號有效讀信號有效5.數(shù)據(jù)線傳送數(shù)據(jù)線傳送76二、最大模式系統(tǒng)二、最大模式系統(tǒng) 在最大模式中要增加總線控制器在最大模式中要增加總線控制器8288和和總線裁決器總線裁決器8289，以協(xié)調(diào)以，以協(xié)調(diào)以CPU為中心的多為中心的多處理器系統(tǒng)

59、的協(xié)調(diào)工作。處理器系統(tǒng)的協(xié)調(diào)工作。 此時此時CPU的狀態(tài)信號送給的狀態(tài)信號送給8288和和8289，由由8288輸出控制信號，由輸出控制信號，由8289來裁決總線使來裁決總線使用權(quán)分給誰。用權(quán)分給誰。7778總線控制器總線控制器82881234567891020191817161514131211IOBCLKS1DT/RALEAENMRDCAMWCMWTCGNDVcc(+5V)S0S2MCE/PDENDENCENINTAIORCAIOWCIOWC8288798288內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)80總線控制器總線控制器82881）總線狀態(tài)信號：）總線狀態(tài)信號：S2S0：由由CPU輸入輸入2）控制輸入信號：）

60、控制輸入信號： CLK：時鐘信號，由時鐘信號，由8284提供提供 AEN：地址允許信號，由總線裁決器地址允許信號，由總線裁決器8289提供提供 CEN：命令允許信號，外部輸入。在多個命令允許信號，外部輸入。在多個8288工作工作時相當于時相當于8288的片選信號。的片選信號。 IOB：總線工作方式控制，輸入。總線工作方式控制，輸入。IOB為為1時，時，8288處于局部總線工作方式，反之為系統(tǒng)總線工作方式。處于局部總線工作方式，反之為系統(tǒng)總線工作方式。81總線控制器總線控制器82883）總線命令信號（均為輸出）：）總線命令信號（均為輸出）：INTA：中斷響應(yīng)信號中斷響應(yīng)信號IORC：讀讀I/O端