第11章組合邏輯電路 2

1、第第 11 章章 組合邏輯電路組合邏輯電路邏輯代數(shù)：邏輯代數(shù)：是按一定邏輯規(guī)律進(jìn)行運(yùn)算的代數(shù)，又稱為布是按一定邏輯規(guī)律進(jìn)行運(yùn)算的代數(shù)，又稱為布 爾代數(shù)。爾代數(shù)。一、概一、概 述述注：注：1、邏輯代數(shù)用字母（、邏輯代數(shù)用字母（A、B、C、 ）表示變量，）表示變量， 這種變量稱為這種變量稱為邏輯變量邏輯變量。2、每個(gè)邏輯變量的取值只有、每個(gè)邏輯變量的取值只有0和和1兩種可能，這里兩種可能，這里0和和1 不再表示數(shù)量的大小，不再表示數(shù)量的大小，只代表兩種不同的狀態(tài)。只代表兩種不同的狀態(tài)。例如：開關(guān)閉合為例如：開關(guān)閉合為1 1 晶體管導(dǎo)通為晶體管導(dǎo)通為1 1 電位高為電位高為 1 1 斷開為斷開為0

2、0 截止為截止為0 0 低為低為 0 0正邏輯：正邏輯： 負(fù)邏輯：負(fù)邏輯： 規(guī)定高電平為邏輯規(guī)定高電平為邏輯 1 1、低電平為邏輯、低電平為邏輯 0 0 規(guī)定低電平為邏輯規(guī)定低電平為邏輯 1 1、高電平為邏輯、高電平為邏輯 0 0 通常未加說(shuō)明，則為正邏輯通常未加說(shuō)明，則為正邏輯11.1.1 基本邏輯運(yùn)算基本邏輯運(yùn)算1、或或邏輯運(yùn)算邏輯運(yùn)算（邏輯加）（邏輯加） UABF1 ABF0 01 11 11 10 0 0 00 0 1 11 01 01 1 1 1A B F (1) 真值表真值表A0 0 = A A1 1 = 1 1 AA = AAA = 1 1 (3) 圖形符號(hào)圖形符號(hào)(2) 邏輯函

3、數(shù)表達(dá)式邏輯函數(shù)表達(dá)式FAB A：原變量原變量 A：反變量反變量2、與與邏輯運(yùn)算邏輯運(yùn)算（邏輯乘）（邏輯乘） A 0 0 = 0 0 A 1 1 = A A A = A 0 00 00 01 10 0 0 00 10 11 01 01 11 1ABUFA B F (1) 真值表真值表A A = 0 0 &ABF(2) 邏輯函數(shù)表達(dá)式邏輯函數(shù)表達(dá)式FAB(3) 圖形符號(hào)圖形符號(hào)3 3、非非邏輯運(yùn)算邏輯運(yùn)算F = A AUFR0 01 11 10 0A F (1) 真值表真值表0 0 = 1 1 1 1 = 0 0 A = A 1AF(2) 邏輯函數(shù)表達(dá)式邏輯函數(shù)表達(dá)式(3) 圖形符號(hào)圖形符號(hào)11

4、.1.2 常見的復(fù)合邏輯運(yùn)算常見的復(fù)合邏輯運(yùn)算1、 或非或非邏輯運(yùn)算邏輯運(yùn)算1 10 00 00 00 0 0 00 10 11 01 01 11 1A B F 真值表真值表F = AB F1 AB2、與非與非邏輯運(yùn)算邏輯運(yùn)算1 11 11 10 00 0 0 00 10 11 01 01 11 1A B F 真值表真值表F = A B F&AB3、與或非與或非邏輯運(yùn)算邏輯運(yùn)算CDABY等效電路等效電路真值表：略真值表：略4、異或異或邏輯運(yùn)算邏輯運(yùn)算=1AB F 0 0 0 00 10 11 01 01 11 10 01 11 10 0A B F 真值表真值表= = A BA B F 5、同或

5、同或邏輯運(yùn)算邏輯運(yùn)算=AB F 0 0 0 00 10 11 01 01 11 11 10 00 01 1A B F 真值表真值表= A BA B F = =1A BF1 1F同或同或?qū)嵸|(zhì)是實(shí)質(zhì)是異或非異或非=1AB F 基本邏輯關(guān)系小結(jié)基本邏輯關(guān)系小結(jié) 邏輯邏輯 符號(hào)符號(hào) 表達(dá)式表達(dá)式與與&ABYABY1或或非非1YAY=ABY=A+B與非與非&ABY或非或非ABY1異或異或=1ABYY= A BAY ABY BAY一、基本公式 11.1.3 基本邏輯運(yùn)算規(guī)則基本邏輯運(yùn)算規(guī)則0 0 = 00 1 = 01 0 = 01 1 = 10 + 0 = 00 + 1 = 11 + 0 = 11 +

6、1 = 1邏輯常量運(yùn)算公式邏輯常量運(yùn)算公式 1 = 00 = 1邏輯變量與常量的運(yùn)算公式邏輯變量與常量的運(yùn)算公式 0 1 律律重迭律重迭律 互補(bǔ)律互補(bǔ)律 還原律還原律 0 + A = A1 + A = 1 1 A = A0 A = 0A + A = A A A = A A + A = 1 A A = 0 A = A二、基本定律二、基本定律 ( (一一) ) 與普通代數(shù)相似的定律與普通代數(shù)相似的定律 交換律交換律 A + B = B + A A B = B A結(jié)合律結(jié)合律 (A + B) + C = A + (B + C) (A B) C = A (B C)分配律分配律 A (B + C) =

7、AB + AC A + BC = (A + B) (A + C) 普通代數(shù)沒有！普通代數(shù)沒有！ 利用真值表利用真值表 邏輯等式的邏輯等式的證明方法證明方法 利用基本公式和基本定律利用基本公式和基本定律111111111100例例1 1 證明等式證明等式 A + BC = (A + B) (A + C)解：解：真值表法真值表法公式法公式法右式右式 = (A + B) (A + C) 用分配律展開用分配律展開 = AA + AC + BA+ BC= A + AC + AB + BC= A (1 + C + B) + BC= A 1 +BC= A + BC0000A B C A + BC (A +

8、B) (A + C)0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 ( (二二) ) 邏輯代數(shù)的特殊定理邏輯代數(shù)的特殊定理 吸收律吸收律 A + AB = A A + AB = A (1 + B) = A 多余項(xiàng)定理多余項(xiàng)定理 推廣公式推廣公式：摩根定律摩根定律 ( (又稱反演律又稱反演律) ) 11.2.1 邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法1、邏輯真值表邏輯真值表將輸入變量所有取值下對(duì)應(yīng)的輸出值找出來(lái)，列成表格，將輸入變量所有取值下對(duì)應(yīng)的輸出值找出來(lái)，列成表格，即可得到真值表。即可得到真值表。例例1：有一表決邏輯電路供三人（：有一表決邏輯電路供三人（A、

9、B、C）表決用。同意）表決用。同意按電鍵，用按電鍵，用“1”表示，否則為表示，否則為“0”。表決結(jié)果用指示燈（。表決結(jié)果用指示燈（Y）顯示，多數(shù)人同意，則燈亮為顯示，多數(shù)人同意，則燈亮為“1”，否則為，否則為“0”。 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 12、邏輯函數(shù)表達(dá)式邏輯函數(shù)表達(dá)式邏輯函數(shù)表達(dá)式是把邏輯函數(shù)表達(dá)式是把輸出與輸入輸出與輸入之間的邏輯關(guān)系之間的邏輯關(guān)系用用與、或、非等運(yùn)算與、或、非等運(yùn)算來(lái)表達(dá)的邏輯函數(shù)。來(lái)表達(dá)的邏輯函數(shù)。1) n 個(gè)變量個(gè)變量的最小項(xiàng)：的最小項(xiàng)： 1)1)

10、它是一個(gè)它是一個(gè)乘積項(xiàng)；乘積項(xiàng)； 2)2)乘積項(xiàng)乘積項(xiàng)包含全部變量；包含全部變量； 3)3)每個(gè)變量在該乘積項(xiàng)中必須以每個(gè)變量在該乘積項(xiàng)中必須以原變量或反變量原變量或反變量的的 形式形式出現(xiàn)一次且只能出現(xiàn)一次出現(xiàn)一次且只能出現(xiàn)一次。如：有如：有A、B、C三個(gè)輸入變量三個(gè)輸入變量，則：，則： ABC、ABC、ABC都是最小項(xiàng)；都是最小項(xiàng)；而而 AB+C、AB、BC、ABCA都不是最小項(xiàng)。都不是最小項(xiàng)。注注：n 個(gè)變量有個(gè)變量有2n n 種組合，可對(duì)應(yīng)寫出種組合，可對(duì)應(yīng)寫出2n n 個(gè)乘積項(xiàng)個(gè)乘積項(xiàng)輸入組合對(duì)應(yīng)輸入組合對(duì)應(yīng)的十進(jìn)制數(shù)的十進(jìn)制數(shù)76543210簡(jiǎn)記符號(hào)簡(jiǎn)記符號(hào)例如例如 3 3變量邏輯

11、函數(shù)的最小項(xiàng)有變量邏輯函數(shù)的最小項(xiàng)有2 23 3 =8=8個(gè)個(gè)將輸入變量將輸入變量取值為取值為1 1 的的代以原變量，代以原變量，取值為取值為 0 0的的代以反變量代以反變量，則得相應(yīng)則得相應(yīng)最最小項(xiàng)小項(xiàng)。 例如例如 CBA1015m5m44100CBAABC1 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0最小項(xiàng)最小項(xiàng)A B CCBACBACBABCACBACBACABm0m1m2m3m4m5m6m72）由真值表寫出邏輯函數(shù)表達(dá)式的步驟：）由真值表寫出邏輯函數(shù)表達(dá)式的步驟：方法：找出真值表中使邏輯函方法：找出真值表中使邏輯函數(shù)數(shù)Y為為“1”的項(xiàng)；的項(xiàng)；將其對(duì)應(yīng)的

12、最將其對(duì)應(yīng)的最小項(xiàng)相加小項(xiàng)相加，即得，即得Y的邏輯函數(shù)表的邏輯函數(shù)表達(dá)式。達(dá)式。 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1ABC ABC ABC ABC+Y=3. 3. 邏輯圖邏輯圖 運(yùn)算次序?yàn)橄确呛笈c再或，因此用三級(jí)電路實(shí)現(xiàn)之。運(yùn)算次序?yàn)橄确呛笈c再或，因此用三級(jí)電路實(shí)現(xiàn)之。由邏輯符號(hào)及相應(yīng)連線構(gòu)成的電路圖。由邏輯符號(hào)及相應(yīng)連線構(gòu)成的電路圖。 根據(jù)邏輯式畫邏輯圖的方法根據(jù)邏輯式畫邏輯圖的方法: :將各級(jí)邏輯運(yùn)算用將各級(jí)邏輯運(yùn)算用 相應(yīng)邏輯門去實(shí)現(xiàn)。相應(yīng)邏輯門去實(shí)現(xiàn)。 例如例如 畫畫 的邏輯圖的

13、邏輯圖 反變量用非門實(shí)現(xiàn)反變量用非門實(shí)現(xiàn) 與項(xiàng)用與門實(shí)現(xiàn)與項(xiàng)用與門實(shí)現(xiàn) 相加項(xiàng)用或門實(shí)現(xiàn)相加項(xiàng)用或門實(shí)現(xiàn) 11.2.2 邏輯函數(shù)的化簡(jiǎn)邏輯函數(shù)的化簡(jiǎn)1、邏輯函數(shù)的最簡(jiǎn)形式邏輯函數(shù)的最簡(jiǎn)形式邏輯函數(shù)的最簡(jiǎn)形式：門的個(gè)數(shù)少、門的種類少、連線少邏輯函數(shù)的最簡(jiǎn)形式：門的個(gè)數(shù)少、門的種類少、連線少2、代數(shù)化簡(jiǎn)法、代數(shù)化簡(jiǎn)法 并項(xiàng)法并項(xiàng)法 運(yùn)用運(yùn)用 ，將兩項(xiàng)合并為一項(xiàng)，將兩項(xiàng)合并為一項(xiàng)，并消去一個(gè)變量。并消去一個(gè)變量。 ABAAB CBACBAY BA 吸收法吸收法 運(yùn)用運(yùn)用A+AB =A和和 ，消去多余的與項(xiàng)。消去多余的與項(xiàng)。 CAABBCCAAB BDDCDAABCY BDCADABC )(BDDAC

14、ACB DACACB DCDAABC 消去法消去法 運(yùn)用吸收律運(yùn)用吸收律 ，消去多余因子，消去多余因子。BABAA CBCAABY CBAAB)( CABAB CAB 配項(xiàng)法配項(xiàng)法 通過(guò)乘通過(guò)乘 或加入零項(xiàng)或加入零項(xiàng) 進(jìn)行配項(xiàng)，然后再化簡(jiǎn)。進(jìn)行配項(xiàng)，然后再化簡(jiǎn)。1 AA0 AADCBADCABCBAB CBAB 綜合靈活運(yùn)用上述方法綜合靈活運(yùn)用上述方法 一、組合邏輯電路一、組合邏輯電路(1) 由輸入變量由輸入變量 開始，逐級(jí)推導(dǎo)出各個(gè)門電路的輸出，最開始，逐級(jí)推導(dǎo)出各個(gè)門電路的輸出，最好將結(jié)果標(biāo)明在圖上。好將結(jié)果標(biāo)明在圖上。二、二、 分析步驟分析步驟(2) 利用邏輯代數(shù)對(duì)輸出結(jié)果進(jìn)行利用邏輯代

15、數(shù)對(duì)輸出結(jié)果進(jìn)行變換或化簡(jiǎn)變換或化簡(jiǎn)。 由門電路組成的邏輯電路叫由門電路組成的邏輯電路叫組合邏輯電路組合邏輯電路。 (3) 寫出真值表。寫出真值表。(4) 根據(jù)真值表分析電路的功能。根據(jù)真值表分析電路的功能。B AB0 0 0 00 10 11 01 01 11 1A ABAB異或門異或門 F = A AB B AB= A BA B = A ( AB )B ( AB ) = A ABB AB = 例例1 分析圖示邏輯電路的功能。分析圖示邏輯電路的功能。 0 01 11 10 0A B F 真值表真值表A B F &A AB B AB 解：解：ABCF0000001001000111100010

16、1111011111ABCBCACBACABF ABCBCACBACABF ABCABCABCBCACBACAB)()()(BBCAAABCCCAB CABCAB &1&AB BCFCABCAB CABCAB&ABCFCABCABF (1) 根據(jù)邏輯功能列出真值表根據(jù)邏輯功能列出真值表0 00 01 1 0 01 1 0 00 0 1 1Ai BiSi Ci0 0 0 0 0 1 0 1 1 01 01 1 1 1 兩個(gè)一位兩個(gè)一位二進(jìn)制數(shù)二進(jìn)制數(shù) 本位和本位和 進(jìn)位位進(jìn)位位 (3) 根據(jù)邏輯表達(dá)式畫出邏輯電路根據(jù)邏輯表達(dá)式畫出邏輯電路&Ci AiBiSi =1AiBiSi Ci CO 半加器

17、半加器 (2) 根據(jù)真值表寫出邏輯表達(dá)式根據(jù)真值表寫出邏輯表達(dá)式 本位和本位和 進(jìn)位位進(jìn)位位 Ci = Ai BiSi = AiB +AiB = Ai Bi (1) 根據(jù)邏輯功能列出真值表根據(jù)邏輯功能列出真值表Ai Bi Ci-1 Si Ci0 00 00 10 11 01 01 11 10 0 1 10 01 10 01 10 01 1兩個(gè)兩個(gè) n 位二進(jìn)位二進(jìn)制數(shù)中的一位制數(shù)中的一位本位和本位和 進(jìn)位位進(jìn)位位 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 1 1 1 1 Si = Ai BiCi1 AiBiCi1 AiBiC

18、i1 AiBiCi1 Ci = AiBiCi1 AiBiCi1 AiBiCi1 AiBiCi1 (2) 根據(jù)真值表寫出邏輯表達(dá)式根據(jù)真值表寫出邏輯表達(dá)式 (3) 化簡(jiǎn)或變換邏輯式化簡(jiǎn)或變換邏輯式 = (AiBiAiBi ) Ci1 = (Ai Bi ) Ci1 = （Ai Bi） Ci1= ( Ai Bi ) Ci1 + AiBi = Ai Bi Ci1 ( AiBiAiBi ) Ci1 ( Ai Bi ) Ci1 = ( Ai Bi AiBi ) Ci1 AiBi ( Ci1Ci1 ) Si = Ai BiCi1 AiBiCi1 AiBiCi1 AiBiCi1 Ci = AiBiCi1 Ai

19、BiCi1 AiBiCi1 AiBiCi1 (4) 根據(jù)邏輯表達(dá)式畫出邏輯電路根據(jù)邏輯表達(dá)式畫出邏輯電路AiBiAi Bi Si Ci COAi Bi 1(Ai Bi ) Ci(Ai Bi ) Ci1 COCi1 Si = Ai Bi Ci1Ci = （Ai Bi）Ci1 + AiBi Ai Bi Ci1 Si Ci CI CO全加器全加器 全加器全加器 控制信息控制信息編碼器編碼器二進(jìn)制代碼二進(jìn)制代碼編碼器的分類編碼器的分類 普通編碼器普通編碼器 優(yōu)先編碼器優(yōu)先編碼器 二進(jìn)制編碼器二進(jìn)制編碼器 二二- -十進(jìn)制編碼器十進(jìn)制編碼器 一、普通編碼器一、普通編碼器 每次只允許輸入一個(gè)控制信息的編碼

20、器。每次只允許輸入一個(gè)控制信息的編碼器。 1. 二進(jìn)制編碼器二進(jìn)制編碼器 將輸入信號(hào)編成二進(jìn)制代碼的電路。將輸入信號(hào)編成二進(jìn)制代碼的電路。編碼器編碼器 Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1 + I3+ I5 + I7I7I6I5I4I3I1I2Y2Y1Y0表示十進(jìn)制數(shù)表示十進(jìn)制數(shù)10個(gè)個(gè)編碼器編碼器 2.二二 十進(jìn)制編碼器十進(jìn)制編碼器 000111

21、0100001111000110110000000011198983.IIIIY 765476542IIIIIIIIY 763276321IIIIIIIIY 97531975310IIIIIIIIIIY 7I十鍵十鍵84218421碼編碼器的邏輯圖碼編碼器的邏輯圖+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K 10S001S12S23S34S45S56S67S78S89S9 輸輸 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00

22、 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1輸輸 出出Y0=A B CY1=A B CY2=A B C Y3=A B CY7=A B CY4=A BCY6=A B CY5=A B CGND Y S S S A A A71232106543210CCYY Y YY YY U16 15 14 13 12 11 10 91 2 3 4 5 6 7 8 A A A21070YY 123S S S 1S0 S S 12374LS13874LS

23、138功能表功能表0122AAAY0123AAAY0124AAAY0125AAAY0126AAAY0127AAAY輸輸 入入輸輸 出出1 11 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 11 10 00 00 00 00 01 11 11 11 11 11 11 11 10 00 00 01 11 10 01 11 11 11 11 11 11 10 00 01 10 01 11 10 01 11 11 11 11 11 10 00 01 11 11 11 11 10 01 11 11 11 11 10 01 10 00 01 11 11

24、11 10 01 11 11 11 10 01 10 01 11 11 11 11 11 10 01 11 11 10 01 11 10 01 11 11 11 11 11 10 01 11 10 01 11 11 11 11 11 11 11 11 11 10 01S32SS2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y0120AAAY0121AAAY例例1：試用：試用74LS138和與非門構(gòu)成一位全加器。和與非門構(gòu)成一位全加器。解解: :全加器的最小項(xiàng)表達(dá)式應(yīng)為全加器的最小項(xiàng)表達(dá)式應(yīng)為Si = Ai BiCi1 AiBiCi1 AiBiCi1 AiBiCi1 =m1 +m2 +m4 +m7

25、=m1 m2 m4 m7 =m1 +m2 +m4 +m7 Y7 =Y1 Y2 Y4 Ci = AiBiCi1 AiBiCi1 AiBiCi1 AiBiCi1 同理同理=m3 m5 m6 m7 Y7 =Y3 Y5 Y6 Y7 =Y1 Y2 Y4 Si Y7 =Y3 Y5 Y6 Ci74LS138Q3 Q2Q1Q0agfedcb譯譯碼碼器器二二 十十進(jìn)進(jìn)制制代代碼碼10010111111abcdefgg gf fe ed dc cb ba a 由七段發(fā)光二極管構(gòu)成由七段發(fā)光二極管構(gòu)成例：例：共陰極接法共陰極接法a a b b c c d d e e f f g g 0 1 1 0 0 0 00 1 1 0 0 0 01 1 0 1 1 0 11 1 0 1 1 0 1低低電電平平時(shí)時(shí)發(fā)發(fā)光光高高電電平平時(shí)時(shí)發(fā)發(fā)光光共陽(yáng)極接法共陽(yáng)極接法a ab bc cg gd de ef fd dg gf fe ec cb ba ag gf fe ed dc cb ba a共陰極接法共陰極接法a ab bc cd de ef fg ggfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1