第7模數(shù)數(shù)模轉(zhuǎn)換全ppt課件

1、第第7章章 數(shù)數(shù)/模和模模和模/數(shù)轉(zhuǎn)換數(shù)轉(zhuǎn)換 本章主要內(nèi)容：本章主要內(nèi)容： 7.1 根本概念根本概念 7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.3 模模/數(shù)轉(zhuǎn)換器數(shù)轉(zhuǎn)換器(ADC) 7.4 綜合運(yùn)用舉例綜合運(yùn)用舉例 7.1 根本概念根本概念 將模擬量轉(zhuǎn)換為數(shù)字量的過程稱為模將模擬量轉(zhuǎn)換為數(shù)字量的過程稱為模/數(shù)數(shù)(Analog to Digital)轉(zhuǎn)換，簡稱轉(zhuǎn)換，簡稱A/D轉(zhuǎn)換。轉(zhuǎn)換。 實(shí)現(xiàn)實(shí)現(xiàn)A/D轉(zhuǎn)換的電路被稱之為模轉(zhuǎn)換的電路被稱之為模/數(shù)轉(zhuǎn)換器數(shù)轉(zhuǎn)換器(Analog to Digital Converter)，簡稱，簡稱ADC。 把數(shù)字量轉(zhuǎn)換為模擬量的過程稱作數(shù)把數(shù)字量轉(zhuǎn)換為模擬量的

2、過程稱作數(shù)/模模(Digital to Analog)轉(zhuǎn)換，簡稱轉(zhuǎn)換，簡稱D/A轉(zhuǎn)換。轉(zhuǎn)換。 完成完成D/A轉(zhuǎn)換的電路被稱之為數(shù)轉(zhuǎn)換的電路被稱之為數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(Analog to Digital Converter)，簡稱，簡稱DAC。 7.1 根本概念根本概念 D/A轉(zhuǎn)換器的種類轉(zhuǎn)換器的種類:二進(jìn)制權(quán)電阻二進(jìn)制權(quán)電阻DAC、R-2R倒倒T型電阻網(wǎng)型電阻網(wǎng)絡(luò)絡(luò)DAC及集成及集成DAC器件器件DAC0832。 A / D轉(zhuǎn)換器的種類轉(zhuǎn)換器的種類:并聯(lián)比較型并聯(lián)比較型ADC、反響比較式、反響比較式ADC、雙積分型雙積分型ADC和集成和集成ADC器件器件ADC0809。 轉(zhuǎn)換精度和轉(zhuǎn)換速度是

3、評價轉(zhuǎn)換精度和轉(zhuǎn)換速度是評價A/D轉(zhuǎn)換器和轉(zhuǎn)換器和D/A轉(zhuǎn)換器性能轉(zhuǎn)換器性能優(yōu)劣的主要目的。一方面，為了保證數(shù)據(jù)處置結(jié)果的準(zhǔn)確優(yōu)劣的主要目的。一方面，為了保證數(shù)據(jù)處置結(jié)果的準(zhǔn)確性，性，D/A轉(zhuǎn)換器和轉(zhuǎn)換器和A/D轉(zhuǎn)換器必需有足夠的轉(zhuǎn)換精度；另轉(zhuǎn)換器必需有足夠的轉(zhuǎn)換精度；另一方面，為了順應(yīng)快速過程的控制和檢測的需求，一方面，為了順應(yīng)快速過程的控制和檢測的需求，A/D轉(zhuǎn)轉(zhuǎn)換器和換器和DA轉(zhuǎn)換器還必需有足夠快的轉(zhuǎn)換速度。轉(zhuǎn)換器還必需有足夠快的轉(zhuǎn)換速度。7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.1 二進(jìn)制權(quán)電阻二進(jìn)制權(quán)電阻DAC 一個多位二進(jìn)制數(shù)中每一位所代表的數(shù)一個多位二進(jìn)制數(shù)中每一位所代表

4、的數(shù)值大小稱為這一位的權(quán)。值大小稱為這一位的權(quán)。 實(shí)現(xiàn)數(shù)實(shí)現(xiàn)數(shù)/模轉(zhuǎn)換的根本方法是用電阻網(wǎng)絡(luò)模轉(zhuǎn)換的根本方法是用電阻網(wǎng)絡(luò)將數(shù)字量按照每位數(shù)碼的權(quán)轉(zhuǎn)換成相應(yīng)的將數(shù)字量按照每位數(shù)碼的權(quán)轉(zhuǎn)換成相應(yīng)的模擬量，然后用求和電路將這些模擬量相模擬量，然后用求和電路將這些模擬量相加完成數(shù)加完成數(shù)/模轉(zhuǎn)換。模轉(zhuǎn)換。 DAC的輸入是數(shù)字信號。它可以是任何的輸入是數(shù)字信號。它可以是任何一種編碼，常用的是二進(jìn)制碼。輸入可以一種編碼，常用的是二進(jìn)制碼。輸入可以是正數(shù)，也可以是負(fù)數(shù)，通常是無符號的是正數(shù)，也可以是負(fù)數(shù)，通常是無符號的二進(jìn)制數(shù)。二進(jìn)制數(shù)。 7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.1 二進(jìn)制權(quán)電阻二

5、進(jìn)制權(quán)電阻DAC四位二進(jìn)制權(quán)電阻DAC RFVREFS3S2S1S0+-A20R21R22R23Ra3a2a1a07.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.1 二進(jìn)制權(quán)電阻二進(jìn)制權(quán)電阻DAC)2222(2001122333REFaaaaRV303REF)2(2iiiaRV由圖7-1可以得到)2222(2001122111REFaaaaRVinnnnnI101REF)2(2niiinaRV當(dāng)輸入的數(shù)字量超越4位時，每添加一位只需添加一個模擬開關(guān)和一個電阻即可。對于n位權(quán)電阻DAC有：7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.1 二進(jìn)制權(quán)電阻二進(jìn)制權(quán)電阻DAC在運(yùn)算放大器為理想的條

6、件下可以得到101FREFFF)2(2niiinoaRRVRiv 權(quán)電阻DAC的優(yōu)點(diǎn)是電路簡單，但當(dāng)位數(shù)較多時，電阻的值域范圍太寬。例如，一個12位的權(quán)電阻DAC， =10V，最高位權(quán)電阻阻值為1k ，那么最低位權(quán)電阻阻值為2111k=2048k=2.048M。由于對高位權(quán)電阻的精度和穩(wěn)定性要求較高，使得制造含有阻值大、精度要求又高的集成電路很困難。REFV7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.2 R-2R倒倒T型電阻網(wǎng)絡(luò)型電阻網(wǎng)絡(luò)DAC R-2R倒倒T型電阻網(wǎng)絡(luò)型電阻網(wǎng)絡(luò)DAC如圖如圖7-2所示。所示。它只需它只需R和和2R兩種電阻，抑制了二進(jìn)制權(quán)兩種電阻，抑制了二進(jìn)制權(quán)電阻電阻

7、DAC電阻范圍寬的缺陷。圖中的電阻范圍寬的缺陷。圖中的S3S0為模擬開關(guān)，受為模擬開關(guān)，受DAC輸入數(shù)字量輸入數(shù)字量a3a0的控制。的控制。ai=1時，時，Si接運(yùn)算放大器的虛地端；接運(yùn)算放大器的虛地端；ai=0時，時，Si接地。接地。 可見，在這個電路的各個支路中，無論可見，在這個電路的各個支路中，無論輸入數(shù)字量是輸入數(shù)字量是0或或1，開關(guān)，開關(guān)Si均相當(dāng)于接地，均相當(dāng)于接地，因此因此Si無論是接地或接虛地端，流入每個無論是接地或接虛地端，流入每個2R支路的電流都是不變的。支路的電流都是不變的。 7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.2 R-2R倒倒T型電阻網(wǎng)絡(luò)型電阻網(wǎng)絡(luò)DAC圖

8、7-2 倒T型電阻網(wǎng)絡(luò)DAC0i2-iAiBS10IRRRR 110iCi3i1i0VREFS3S2S0IR16RF2R2R2R2R2R+iI110ABCDAiF7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.2 R-2R倒倒T型電阻網(wǎng)絡(luò)型電阻網(wǎng)絡(luò)DAC由A、B、C、D各節(jié)點(diǎn)向下和向右看的兩條支路的等效電阻都是2R，各節(jié)點(diǎn)到地的等效電阻那么為R。所以每條支路的電流都是流入其左側(cè)節(jié)點(diǎn)電流的一半。由上述分析可以寫出圖7-2中各支路的電流為：7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.2 R-2R倒倒T型電阻網(wǎng)絡(luò)型電阻網(wǎng)絡(luò)DAC思索到數(shù)字量的控制造用，流入運(yùn)算放大器的電流可寫作：)2222(

9、200112211REFaaaaRVinnnnnI10REF)2(2niiinaRV對于n位倒T型電阻網(wǎng)絡(luò)DAC，可以寫出0R1R2R3RI16842aIaIaIaIi)2222(2001122334REFaaaaRV304REF)2(2iiiaRV7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.2 R-2R倒倒T型電阻網(wǎng)絡(luò)型電阻網(wǎng)絡(luò)DACIFii FFRivo10FREF)2(2niiinaRRV由于，所以 T型網(wǎng)絡(luò)DAC除了具有電路簡單、電阻種類少的特點(diǎn)外，還具有轉(zhuǎn)化速度快的特點(diǎn)。這是由于在電路中，各支路電流不變，所以不需求電流建立時間。因此T型網(wǎng)絡(luò)DAC是目前運(yùn)用最多、速度較快的一種。

10、 【例7-1】知倒T型電阻網(wǎng)絡(luò)DAC的RF=R，VREF=8V，試分別求出四位和八位DAC的最小輸出電壓(即在DAC的輸入數(shù)字量中只需最低有效位為1時的輸出電壓)和最大輸出電壓 (即在DAC的輸入數(shù)字量中各有效位都為1時的輸出電壓)的數(shù)值。7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.2 R-2R倒倒T型電阻網(wǎng)絡(luò)型電阻網(wǎng)絡(luò)DAC解：解：(1)最小輸出電壓，即在最小輸出電壓，即在DAC的輸入數(shù)字量中只需最低有效位時的輸?shù)妮斎霐?shù)字量中只需最低有效位時的輸出電壓。出電壓。四位四位DAC(n=4)的最小輸出電壓為：的最小輸出電壓為：八位八位DAC(n=8)的最小輸出電壓為：的最小輸出電壓為：VRR

11、aRRVniiin5 . 0128)2(2410FREFVRRaRRVniiin031. 012822810FREF(2)最大輸出電壓，即在DAC的輸入數(shù)字量中各有效位都為1時的輸出電壓。四位DAC(n=4)的最小輸出電壓為：八位DAC(n=8)的最小輸出電壓為：VRRaRRVniiin97. 7) 12(28)2(28810FREFVRRaRRVniiin5 . 7) 12(28)2(24410FREF7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.2 R-2R倒倒T型電阻網(wǎng)絡(luò)型電阻網(wǎng)絡(luò)DAC【例7-2】知倒T型電阻網(wǎng)絡(luò)DAC的RF=2R，VREF=V，試分別求出四位和八位DAC的最小輸出

12、電壓Vomin的數(shù)值。解：與【例7-1】類似，可以寫出四位DAC的最小輸出電壓為： VRRaRRVniiin11228)2(2410FREFVRRaRRVniiin063. 0122822810FREFFFominRivFFominRiv八位DAC的最小輸出電壓為：7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.3 DAC的主要技術(shù)目的的主要技術(shù)目的1.分辨率分辨率 DAC常用分辨率來表示分辨最小電壓的才干。分辨率等于DAC所能分辨的最小輸出電壓與最大輸出電壓之比。 最大輸出電壓最小輸出電壓分辨率 最小輸出電壓是指輸入數(shù)字量只需最低有效位為1時的輸出電壓，最大輸出電壓是指輸入數(shù)字量各位全為1

13、時的輸出電壓，于是分辨率=121n 7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.3 DAC的主要技術(shù)目的的主要技術(shù)目的2.轉(zhuǎn)換誤差轉(zhuǎn)換誤差 在在DAC的各環(huán)節(jié)中，不可防止地會出現(xiàn)誤差。轉(zhuǎn)換的各環(huán)節(jié)中，不可防止地會出現(xiàn)誤差。轉(zhuǎn)換誤差常用滿刻度誤差常用滿刻度FSR(Full Scale Range)的百分?jǐn)?shù)來表的百分?jǐn)?shù)來表示。示。 DAC產(chǎn)生的誤差主要與參考電壓產(chǎn)生的誤差主要與參考電壓VREF的動搖、運(yùn)的動搖、運(yùn)算放大器的零點(diǎn)漂移、電阻網(wǎng)絡(luò)電阻值的偏向以及算放大器的零點(diǎn)漂移、電阻網(wǎng)絡(luò)電阻值的偏向以及模擬開關(guān)的導(dǎo)通電阻和導(dǎo)統(tǒng)電壓的變化等相關(guān)。模擬開關(guān)的導(dǎo)通電阻和導(dǎo)統(tǒng)電壓的變化等相關(guān)。7.2 數(shù)

14、數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.3 DAC的主要技術(shù)目的的主要技術(shù)目的3.建立時間通常用建立時間來定量描畫數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速度。建立時間是指數(shù)字信號由全1變?yōu)槿?或由全0變?nèi)?起，直到輸出模擬信號電壓到達(dá)穩(wěn)態(tài)值 1/2LSB范圍以內(nèi)的這段時間。 圖 7-3 DAC的建立時間V00t+0.5LSB穩(wěn)態(tài)值tset7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.3 DAC的主要技術(shù)目的的主要技術(shù)目的 【例【例7-3】假設(shè)】假設(shè)DAC的最大輸出電壓為的最大輸出電壓為10V，要想使轉(zhuǎn)換誤差在要想使轉(zhuǎn)換誤差在10mV以內(nèi)，應(yīng)選多少位以內(nèi)，應(yīng)選多少位DAC？ 解：要想轉(zhuǎn)換誤差在解：要想轉(zhuǎn)換誤差在1

15、0mV以內(nèi)，就必需能以內(nèi)，就必需能分辨出分辨出10mV電壓。此題中，最小輸出電壓電壓。此題中，最小輸出電壓為為10mV，最大輸出電壓為，最大輸出電壓為10V，可以寫出，可以寫出分辨率=1000110101031024210 ，所以，根據(jù)分辨率與精度的關(guān)系，至少需求10位DAC，假設(shè)思索其它要素，需選12位DAC。7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.4 集成集成DAC 集成集成DAC電路的種類很多。按照輸出方式的不同，電路的種類很多。按照輸出方式的不同，集成集成DAC電路分為電流輸出電路分為電流輸出DAC和電壓輸出和電壓輸出DAC；按；按照輸入方式的不同，集成照輸入方式的不同，集成

16、DAC電路可分為并行輸入電路可分為并行輸入DAC和串行輸入和串行輸入DAC。DAC的芯片型號繁多，如美國的芯片型號繁多，如美國國家半導(dǎo)體公司國家半導(dǎo)體公司(National Semiconductor Corporation)消費(fèi)的消費(fèi)的8位電流輸出、并行輸入的位電流輸出、并行輸入的DAC0832，美國模擬，美國模擬器件公司器件公司(Analog Devices, Inc., 簡稱簡稱ADI)消費(fèi)的消費(fèi)的12位串位串行輸入、電流輸出的行輸入、電流輸出的AD7543等。等。 7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.4 集成集成DAC 1. DAC0832 (1)電路構(gòu)造電路構(gòu)造 DAC

17、0832是并行輸入、電流輸出的數(shù)是并行輸入、電流輸出的數(shù)/模轉(zhuǎn)模轉(zhuǎn)換電路，它也可以連成電壓輸出型。它是換電路，它也可以連成電壓輸出型。它是采用采用CMOS工藝制成的工藝制成的20引腳雙列直插式引腳雙列直插式8位位D/A轉(zhuǎn)換器。轉(zhuǎn)換器。7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) DAC0832 八位輸入存放器 八位 DAC 存放器八位DACDDDDQQQQ1314151645678121193102019121817DI7DI0(MSB)(LSB)ILECSWR1WR2XFERVREFIO2IO1RfbAGNDVCCDGND7-4 DAC0832集成模/數(shù)轉(zhuǎn)換器構(gòu)造框圖框圖&DI6DI5D

18、7D7DI2DI1DI3D77.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) DAC0832 DAC0832內(nèi)包含兩個數(shù)字存放器：內(nèi)包含兩個數(shù)字存放器：八位輸入存放器和八位八位輸入存放器和八位DAC存放器，故存放器，故稱為雙緩沖方式。兩個存放器可以同時稱為雙緩沖方式。兩個存放器可以同時保管兩組數(shù)據(jù)，可以先將八位輸入數(shù)據(jù)保管兩組數(shù)據(jù)，可以先將八位輸入數(shù)據(jù)保管到輸入存放器中，當(dāng)需求轉(zhuǎn)換時，保管到輸入存放器中，當(dāng)需求轉(zhuǎn)換時，再將此數(shù)據(jù)由輸入存放器送到再將此數(shù)據(jù)由輸入存放器送到DAC存放存放器中鎖存并進(jìn)展器中鎖存并進(jìn)展D/A轉(zhuǎn)換輸出。轉(zhuǎn)換輸出。 采用雙緩沖方式的優(yōu)點(diǎn)：采用雙緩沖方式的優(yōu)點(diǎn)： 1.可以防止輸入數(shù)

19、據(jù)更新期間模擬量可以防止輸入數(shù)據(jù)更新期間模擬量輸出出現(xiàn)不穩(wěn)定的情況；輸出出現(xiàn)不穩(wěn)定的情況； 2.可以在模擬量輸出的同時將下一次可以在模擬量輸出的同時將下一次要轉(zhuǎn)換的二進(jìn)制數(shù)事先存入緩沖器中，要轉(zhuǎn)換的二進(jìn)制數(shù)事先存入緩沖器中，從而提高了轉(zhuǎn)換速度；從而提高了轉(zhuǎn)換速度； 3.可以同時更新多個可以同時更新多個D/A轉(zhuǎn)換的輸出，轉(zhuǎn)換的輸出，為有多個為有多個D/A轉(zhuǎn)換器件的系統(tǒng)、多處置系轉(zhuǎn)換器件的系統(tǒng)、多處置系統(tǒng)中的統(tǒng)中的D/A器件協(xié)調(diào)一致地任務(wù)帶來了方器件協(xié)調(diào)一致地任務(wù)帶來了方便。便。 7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) DAC0832 IO1是正比于參考電壓和輸入數(shù)字量的電流，是正比于參考電壓和

20、輸入數(shù)字量的電流，而而IO2是正比于輸入數(shù)字量的反碼，即：是正比于輸入數(shù)字量的反碼，即： 用電壓方式任務(wù)時，參考電壓接到一個電流用電壓方式任務(wù)時，參考電壓接到一個電流輸出端輸出端(二進(jìn)制原碼接二進(jìn)制原碼接IO1端，反碼接端，反碼接IO2端端)，輸出電壓從原來的輸出電壓從原來的VREF端得到，如圖端得到，如圖7-5(b)所示。為了減小輸出電阻，添加驅(qū)動才干，所示。為了減小輸出電阻，添加驅(qū)動才干，通常用運(yùn)算放大器作緩沖。通常用運(yùn)算放大器作緩沖。 DAC0832的主要特點(diǎn)如下：的主要特點(diǎn)如下： 可與一切八位微處置器直接相連；可與一切八位微處置器直接相連； 輸入數(shù)字量為八位二進(jìn)制代碼；輸入數(shù)字量為八位

21、二進(jìn)制代碼； 邏輯電平與邏輯電平與TTL電平兼容；電平兼容； 電流建立時間為電流建立時間為1us。 708REF1o)2(2iiiaRVI) 1)2(2(27088REFo2iiiaRVI7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) DAC0832圖7-5 R-2R梯形網(wǎng)絡(luò)銜接方式7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) DAC0832 圖7-6 DAC0832集成模/數(shù)轉(zhuǎn)換器引腳陳列1234567891011121314151617181920CSWR1WR2GNDVCCDI3DI2DI1DI0DI4DI5DI6DI7IO2IO1VREFRfbGNDILEXFERDI0DI7：八位數(shù)字量輸入。：

22、八位數(shù)字量輸入。DI0為最低為最低位，位，DI7為最高位。為最高位。Io1：電流輸出端：電流輸出端1。DAC存放器輸出全存放器輸出全1時，輸出電流最大，時，輸出電流最大，DAC存放器輸出全為存放器輸出全為0時，輸出電流為時，輸出電流為0。電壓型電阻網(wǎng)絡(luò)時接參。電壓型電阻網(wǎng)絡(luò)時接參考電壓?？茧妷骸o2：電流輸出端：電流輸出端2。Io1+ Io2=VREF/R=常數(shù)。電壓型電阻網(wǎng)絡(luò)時接地。常數(shù)。電壓型電阻網(wǎng)絡(luò)時接地。Rfb：反響電阻端。芯片內(nèi)部接反響電阻：反響電阻端。芯片內(nèi)部接反響電阻的一端，電阻的另一端與的一端，電阻的另一端與Io1相連；與運(yùn)放相連；與運(yùn)放銜接時，銜接時，Rfb接輸出端，接輸出

23、端，Io1接反向輸入端。接反向輸入端。VREF：參考電壓輸入端，普通接：參考電壓輸入端，普通接-10V+10V范圍內(nèi)的參考電壓。電壓型電阻網(wǎng)絡(luò)范圍內(nèi)的參考電壓。電壓型電阻網(wǎng)絡(luò)時作電壓輸出端。時作電壓輸出端。VCC：電源電壓，普通接：電源電壓，普通接+15V電壓。電壓。AGND：模擬信號地。：模擬信號地。DGND：數(shù)字信號地。：數(shù)字信號地。7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) DAC0832 直通方式直通方式:DAC處于直通方式，處于直通方式，8位數(shù)字量一旦到達(dá)位數(shù)字量一旦到達(dá)D7D0輸入端，輸入端，就立刻加到就立刻加到8位位D/A轉(zhuǎn)換器，被轉(zhuǎn)換成模擬量。轉(zhuǎn)換器，被轉(zhuǎn)換成模擬量。 單緩沖方式

24、單緩沖方式:只需把兩個存放器中的任何一個接成直通方式，而用另只需把兩個存放器中的任何一個接成直通方式，而用另一個鎖存器數(shù)據(jù)，一個鎖存器數(shù)據(jù)，DAC就可處于單緩沖任務(wù)方式。就可處于單緩沖任務(wù)方式。 雙緩沖方式雙緩沖方式:主要在以下兩種情況下需求用雙緩沖方式的主要在以下兩種情況下需求用雙緩沖方式的D/A轉(zhuǎn)換。轉(zhuǎn)換。DAC0832可處于三種不同的任務(wù)方式：可處于三種不同的任務(wù)方式：7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) AD7543 AD7543是美國模擬器件公司消費(fèi)的是美國模擬器件公司消費(fèi)的12位位CMOS單片串行輸入的數(shù)單片串行輸入的數(shù)/模轉(zhuǎn)換器，它是模轉(zhuǎn)換器，它是電流輸出電流輸出DAC器件，

25、其構(gòu)造框圖如圖器件，其構(gòu)造框圖如圖7-7所所示。它由示。它由12位位D/A轉(zhuǎn)換電路、存放器轉(zhuǎn)換電路、存放器B、移、移位存放器位存放器A和控制門構(gòu)成，其中移位存放器和控制門構(gòu)成，其中移位存放器A實(shí)現(xiàn)數(shù)據(jù)串進(jìn)、并出的轉(zhuǎn)換。它的引腳陳實(shí)現(xiàn)數(shù)據(jù)串進(jìn)、并出的轉(zhuǎn)換。它的引腳陳列圖如圖列圖如圖7-8所示。所示。 7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) AD754312位D/A轉(zhuǎn)換電路存放器 B移位存放器 A1591311583104167121412312位D/A轉(zhuǎn)換電路存放器B移位存放器A圖7-7 AD7543的構(gòu)造框圖131112VREFLD1LD2STB1OUT1STB3STB2RfbSTB4OUT

26、2AGNDSRIVDDDGNDCLR7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) AD7543891234567161011121314152OUT1OUT2AGNDSTB1LD1NCSRISTB 圖7-8 AD7543的引腳陳列圖LD2RfbVDDCLRSTB4STB3DGNDVREFAD75437.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) AD7543 AD7543只需一個數(shù)據(jù)輸入端只需一個數(shù)據(jù)輸入端SRI，在，在選通訊號的控制下，選通訊號的控制下，12位數(shù)字量由高位到位數(shù)字量由高位到低位逐次一位一位地從端移入低位逐次一位一位地從端移入12位移位存位移位存放器放器A。移位存放器。移位存放器A每接納

27、到門每接納到門2輸出的輸出的一個脈沖上升沿，數(shù)字量就向左移一位。一個脈沖上升沿，數(shù)字量就向左移一位。當(dāng)當(dāng)12位數(shù)字量全部進(jìn)入移位存放器位數(shù)字量全部進(jìn)入移位存放器A后，在后，在且控制信號時，移位存放器且控制信號時，移位存放器A所存的數(shù)字量所存的數(shù)字量被送入存放器被送入存放器B。然后經(jīng)過。然后經(jīng)過12位位D/A轉(zhuǎn)換電轉(zhuǎn)換電路，輸出模擬量。的時候，存放器路，輸出模擬量。的時候，存放器B被復(fù)位，被復(fù)位，使其內(nèi)容為使其內(nèi)容為000H(H代表十六進(jìn)制代表十六進(jìn)制)。表。表7-1列出了列出了AD7543的控制功能。的控制功能。 由于由于AD7543是電流輸出是電流輸出DAC，所以需，所以需求外加比例放大器才

28、干得到電壓輸出。求外加比例放大器才干得到電壓輸出。7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) AD7543 AD7543輸入信號AD7543狀態(tài)A 寄存器選通B 寄存器寄存 0 1 0 0 1 0 0 0 0 1 0 0 在SRI輸入端的數(shù)據(jù)移入A寄存器注： - 電平上升 電平下降1 0 1 1寄存器A無操作0 清除寄存器B，使其內(nèi)容為000H1 1 1 1寄存器B無操作1 0 0寄存器A內(nèi)容輸入寄存器B4STB3STB2STB1STBCLR2LD1LD表7-1 AD7543的控制功能表7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC) 7.2.5 D/A轉(zhuǎn)換器運(yùn)用舉例轉(zhuǎn)換器運(yùn)用舉例DAC0832和單片機(jī)

29、直通方式的運(yùn)用和單片機(jī)直通方式的運(yùn)用在小型控制系統(tǒng)中，多采用單片機(jī)為控制器件，經(jīng)過單片在小型控制系統(tǒng)中，多采用單片機(jī)為控制器件，經(jīng)過單片機(jī)處置的數(shù)字量運(yùn)用到實(shí)踐系統(tǒng)中時，普通需求進(jìn)展數(shù)機(jī)處置的數(shù)字量運(yùn)用到實(shí)踐系統(tǒng)中時，普通需求進(jìn)展數(shù)/模模轉(zhuǎn)換。這里引見一種轉(zhuǎn)換。這里引見一種DAC0832和單片機(jī)和單片機(jī)AT89C51采用直通采用直通方式銜接的運(yùn)用電路。方式銜接的運(yùn)用電路。運(yùn)放輸出電路輸出電壓為 ，其中D為由D7D6D5D4D3D2D1D0決議的數(shù)字量。圖中向DAC0832傳送的8位數(shù)據(jù)量為40H(01000000B), 那么輸出電壓 REF256DVVout3.1525664256DREFou

30、tVV輸出過程由單片機(jī)控制。 7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC)DAC0832和單片機(jī)直通方式的運(yùn)用和單片機(jī)直通方式的運(yùn)用DP1.0P1.1P1.2P1.3P1.5P1.4P1.6P1.7GNDAT 89C51RfbIO1IO2G NDVREFVCCDGNDDAC 0832D0D1D2D3D5D4D67XFERCSWR1WR2ILEGND+12-127654161514131712182019911123Vout(0V-5V)uA 7412010+5-+P1D 圖7-9 單片機(jī)和DAC0832直通方式輸出銜接圖VCC+57.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC)數(shù)控增益放大器數(shù)控增益放大器

31、VOUTDAC0832AIO2IO1D7D7D6D5D4D3D2D1D0VREF7-10數(shù)控增益放大器電路VINRfb7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC)數(shù)控增益放大器數(shù)控增益放大器圖圖7-10是一個由是一個由 DAC0832和運(yùn)算放大器和運(yùn)算放大器 A構(gòu)成構(gòu)成的數(shù)控增益放大器電路。其中，的數(shù)控增益放大器電路。其中， D代表輸入數(shù)字代表輸入數(shù)字量且其所代表的十進(jìn)制數(shù)為量且其所代表的十進(jìn)制數(shù)為D7D6D5D4D3D2D1D0 。根據(jù)圖中電路的銜接關(guān)系和。根據(jù)圖中電路的銜接關(guān)系和DAC0832中倒中倒T型電阻網(wǎng)絡(luò)的特點(diǎn)，可以得到以型電阻網(wǎng)絡(luò)的特點(diǎn)，可以得到以下表達(dá)式：下表達(dá)式： fbRVIIN

32、1O708OUTO1)2D(2iiiRVI708OUTIN)2D(2iiifbRVRVRRfb所以得到放大器的增益 VKD256INOUTVVVK7.2 數(shù)數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC)VK由由 (7-22) 式可以看出，放大器處于反相放大形狀，增益式可以看出，放大器處于反相放大形狀，增益的大小隨的大小隨DAC0832輸入數(shù)字量的變化而改動，與輸人數(shù)字輸入數(shù)字量的變化而改動，與輸人數(shù)字量的大小成反比。當(dāng)輸入的數(shù)字量為量的大小成反比。當(dāng)輸入的數(shù)字量為0時，相當(dāng)于開環(huán)，放大時，相當(dāng)于開環(huán)，放大器處于飽和形狀。器處于飽和形狀。與普通的放大器相比，這種數(shù)控增益放大器具有電路簡單、與普通的放大器相比，這

33、種數(shù)控增益放大器具有電路簡單、調(diào)整方便、運(yùn)用靈敏等突出優(yōu)點(diǎn)。調(diào)整方便、運(yùn)用靈敏等突出優(yōu)點(diǎn)。數(shù)控增益放大器數(shù)控增益放大器7.3 模模/數(shù)轉(zhuǎn)換器數(shù)轉(zhuǎn)換器(ADC) 7.3.1模模/數(shù)轉(zhuǎn)換的根本過程數(shù)轉(zhuǎn)換的根本過程ADCADC的輸入信號為模擬量，而輸出信號為數(shù)字量。的輸入信號為模擬量，而輸出信號為數(shù)字量。普通在進(jìn)展模普通在進(jìn)展模/ /數(shù)轉(zhuǎn)換時，要按一定的時間間隔，數(shù)轉(zhuǎn)換時，要按一定的時間間隔，對模擬信號進(jìn)展采樣，然后再把采樣得到的值轉(zhuǎn)換對模擬信號進(jìn)展采樣，然后再把采樣得到的值轉(zhuǎn)換為數(shù)字量。因此，模為數(shù)字量。因此，模/ /數(shù)轉(zhuǎn)換的根本過程由采樣、數(shù)轉(zhuǎn)換的根本過程由采樣、堅持、量化和編碼組成。通常，采樣

34、和堅持兩個過堅持、量化和編碼組成。通常，采樣和堅持兩個過程由采樣程由采樣堅持電路完成，量化和編碼又常在轉(zhuǎn)換堅持電路完成，量化和編碼又常在轉(zhuǎn)換過程中同時實(shí)現(xiàn)。過程中同時實(shí)現(xiàn)。7.3 模模/數(shù)轉(zhuǎn)換器數(shù)轉(zhuǎn)換器(ADC) 采樣與堅持采樣與堅持采樣就是按一定時間間隔采集模擬信號的過程。采樣就是按一定時間間隔采集模擬信號的過程。由于由于A/DA/D轉(zhuǎn)換過程需求時間，所以采樣得到的轉(zhuǎn)換過程需求時間，所以采樣得到的“樣值樣值在在A/DA/D轉(zhuǎn)換期間就不能改動，因此對采樣得到的信號轉(zhuǎn)換期間就不能改動，因此對采樣得到的信號“樣值就需求堅持一段時間，直到進(jìn)展下一次采樣。樣值就需求堅持一段時間，直到進(jìn)展下一次采樣。7

35、.3 模模/數(shù)轉(zhuǎn)換器數(shù)轉(zhuǎn)換器(ADC) 采樣與堅持采樣與堅持采樣堅持的原理電路圖如圖采樣堅持的原理電路圖如圖7-11(a)7-11(a)所示。其中，開關(guān)所示。其中，開關(guān)S S受采樣信號受采樣信號vSvS的控制：當(dāng)?shù)目刂疲寒?dāng)vSvS為高電平常，為高電平常，S S閉合；當(dāng)閉合；當(dāng)vSvS為低電平常，為低電平常，S S斷開。斷開。S S閉合時為采樣階段，閉合時為采樣階段，vO=vIvO=vI；S S斷斷開時為堅持階段，此時由于電容無放電回路，所以開時為堅持階段，此時由于電容無放電回路，所以vOvO堅堅持在上一次采樣終了時輸入電壓的瞬時值上。持在上一次采樣終了時輸入電壓的瞬時值上。圖圖7-11(b)7

36、-11(b)是采樣堅持電路輸入、輸出及采樣信號的波是采樣堅持電路輸入、輸出及采樣信號的波形圖。形圖。將將A/DA/D轉(zhuǎn)換輸出的數(shù)字信號，再進(jìn)展轉(zhuǎn)換輸出的數(shù)字信號，再進(jìn)展D/AD/A轉(zhuǎn)換，得到的轉(zhuǎn)換，得到的模擬信號與原輸入信號的接近程度，與采樣頻率親密相模擬信號與原輸入信號的接近程度，與采樣頻率親密相關(guān)。關(guān)。 7.3 模模/數(shù)轉(zhuǎn)換器數(shù)轉(zhuǎn)換器(ADC) 采樣與堅持采樣與堅持0t0tvOvOvIvIvS圖7-11采樣堅持原理電路圖與波形圖 (a) 原理電路圖 (b)波形圖(b)vIvSvo(a)SC7.3 模模/數(shù)轉(zhuǎn)換器數(shù)轉(zhuǎn)換器(ADC) 采樣定理采樣定理由圖由圖7-127-12可見，要使采集的信號

37、樣值逼真地反映出原可見，要使采集的信號樣值逼真地反映出原來模擬信號的變化規(guī)律，采樣頻率必需滿足一定的要求。來模擬信號的變化規(guī)律，采樣頻率必需滿足一定的要求。采樣頻率要根據(jù)采樣定理來確定。采樣頻率要根據(jù)采樣定理來確定。采樣定理：只需當(dāng)采樣頻率采樣定理：只需當(dāng)采樣頻率fSfS大于或等于模擬信號最大于或等于模擬信號最高頻率分量高頻率分量fmaxfmax的的2 2倍時倍時(fS2fmax)(fS2fmax)，所采集的信號樣，所采集的信號樣值才干不失真地反映原來模擬信號的變化規(guī)律。例如，值才干不失真地反映原來模擬信號的變化規(guī)律。例如，假設(shè)被采樣信號的最高頻率分量的頻率為假設(shè)被采樣信號的最高頻率分量的頻率

38、為100Hz100Hz，那么，那么采樣頻率應(yīng)該不低于采樣頻率應(yīng)該不低于200Hz200Hz。 7.3 模模/數(shù)轉(zhuǎn)換器數(shù)轉(zhuǎn)換器(ADC) 采樣定理采樣定理圖 7-12 對輸入模擬信號的取樣tvtvtt7.3 模模/數(shù)轉(zhuǎn)換器數(shù)轉(zhuǎn)換器(ADC) 常用的幾種采樣堅持電路常用的幾種采樣堅持電路采樣堅持電路種類很多，圖采樣堅持電路種類很多，圖7-137-13是三種常用的采樣是三種常用的采樣堅持電路。分別由采樣開關(guān)堅持電路。分別由采樣開關(guān)T T、存儲信息的電容、存儲信息的電容C C和緩和緩沖放大器沖放大器A A等幾個部分組成。等幾個部分組成。7.3 模模/數(shù)轉(zhuǎn)換器數(shù)轉(zhuǎn)換器(ADC) 常用的幾種采樣堅持電路常

39、用的幾種采樣堅持電路vO(t)vI(t)vS(t)T-+A(a)CvO(t)vI(t)vS(t)T-+A2(c)C-+A1圖7-13 三種常用的采樣堅持電路a)根本采樣堅持電路 (b)R2CV+IV+時，輸出為時，輸出為0 0，否那么輸出為否那么輸出為1 1。經(jīng)優(yōu)先編碼器。經(jīng)優(yōu)先編碼器7414874148編碼后便得到二進(jìn)制編碼后便得到二進(jìn)制代碼輸出。代碼輸出。7.3 模模/數(shù)轉(zhuǎn)換器數(shù)轉(zhuǎn)換器(ADC) REFV81Iv 7.3.2 并聯(lián)比較型并聯(lián)比較型ADCVREF=+8V數(shù)字輸出圖7-16 并行ADC原理圖+-+-+-+-+-+-+-1k1k1k1k1k1k1k1kvI6V7V5V4V3V2V

40、1V7654321V+V-DQQ1F1DDQQ6F6DDQQ5F5DDQQ4F4DDQQ3F3DDQQ2F2DDQQ7F7DCP 編 碼 電 路d2d1d0 7.3.3 反響比較式反響比較式ADC反響比較法的根本思想是：每次取一個數(shù)字量加到反響比較法的根本思想是：每次取一個數(shù)字量加到DACDAC，經(jīng)經(jīng)D/AD/A轉(zhuǎn)換便得到一個模擬電壓，用這個模擬電壓和被轉(zhuǎn)轉(zhuǎn)換便得到一個模擬電壓，用這個模擬電壓和被轉(zhuǎn)換的輸入模擬量進(jìn)展比較，直到兩個模擬電壓相等為止，換的輸入模擬量進(jìn)展比較，直到兩個模擬電壓相等為止，最后所獲得的這個數(shù)字量就是所求的轉(zhuǎn)換結(jié)果。最后所獲得的這個數(shù)字量就是所求的轉(zhuǎn)換結(jié)果。7.3 模模/

41、數(shù)轉(zhuǎn)換器數(shù)轉(zhuǎn)換器(ADC) 7.3.3 反響比較式反響比較式ADC7.3 模模/數(shù)轉(zhuǎn)換器數(shù)轉(zhuǎn)換器(ADC) 反響比較方法與用天平稱量重物原理類似。例如，一個反響比較方法與用天平稱量重物原理類似。例如，一個天平有天平有1515個個1g1g的砝碼。用此天平稱一個小于的砝碼。用此天平稱一個小于15g15g的重物，的重物，可以用兩種方法完成：一是每次加一只可以用兩種方法完成：一是每次加一只1g1g砝碼直至天平平砝碼直至天平平衡為止；二是每次分別添加衡為止；二是每次分別添加8 8個、個、4 4個、個、2 2個、個、1 1個個1g1g的砝碼，的砝碼，經(jīng)過比較實(shí)現(xiàn)對重物的稱量?；谏鲜鰞煞N比較方法，經(jīng)過比較

42、實(shí)現(xiàn)對重物的稱量?；谏鲜鰞煞N比較方法，ADCADC有計數(shù)型有計數(shù)型ADC(ADC(同第一種比較方法同第一種比較方法) )和逐次逼近型和逐次逼近型ADC(ADC(同同第二種比較方法第二種比較方法) )。 圖圖7-177-17是計數(shù)型是計數(shù)型ADCADC的原理圖，它由比較器的原理圖，它由比較器A A、計數(shù)器、計數(shù)器、D/AD/A轉(zhuǎn)換器及轉(zhuǎn)換器及D D觸發(fā)器等組成。觸發(fā)器等組成。 7.3.3 反響比較式反響比較式ADC 1. 計數(shù)型計數(shù)型ADC任務(wù)原理：任務(wù)原理：在任務(wù)前，需按下啟動按鈕在任務(wù)前，需按下啟動按鈕T T，將位計數(shù)器清零。此時位，將位計數(shù)器清零。此時位DACDAC輸出輸出vOvO為為0

43、V0V，低于在比較器，低于在比較器A A同相輸入端輸入的模擬電壓同相輸入端輸入的模擬電壓vIvI，比較器，比較器A A輸出高電平，與門翻開，時鐘脈沖經(jīng)過與門送入輸出高電平，與門翻開，時鐘脈沖經(jīng)過與門送入八位計數(shù)器。八位計數(shù)器。 7.3.3 反響比較式反響比較式ADC 1. 計數(shù)型計數(shù)型ADCDACDAC的輸出電壓隨著計數(shù)器所計數(shù)字的添加而添加。的輸出電壓隨著計數(shù)器所計數(shù)字的添加而添加。當(dāng)當(dāng)DACDAC輸出電壓輸出電壓vOvO剛剛超越輸入電壓剛剛超越輸入電壓vIvI時，比較器的輸時，比較器的輸出由高電平變?yōu)榈碗娖?，與門被制止，計數(shù)器停頓計出由高電平變?yōu)榈碗娖?，與門被制止，計數(shù)器停頓計數(shù)。此時計數(shù)

44、器所計數(shù)字恰好與輸入電壓數(shù)。此時計數(shù)器所計數(shù)字恰好與輸入電壓vIvI相對應(yīng)，相對應(yīng)，在比較器輸出由高電平變?yōu)榈碗娖匠?，計?shù)器的輸出在比較器輸出由高電平變?yōu)榈碗娖匠?，計?shù)器的輸出被送入位被送入位D D觸發(fā)器。這時，位觸發(fā)器。這時，位D D觸發(fā)器的輸出就是觸發(fā)器的輸出就是與輸入模擬電壓與輸入模擬電壓vIvI相對應(yīng)的二進(jìn)制數(shù)輸出量。相對應(yīng)的二進(jìn)制數(shù)輸出量。任務(wù)原理：任務(wù)原理： 7.3.3 反響比較式反響比較式ADC 1. 計數(shù)型計數(shù)型ADCCLRVREFD0D1D2D3D4D5 D6D7Q0Q1Q2Q3Q4Q5 Q6Q7vIvO+- 八位DAC八位計數(shù)器啟動開關(guān)T 八D觸發(fā)器數(shù)據(jù)輸出時鐘10k+5V

45、CP圖7-17 計數(shù)型ADCA&圖圖7-187-18為八位逐次逼近為八位逐次逼近( (逐次比較逐次比較)ADC)ADC的原理圖。它由比較的原理圖。它由比較器、逐次逼近存放器器、逐次逼近存放器(SAR)(SAR)、DACDAC、輸出存放器、參考電壓、輸出存放器、參考電壓VREFVREF與時鐘脈沖與時鐘脈沖CPCP組成。與計數(shù)型組成。與計數(shù)型ADCADC類似，逐次逼近類似，逐次逼近ADCADC由由內(nèi)部產(chǎn)生一個數(shù)字量送給內(nèi)部產(chǎn)生一個數(shù)字量送給DACDAC，DACDAC輸出的模擬量與輸入的模輸出的模擬量與輸入的模擬量進(jìn)展比較。當(dāng)二者匹配時，其數(shù)字量恰好與待轉(zhuǎn)換的模擬量進(jìn)展比較。當(dāng)二者匹配時，其

46、數(shù)字量恰好與待轉(zhuǎn)換的模擬信號相對應(yīng)。逐次逼近型擬信號相對應(yīng)。逐次逼近型ADCADC與計數(shù)型與計數(shù)型ADCADC的區(qū)別在于逐次的區(qū)別在于逐次逼近逼近ADCADC是采用自高位到低位逐次比較計數(shù)的方法。是采用自高位到低位逐次比較計數(shù)的方法。 2逐次逼近型逐次逼近型ADC 7.3.3 反響比較式反響比較式ADC 2逐次逼近型逐次逼近型ADC 7.3.3 反響比較式反響比較式ADC圖7-18逐次逼近型ADC的框圖Q7Q6Q5Q4Q3Q2Q1Q0D6D7D5D4D3D2D1D0vOVREFvI+-CPCPDRSTARTMSBLSB逐次比較存放器SAR時鐘八位DAC 輸出存放器數(shù)字輸出A任務(wù)原理：任務(wù)原理：

47、啟動信號到來時，啟動信號到來時，=0=0，SARSAR清零，轉(zhuǎn)換過程開場。第清零，轉(zhuǎn)換過程開場。第一個時鐘脈沖到來時，一個時鐘脈沖到來時，SARSAR最高位置最高位置1 1，即，即D7=1D7=1，其他位為，其他位為0 0。SARSAR所存數(shù)據(jù)所存數(shù)據(jù)(10000000)(10000000)經(jīng)經(jīng)DACDAC轉(zhuǎn)換后得到輸出電壓轉(zhuǎn)換后得到輸出電壓vO ,vO ,其與其與vIvI進(jìn)展比較。假設(shè)進(jìn)展比較。假設(shè)vOvIvOvI，那么，那么SARSAR重新置重新置0 0，D7=0D7=0，SARSAR為為0000000000000000；假設(shè)；假設(shè)vOvIvOvIvOvI，D6=0D6=0；假設(shè)；假設(shè)vO

48、vIvOvO(5V)vI(7.32V)vO(5V)，所以最高位堅持，所以最高位堅持1 1不變，不變，SARSAR中的數(shù)據(jù)為中的數(shù)據(jù)為1000000010000000。 第二個第二個CPCP到來，到來，SARSAR次高位置次高位置1 1，SARSAR的輸出為的輸出為1100000011000000，經(jīng)經(jīng)DACDAC轉(zhuǎn)換后，轉(zhuǎn)換后，vO=5+2.5V=7.5VvO=5+2.5V=7.5V。由于。由于vO(7.5V)vI(7.32V)vO(7.5V)vI(7.32V)，所以次高位重新置所以次高位重新置0 0，SARSAR中的數(shù)據(jù)為中的數(shù)據(jù)為1000000010000000。 【例【例7-4】第三個第

49、三個CPCP到來時，到來時，SARSAR輸出為輸出為1010000010100000，經(jīng)，經(jīng)DACDAC轉(zhuǎn)換后，轉(zhuǎn)換后，vO=5+1.25V=6.25VvO=5+1.25V=6.25V。由于。由于vO(6.25V)vI(7.32V)vO(6.25V)1 7.3.6 集成集成ADC 2ADC0804的引腳及其功能的引腳及其功能134567891020191817161514131211CSRDWRINTRVin(+)Vin(-)GND AVREF/2GND D 圖7-23 ADC0804 引腳陳列圖D7VCCCLKRD0D1D2D3D4D5D6CLK IN2CSRDWR：片選端，低電平有效。：片

50、選端，低電平有效。：輸出使能端，低電平有效。：輸出使能端，低電平有效。 ：轉(zhuǎn)換啟動端，低電平有效。：轉(zhuǎn)換啟動端，低電平有效。CLK INCLK IN：外部時鐘輸入端，當(dāng)運(yùn)用內(nèi)：外部時鐘輸入端，當(dāng)運(yùn)用內(nèi)部時鐘時，該端接定時電容。部時鐘時，該端接定時電容。Vin(+)Vin(+)、Vin(-)Vin(-)：差分模擬電壓輸入：差分模擬電壓輸入端，當(dāng)單端輸入時，一端接地，另一端端，當(dāng)單端輸入時，一端接地，另一端接輸入電壓。接輸入電壓。 ：轉(zhuǎn)換終了時輸出低電平。：轉(zhuǎn)換終了時輸出低電平。GND AGND A：模擬信號地。：模擬信號地。VREF/2VREF/2：參考電壓任選端。懸空時，：參考電壓任選端。懸空

51、時，由內(nèi)部電路和由內(nèi)部電路和VREFVREF產(chǎn)生產(chǎn)生2.5V2.5V的電壓值，的電壓值，假設(shè)該端接外加電壓時，可改動模擬電假設(shè)該端接外加電壓時，可改動模擬電壓輸入范圍。壓輸入范圍。GND DGND D：數(shù)字信號地。：數(shù)字信號地。VCCVCC：電源端，也作為基準(zhǔn)電壓。：電源端，也作為基準(zhǔn)電壓。CLK RCLK R：接內(nèi)部時鐘的定時電阻。：接內(nèi)部時鐘的定時電阻。D0D0D7D7：數(shù)字量輸出。：數(shù)字量輸出。INTR 7.3.6 集成集成ADC 2ADC0804的引腳及其功能的引腳及其功能134567891020191817161514131211CSRDWRINTRVin(+)Vin(-)GND A

52、VREF/2GND D 圖7-23 ADC0804 引腳陳列圖D7VCCCLKRD0D1D2D3D4D5D6CLK IN2 7.3.7 ADC的典型運(yùn)用的典型運(yùn)用 ADC0804的運(yùn)用的運(yùn)用 圖圖7-247-24是是ADC0804ADC0804延續(xù)進(jìn)展延續(xù)進(jìn)展A/DA/D轉(zhuǎn)換的接線圖。其時轉(zhuǎn)換的接線圖。其時鐘頻率鐘頻率f f由外接電阻由外接電阻R R和電容和電容C C決議：決議：kHzRCf606101501 . 1101 . 119 (7-33) 7.3.7 ADC的典型運(yùn)用的典型運(yùn)用+5V圖7-24 用ADC0804進(jìn)展延續(xù)轉(zhuǎn)換外部接線圖Vin+5V1k1k1k1k1k1k1k1kVCC1

53、0kR1C105V10k150pF0.001F7417CSRDWRCLK ININTRVin(+)Vin(-)GND AVREF/2GND DVCCCLK RD0D1D2D3D4D5D6D7ADC0804LEDNCC2 ADC0804的運(yùn)用的運(yùn)用 由于電容由于電容C1C1兩端電壓不能突變，在接通電源后，兩端電壓不能突變，在接通電源后，C1C1兩端兩端產(chǎn)生一個由產(chǎn)生一個由0V0V按指數(shù)規(guī)律上升的電壓，經(jīng)集電極開路緩沖按指數(shù)規(guī)律上升的電壓，經(jīng)集電極開路緩沖/ /驅(qū)動器驅(qū)動器74177417整形后加給整形后加給 一個階躍信號。此低電平使一個階躍信號。此低電平使ADC0804ADC0804啟動，開場任

54、務(wù)。啟動，開場任務(wù)。WR 7.3.7 ADC的典型運(yùn)用的典型運(yùn)用 1 1啟動啟動ADC0804 ADC0804 2數(shù)據(jù)轉(zhuǎn)換數(shù)據(jù)轉(zhuǎn)換INTRWR 啟動后，啟動后，ADCADC對對0 05V5V的輸入模擬電壓進(jìn)展轉(zhuǎn)換，一次轉(zhuǎn)的輸入模擬電壓進(jìn)展轉(zhuǎn)換，一次轉(zhuǎn)換完成后，換完成后， 變?yōu)榈碗娖?，使變?yōu)榈碗娖?，?=0=0，ADCADC重新啟動，重新啟動，開場第二次轉(zhuǎn)換。開場第二次轉(zhuǎn)換。LEDLED燈的亮、滅情況反映了數(shù)據(jù)轉(zhuǎn)換輸燈的亮、滅情況反映了數(shù)據(jù)轉(zhuǎn)換輸出的結(jié)果，即當(dāng)出的結(jié)果，即當(dāng)Di=0Di=0時，時，LEDLED亮，當(dāng)亮，當(dāng)Di=1Di=1時，時，LEDLED不亮。不亮。 ADC0804任務(wù)過程任務(wù)

55、過程 7.3.7 ADC的典型運(yùn)用的典型運(yùn)用 3延續(xù)轉(zhuǎn)換的設(shè)置延續(xù)轉(zhuǎn)換的設(shè)置 4輸入電壓范圍的調(diào)整輸入電壓范圍的調(diào)整 ADC0804任務(wù)過程任務(wù)過程 CSRD 為使為使ADC0804ADC0804芯片延續(xù)不斷地進(jìn)展芯片延續(xù)不斷地進(jìn)展A/DA/D轉(zhuǎn)換，并將轉(zhuǎn)換后轉(zhuǎn)換，并將轉(zhuǎn)換后得到的數(shù)據(jù)延續(xù)不斷地經(jīng)過得到的數(shù)據(jù)延續(xù)不斷地經(jīng)過D0D0D7D7輸出，輸出， 和和 必需接必需接低電平低電平( (地地) )。 圖圖7-247-24電路輸入模擬電壓范圍為電路輸入模擬電壓范圍為0V0V5V5V，輸出數(shù)字為，輸出數(shù)字為0 0255255。當(dāng)輸入電壓范圍改動時，為得到八位分解度，可在。當(dāng)輸入電壓范圍改動時，為得

56、到八位分解度，可在VREFVREF端接上適當(dāng)電壓。當(dāng)端接上適當(dāng)電壓。當(dāng)VCC=5VVCC=5V時，假設(shè)時，假設(shè)VREF/2VREF/2端懸空，內(nèi)端懸空，內(nèi)部電路使部電路使VREF/2VREF/2端電位為端電位為2.5V(VCC/2)2.5V(VCC/2)。假設(shè)。假設(shè)VREF/2VREF/2端加端加1V1V電壓，那么輸入電壓范圍為電壓，那么輸入電壓范圍為0V0V2V2V；假設(shè)接；假設(shè)接2V2V，輸入電壓范，輸入電壓范圍就為圍就為0V0V4V4V，依次類推。，依次類推。 7.4運(yùn)用舉例運(yùn)用舉例CSRD A/DA/D和和D/AD/A轉(zhuǎn)換器是各種進(jìn)展數(shù)據(jù)采集、檢測、分析和控制轉(zhuǎn)換器是各種進(jìn)展數(shù)據(jù)采集、檢測、分析和控制系統(tǒng)中必不可少的部分。圖系統(tǒng)中必不可少的部分。圖7-257-25為一恒溫箱的微機(jī)控制系統(tǒng)為一恒溫箱的微機(jī)控制系統(tǒng)功能框圖。系統(tǒng)由傳感器、多路開關(guān)、采樣功能框圖。系統(tǒng)由傳感器、多路開關(guān)、采樣- -堅持電路、可堅持電路、可編程增益控制放大器、編程增益控制放大器、A/DA/D轉(zhuǎn)換器、轉(zhuǎn)換器、D/AD/A轉(zhuǎn)換器和微處置器