計算機組成原理邏輯函數(shù)電路PPT學習教案

1、會計學1計算機組成原理邏輯函數(shù)電路計算機組成原理邏輯函數(shù)電路第1頁/共130頁第2頁/共130頁第3頁/共130頁 我們已經(jīng)知道，布爾代數(shù)有三種基本邏輯操作，就我們已經(jīng)知道，布爾代數(shù)有三種基本邏輯操作，就是與（邏輯乘，運算符號是與（邏輯乘，運算符號）、或（邏輯加，運算符）、或（邏輯加，運算符號號+）、非（求反，運算符號）、非（求反，運算符號 ）。有了這三種基本）。有了這三種基本邏輯操作，就可以構造出任何邏輯函數(shù)來。在一個邏輯操作，就可以構造出任何邏輯函數(shù)來。在一個邏輯函數(shù)中，如果存在多種邏輯運算，其優(yōu)先順序邏輯函數(shù)中，如果存在多種邏輯運算，其優(yōu)先順序是非、與、或，即非的運算級別最高，與次之，或

2、是非、與、或，即非的運算級別最高，與次之，或的運算級別最低。當然可以用括號來改變運算優(yōu)先的運算級別最低。當然可以用括號來改變運算優(yōu)先次序。次序。第4頁/共130頁（1）基本公式）基本公式變換律：變換律： ABBAABBA 結合律：結合律： CBACBACBACBA分配律：分配律： CABACBACABACBA吸收律：吸收律： ABAA ABAA第二吸收律：第二吸收律： BABAA BABAA反演律：反演律： BABABABA包含律：包含律：CABACBCABA CABACBCABA重疊律：重疊律： AAAAAA互補律：互補律： 1 AA0AA 0-1律：律： AA0AA 10 0A11 A第5

3、頁/共130頁第6頁/共130頁DCBCABAFBCDBCCAAB)()()(BCDBCCAABBCCAAB)(CAAB第7頁/共130頁BACBCBBAF)()(CCBACBAACBBACBABCACBACBACBBA)()()(BCACBACBACBCBABACACBBA例：化簡邏輯函數(shù)例：化簡邏輯函數(shù) )()()(FECADBDABAAF)(DBDAA)(DBADAD第8頁/共130頁第9頁/共130頁第10頁/共130頁第11頁/共130頁第12頁/共130頁第13頁/共130頁n 3.5.1 門電路門電路 n 3.5.2 記憶電路記憶電路n 3.5.3 時序電路時序電路 n 3.5.

4、4 時鐘電路時鐘電路 第14頁/共130頁3.5.1 門電路門電路 門電路有一個或多個輸入端，有一個或多個輸出門電路有一個或多個輸入端，有一個或多個輸出端。它不具有記憶功能。在穩(wěn)定狀態(tài)下，任何時刻端。它不具有記憶功能。在穩(wěn)定狀態(tài)下，任何時刻、任何一個輸出端的輸出信號就是當時所有輸入信、任何一個輸出端的輸出信號就是當時所有輸入信號的函數(shù)。瞬態(tài)的概念是指信號由號的函數(shù)。瞬態(tài)的概念是指信號由0變到變到1(或由或由1變變到到0)的變化狀態(tài)；相對于穩(wěn)態(tài)來說，這個時間非常的變化狀態(tài)；相對于穩(wěn)態(tài)來說，這個時間非常短暫。所謂穩(wěn)態(tài)，就是信號穩(wěn)定在短暫。所謂穩(wěn)態(tài)，就是信號穩(wěn)定在1(或穩(wěn)定在或穩(wěn)定在0)的狀的狀態(tài)。

5、相對于瞬態(tài)來說，這個時間比較長。態(tài)。相對于瞬態(tài)來說，這個時間比較長。 門電路常用來傳送信息或加工信息，而信息的加門電路常用來傳送信息或加工信息，而信息的加工是在信息的傳送過程中進行的。工是在信息的傳送過程中進行的。 使用門電路，可以組成具有各種不同功能且十分使用門電路，可以組成具有各種不同功能且十分復雜的邏輯電路。復雜的邏輯電路。 第15頁/共130頁3.5.2 記憶電路記憶電路 記憶電路又叫存儲電路，它有記憶功能。這類記憶電路又叫存儲電路，它有記憶功能。這類電路有兩種信號輸入端，一種信號輸出端。兩種電路有兩種信號輸入端，一種信號輸出端。兩種信號輸入端之一是數(shù)據(jù)輸入端，另一種是寫入信號輸入端之

6、一是數(shù)據(jù)輸入端，另一種是寫入(或稱打入或稱打入)信號輸入端。輸出端輸出的無疑是所信號輸入端。輸出端輸出的無疑是所存儲的數(shù)據(jù)信息。存儲的數(shù)據(jù)信息。 任意一個時刻，輸出端上的信息就不見得是當任意一個時刻，輸出端上的信息就不見得是當時數(shù)據(jù)輸入端上的數(shù)據(jù)信息。時數(shù)據(jù)輸入端上的數(shù)據(jù)信息。第16頁/共130頁 時序電路是由邏輯門電路與記憶電路復合組成的時序電路是由邏輯門電路與記憶電路復合組成的。任何時刻，輸出信號既與當前電路的某些輸入信。任何時刻，輸出信號既與當前電路的某些輸入信號有關，也與記憶電路中保持的信息有關，而記憶號有關，也與記憶電路中保持的信息有關，而記憶電路中保持的信息恰恰是過去某時刻某些輸入

7、端輸電路中保持的信息恰恰是過去某時刻某些輸入端輸入的信息。時序的含義就是各電脈沖信號出現(xiàn)的時入的信息。時序的含義就是各電脈沖信號出現(xiàn)的時間順序，即什么時候、哪個電脈沖出現(xiàn)，該電脈沖間順序，即什么時候、哪個電脈沖出現(xiàn)，該電脈沖完成什么操作。時序一詞的意義還表示，當前要進完成什么操作。時序一詞的意義還表示，當前要進行的操作是與過去進行過什么操作有關的，它是過行的操作是與過去進行過什么操作有關的，它是過去操作的必然延續(xù)，因此，當前的操作信號就與過去操作的必然延續(xù)，因此，當前的操作信號就與過去的操作信號相關，所以過去進行過什么操作必須去的操作信號相關，所以過去進行過什么操作必須通過記憶電路記錄下來。通

8、過記憶電路記錄下來。第17頁/共130頁 時鐘信號是計算機所有操作信號的來源和驅(qū)動時鐘信號是計算機所有操作信號的來源和驅(qū)動源，并且使計算機各部件的操作源，并且使計算機各部件的操作(通過操作信號通過操作信號)同步同步有序地進行，所有操作信號都取自某個時鐘信號的前有序地進行，所有操作信號都取自某個時鐘信號的前沿或后沿，而終止于后面某個時鐘信號的前沿或后沿沿或后沿，而終止于后面某個時鐘信號的前沿或后沿。時鐘信號自打開主機電源、電源電壓上升到某一時鐘信號自打開主機電源、電源電壓上升到某一幅度時便開始產(chǎn)生，直到關閉主機電源。幅度時便開始產(chǎn)生，直到關閉主機電源。在正常工作環(huán)境下，計算機系統(tǒng)中的時鐘頻率有在

9、正常工作環(huán)境下，計算機系統(tǒng)中的時鐘頻率有3種：一種是種：一種是CPU內(nèi)部的工作頻率，稱為主頻；一種內(nèi)部的工作頻率，稱為主頻；一種是是CPU之外的主板上的工作頻率，稱為外頻，更一之外的主板上的工作頻率，稱為外頻，更一般的說法是系統(tǒng)時鐘；第三種是接口中使用的時鐘。般的說法是系統(tǒng)時鐘；第三種是接口中使用的時鐘。 第18頁/共130頁3.6 邏輯門電路邏輯門電路 門電路是由門電路是由3種基本邏輯門和三態(tài)門電路組成的。種基本邏輯門和三態(tài)門電路組成的。當然，究竟由哪些門電路、多少門電路來組合成當然，究竟由哪些門電路、多少門電路來組合成我們需要的組合邏輯門電路，這是根據(jù)電路的功我們需要的組合邏輯門電路，這是

10、根據(jù)電路的功能決定的?；鹃T電路是最簡單的門電路，然而能決定的?；鹃T電路是最簡單的門電路，然而也是最重要的邏輯電路。一般來說，使用基本的也是最重要的邏輯電路。一般來說，使用基本的門電路可以組合出各種復雜的邏輯門電路，甚至門電路可以組合出各種復雜的邏輯門電路，甚至是記憶電路、時鐘電路。是記憶電路、時鐘電路。 第19頁/共130頁3.6 邏輯門電路邏輯門電路 第20頁/共130頁第21頁/共130頁1.與門與門 電路符號如圖電路符號如圖3-1所示。它有所示。它有n個輸入端和個輸入端和1個輸出端個輸出端，每個輸入端是等價的。輸出信號與輸入信號的，每個輸入端是等價的。輸出信號與輸入信號的關系是：關系

11、是： SSSSn210圖3-1 與門邏輯符號S0S1.Sn 與門電路輸出信號與輸入信號的邏輯關系是：僅與門電路輸出信號與輸入信號的邏輯關系是：僅當各輸入信號全為當各輸入信號全為1時，輸出才為時，輸出才為1；在其他情況下；在其他情況下，輸出都是，輸出都是0。第22頁/共130頁2. 或門或門 或門電路符號如圖或門電路符號如圖3-2所示。它有所示。它有n個輸入端和個輸入端和1個個輸出端，每個輸入端都是等價的。輸出信號與輸輸出端，每個輸入端都是等價的。輸出信號與輸入信號的關系是。入信號的關系是。 012nSSSS 或門電路輸出信號與輸入信號的邏輯關系是：或門電路輸出信號與輸入信號的邏輯關系是：僅當各

12、輸入信號全為僅當各輸入信號全為0時，輸出才為時，輸出才為0；在其他情；在其他情況下，輸出都是況下，輸出都是1。圖3-2 或門邏輯符號S0S1S2Sn第23頁/共130頁10SS圖3-3 非門邏輯符號S0S1 非門電路又稱為反相器，它的輸出信號是對輸非門電路又稱為反相器，它的輸出信號是對輸入信號的否定。當輸入為入信號的否定。當輸入為1時，輸出為時，輸出為0；當輸入；當輸入為為0時，輸出為時，輸出為1。 第24頁/共130頁（a）基本三態(tài)門之一ScS0S1（b）基本三態(tài)門之二S0ScS1圖3-4 基本三態(tài)門三態(tài)門電路是一種重要的接口電路。當門關閉之后，它的輸三態(tài)門電路是一種重要的接口電路。當門關閉

13、之后，它的輸出端與其后級電路的輸入端相當于斷開了，因而不會影響后出端與其后級電路的輸入端相當于斷開了，因而不會影響后級電路的工作。級電路的工作。第25頁/共130頁SSSS3210 三與非門所實現(xiàn)的邏輯運算是，只有當三與非門所實現(xiàn)的邏輯運算是，只有當3個輸個輸入端全為入端全為1時，輸出才是時，輸出才是0；在其他情況下，輸出；在其他情況下，輸出都是都是1。圖3-5 三與非門邏輯S1S2S3S0第26頁/共130頁SSSS3210 三或非門所實現(xiàn)的邏輯運算是，只有當三個輸三或非門所實現(xiàn)的邏輯運算是，只有當三個輸入端全為入端全為0時，輸出才是時，輸出才是1；在其他情況下，輸出；在其他情況下，輸出都是

14、都是0。圖圖3-6 三或非門邏輯三或非門邏輯S1S2S3S0第27頁/共130頁圖圖3-7 三與非三態(tài)門三與非三態(tài)門 （一）（一） （二（二）第28頁/共130頁第29頁/共130頁（一）（一）（二）（二）圖圖3-8 三或非三態(tài)門三或非三態(tài)門第30頁/共130頁第31頁/共130頁譯碼組合邏輯真值表圖圖3-9 2-4譯碼器譯碼器第32頁/共130頁圖圖3-11（b） 8-3譯碼器電路譯碼器電路 第33頁/共130頁X0X1X2X3X4X5X6X7Y1Y2Y3HLLLLLLLLLLLHLLLLLLLLHLLHLLLLLLHLLLLHLLLLLHHLLLLHLLLHLLLLLLLHLLHLHLLL

15、LLLHLHHLLLLLLLLHHHH圖圖3-11（a） 8-3譯碼器真值表譯碼器真值表 第34頁/共130頁圖圖3-13 四選一邏輯四選一邏輯ABD0 D1 D2 D3GY第35頁/共130頁輸入輸入輸出輸出門栓門栓選擇選擇GBAYHXXHLLLD0LLHD1LHLD2LHHD3圖圖3-13 四選一功能表四選一功能表第36頁/共130頁第37頁/共130頁第38頁/共130頁圖圖3-15 全加器全加器功能表邏輯圖第39頁/共130頁圖圖3-16 四位串行加法器四位串行加法器第40頁/共130頁第41頁/共130頁第42頁/共130頁圖圖3-17 半加器半加器 ABCD第43頁/共130頁(A

16、1+B1)C0 第44頁/共130頁第45頁/共130頁第46頁/共130頁圖圖3-18 超前進位產(chǎn)生電路超前進位產(chǎn)生電路 第47頁/共130頁圖圖3-19 超前進位加法器超前進位加法器 第48頁/共130頁11102221210333232132104443432432143210CPGCCPG PG GCCPG PG G PG G GCCPG PG G PG G G PG G G GG第49頁/共130頁圖圖3-20 用帶非運算實現(xiàn)的四位超前進位加法器用帶非運算實現(xiàn)的四位超前進位加法器 第50頁/共130頁第51頁/共130頁圖圖3-21 多功能運算器多功能運算器 第52頁/共130頁第5

17、3頁/共130頁n 3.7.1 寄存器寄存器n 2.3.2 存儲器存儲器 第54頁/共130頁3.7.1 寄存器寄存器 寄存器又可稱為觸發(fā)器。按時鐘控制方式來分，有寄存器又可稱為觸發(fā)器。按時鐘控制方式來分，有電位觸發(fā)、邊沿觸發(fā)、主電位觸發(fā)、邊沿觸發(fā)、主-從觸發(fā)等方式。按功能分從觸發(fā)等方式。按功能分類有類有R-S型、型、D型、型、J-K型等功能。同一功能的觸發(fā)器型等功能。同一功能的觸發(fā)器可以由不同觸發(fā)方式來實現(xiàn)。對使用者來說，在選用可以由不同觸發(fā)方式來實現(xiàn)。對使用者來說，在選用觸發(fā)器時，觸發(fā)方式是必須考慮的因素。因為相同功觸發(fā)器時，觸發(fā)方式是必須考慮的因素。因為相同功能的觸發(fā)器，若觸發(fā)方式選用不

18、當，系統(tǒng)是不能達到能的觸發(fā)器，若觸發(fā)方式選用不當，系統(tǒng)是不能達到預期設計要求的。下面將從觸發(fā)方式的角度來介紹幾預期設計要求的。下面將從觸發(fā)方式的角度來介紹幾種常用的觸發(fā)器。種常用的觸發(fā)器。第55頁/共130頁3.7.1 寄存器寄存器1. 電位觸發(fā)方式觸發(fā)器電位觸發(fā)方式觸發(fā)器 當觸發(fā)器的同步控制信號當觸發(fā)器的同步控制信號E為約定為約定1或或0時，觸發(fā)器時，觸發(fā)器接收輸入數(shù)據(jù)，此時輸入數(shù)據(jù)接收輸入數(shù)據(jù)，此時輸入數(shù)據(jù)D的任何變化都會在輸?shù)娜魏巫兓紩谳敵龆顺龆薗得到反映；當?shù)玫椒从?；當E為非約定電平時，觸發(fā)器狀態(tài)為非約定電平時，觸發(fā)器狀態(tài)保持不變。由于它接收信號的條件是保持不變。由于它接收信號的條

19、件是E出現(xiàn)約定的邏出現(xiàn)約定的邏輯電平，故稱它為電位觸發(fā)方式觸發(fā)器，簡稱電位觸輯電平，故稱它為電位觸發(fā)方式觸發(fā)器，簡稱電位觸發(fā)器。發(fā)器。 圖圖3-22(a)、(b)、(c)、(d)依次給出了鎖定觸發(fā)器依次給出了鎖定觸發(fā)器(又稱為鎖存器又稱為鎖存器)的組合邏輯、功能表、邏輯符號和典的組合邏輯、功能表、邏輯符號和典型波形圖。型波形圖。 第56頁/共130頁3.7.1 寄存器寄存器圖圖3-22 鎖存器鎖存器 第57頁/共130頁3.7.1 寄存器寄存器2. 邊沿觸發(fā)方式觸發(fā)器邊沿觸發(fā)方式觸發(fā)器 邊沿觸發(fā)方式觸發(fā)器簡稱邊沿觸發(fā)器。觸發(fā)器接邊沿觸發(fā)方式觸發(fā)器簡稱邊沿觸發(fā)器。觸發(fā)器接收的是時鐘脈沖收的是時鐘

20、脈沖CP的某一約定跳變的某一約定跳變(正跳變或負正跳變或負跳變跳變)來到時的輸入數(shù)據(jù)。在來到時的輸入數(shù)據(jù)。在CP=1和和CP=0期間期間，以及，以及CP非約定跳變到來時，觸發(fā)器不接收數(shù)非約定跳變到來時，觸發(fā)器不接收數(shù)據(jù)。據(jù)。 常用的正邊沿觸發(fā)器是常用的正邊沿觸發(fā)器是D觸發(fā)器，圖觸發(fā)器，圖3-23(a)、(b)、(c)、(d)依次給出了依次給出了D觸發(fā)器的組合邏輯、觸發(fā)器的組合邏輯、功能表、邏輯符號和典型波形圖。功能表、邏輯符號和典型波形圖。第58頁/共130頁圖圖3-23 D觸發(fā)器觸發(fā)器 第59頁/共130頁3.7.1 寄存器寄存器3. 主主-從觸發(fā)方式觸發(fā)器從觸發(fā)方式觸發(fā)器 主主-從觸發(fā)方式

21、觸發(fā)器簡稱主從觸發(fā)方式觸發(fā)器簡稱主-從觸發(fā)器，具有維持從觸發(fā)器，具有維持-阻塞功能。有兩種形式。第一種稱主阻塞功能。有兩種形式。第一種稱主-從從R-S觸發(fā)器觸發(fā)器，第二種稱主，第二種稱主-從從J-K觸發(fā)器。觸發(fā)器。1)主主-從從R-S觸發(fā)器觸發(fā)器 圖圖3-24是主是主-從從R-S觸發(fā)器的組合邏輯原理。它由觸發(fā)器的組合邏輯原理。它由兩個兩個R-S型電位觸發(fā)器級聯(lián)而成，接收輸入數(shù)據(jù)的是型電位觸發(fā)器級聯(lián)而成，接收輸入數(shù)據(jù)的是主觸發(fā)器主觸發(fā)器(由與非門由與非門1、2、3、4組成組成)，接收主觸發(fā)器，接收主觸發(fā)器輸出的是從觸發(fā)器輸出的是從觸發(fā)器(由與非門由與非門5、6、7、8組成組成)。主、。主、從觸發(fā)

22、器的同步控制信號是互補的從觸發(fā)器的同步控制信號是互補的(CP和和)。Q0、是、是CP上升沿到來時從觸發(fā)器的原來狀態(tài)。上升沿到來時從觸發(fā)器的原來狀態(tài)。 第60頁/共130頁圖圖3-24 主主-從從R-S觸發(fā)器觸發(fā)器 第61頁/共130頁3.7.1 寄存器寄存器2)主主-從從J-K觸發(fā)器觸發(fā)器 若將主若將主-從從R-S觸發(fā)器的觸發(fā)器的Q、 Q分別和分別和R、S相連，相連，再增設再增設J、K 輸入端，就得到主輸入端，就得到主-從從J-K觸發(fā)器，如圖觸發(fā)器，如圖3-25(a)所示。在所示。在CP=1期間主觸發(fā)器接收數(shù)據(jù)；在期間主觸發(fā)器接收數(shù)據(jù)；在CP負跳變到來時，從觸發(fā)器接收主觸發(fā)器最終的狀負跳變到來

23、時，從觸發(fā)器接收主觸發(fā)器最終的狀態(tài)。主態(tài)。主-從從J-K觸發(fā)器的功能表如圖觸發(fā)器的功能表如圖3-25(b)所示。所示。第62頁/共130頁圖圖3-25 主主-從從J-K觸發(fā)器觸發(fā)器 第63頁/共130頁 整個存儲系統(tǒng)的內(nèi)容，將在后面專用一章來全面介整個存儲系統(tǒng)的內(nèi)容，將在后面專用一章來全面介紹。這里只涉及半導體存儲器的存儲原理。現(xiàn)在半紹。這里只涉及半導體存儲器的存儲原理?，F(xiàn)在半導體存儲器普遍用來做計算機的主存儲器。利用大導體存儲器普遍用來做計算機的主存儲器。利用大規(guī)模、超大規(guī)模集成電路工藝制成各種存儲芯片，規(guī)模、超大規(guī)模集成電路工藝制成各種存儲芯片，每個存儲芯片包含多個晶體管，具有一定容量；再

24、每個存儲芯片包含多個晶體管，具有一定容量；再用若干塊存儲芯片組成主存儲器。用若干塊存儲芯片組成主存儲器。第64頁/共130頁1. 半導體存儲器的類型半導體存儲器的類型 半導體存儲器可以分為靜態(tài)存儲器和動態(tài)存儲器兩半導體存儲器可以分為靜態(tài)存儲器和動態(tài)存儲器兩種類型。它們都是揮發(fā)性的，即只要關機種類型。它們都是揮發(fā)性的，即只要關機(切斷電源切斷電源)，所存儲的信息就全部丟失。對靜態(tài)存儲器來說，只，所存儲的信息就全部丟失。對靜態(tài)存儲器來說，只要不斷電，存儲單元所存儲的信息會長期存在而不至要不斷電，存儲單元所存儲的信息會長期存在而不至于丟失。對動態(tài)存儲器來說，即使不斷電，存儲單元于丟失。對動態(tài)存儲器來

25、說，即使不斷電，存儲單元所存儲的信息也會慢慢丟失，因此需要不斷刷新。所所存儲的信息也會慢慢丟失，因此需要不斷刷新。所謂刷新，就是每隔一定時間，將存儲單元的信息讀出謂刷新，就是每隔一定時間，將存儲單元的信息讀出一次，讀出過程也是將原來的信息放大后重新寫入的一次，讀出過程也是將原來的信息放大后重新寫入的過程，于是恢復了存儲單元原來的信息。兩者之間之過程，于是恢復了存儲單元原來的信息。兩者之間之所以有此差別，是因為靜態(tài)存儲器由雙穩(wěn)態(tài)觸發(fā)器組所以有此差別，是因為靜態(tài)存儲器由雙穩(wěn)態(tài)觸發(fā)器組成，信息存儲在雙穩(wěn)態(tài)觸發(fā)器上；成，信息存儲在雙穩(wěn)態(tài)觸發(fā)器上； 第65頁/共130頁 而動態(tài)存儲器卻依靠電容上的電荷暫

26、存信息，而而動態(tài)存儲器卻依靠電容上的電荷暫存信息，而電容器的不斷放電將使信息越來越小，所以在電容器的不斷放電將使信息越來越小，所以在還能識別原信息前必須將其刷新。由于靜態(tài)存還能識別原信息前必須將其刷新。由于靜態(tài)存儲器是由雙穩(wěn)態(tài)電路構成的，而動態(tài)存儲器的儲器是由雙穩(wěn)態(tài)電路構成的，而動態(tài)存儲器的存儲介質(zhì)本質(zhì)上是電容，故前者集成度低，價存儲介質(zhì)本質(zhì)上是電容，故前者集成度低，價格貴；后者集成度高，價格便宜。格貴；后者集成度高，價格便宜。1)靜態(tài)存儲器靜態(tài)存儲器 每個雙穩(wěn)態(tài)電路可存儲一位二進制代碼每個雙穩(wěn)態(tài)電路可存儲一位二進制代碼0或或1，一，一塊存儲芯片上包含許多個這樣的雙穩(wěn)態(tài)電路。塊存儲芯片上包含許

27、多個這樣的雙穩(wěn)態(tài)電路。雙穩(wěn)態(tài)電路是有源器件，需要電源才能工作。雙穩(wěn)態(tài)電路是有源器件，需要電源才能工作。如果需要在斷電后保存信息，可采用低功耗半如果需要在斷電后保存信息，可采用低功耗半導體存儲器，用可充電電池作為后備電源，當導體存儲器，用可充電電池作為后備電源，當校驗到交流電源不正常時，立即自動切換到后校驗到交流電源不正常時，立即自動切換到后備電源。備電源。第66頁/共130頁2)動態(tài)存儲器動態(tài)存儲器 存儲單元的基本工作方式是：通過存儲單元的基本工作方式是：通過MOS管管(稱為控稱為控制管制管)向電容充電或放電，充有電荷的狀態(tài)為向電容充電或放電，充有電荷的狀態(tài)為1，放電，放電后的狀態(tài)為后的狀態(tài)為

28、0。雖然力求電容上電荷的泄漏很小，但。雖然力求電容上電荷的泄漏很小，但工藝上仍無法完全避免泄漏，因而需要定時刷新內(nèi)容工藝上仍無法完全避免泄漏，因而需要定時刷新內(nèi)容，即對存，即對存1的電容補充電荷，所以稱為動態(tài)存儲器。的電容補充電荷，所以稱為動態(tài)存儲器。為了使泄漏盡可能減小，動態(tài)存儲器多采用為了使泄漏盡可能減小，動態(tài)存儲器多采用MOS工工藝，因為藝，因為MOS管與管與MOS電容的絕緣電阻極大。動態(tài)電容的絕緣電阻極大。動態(tài)存儲器的內(nèi)部結構簡單，在各類半導體存儲器中它的存儲器的內(nèi)部結構簡單，在各類半導體存儲器中它的集成度最高，適于做大容量主存。集成度最高，適于做大容量主存。第67頁/共130頁第68

29、頁/共130頁2)只讀存儲器只讀存儲器 只讀存儲器只讀存儲器(ROM)在正常工作中只能讀出，不能在正常工作中只能讀出，不能寫入。主存中常采用部分寫入。主存中常采用部分ROM固化系統(tǒng)軟件中的固化系統(tǒng)軟件中的核心部分、已調(diào)試好不再改變的應用軟件、漢字核心部分、已調(diào)試好不再改變的應用軟件、漢字字庫一類信息。字庫一類信息。CPU中也常采用中也常采用ROM，存放用來，存放用來解釋執(zhí)行機器指令的微程序。這樣的解釋執(zhí)行機器指令的微程序。這樣的ROM雖然也雖然也采用隨機訪問存取方式，但由于其只讀不寫的特采用隨機訪問存取方式，但由于其只讀不寫的特性，常被規(guī)劃為專門一類。性，常被規(guī)劃為專門一類。 早期曾用磁環(huán)、二

30、極管矩陣等構成早期曾用磁環(huán)、二極管矩陣等構成ROM，現(xiàn)在普，現(xiàn)在普遍采用大規(guī)模半導體集成電路。大規(guī)模半導體集遍采用大規(guī)模半導體集成電路。大規(guī)模半導體集成電路型成電路型ROM又分為固定掩模型又分為固定掩模型(用戶不能寫入用戶不能寫入)(ROM)、一次編程寫入型、一次編程寫入型(PROM)、紫外線擦除、紫外線擦除可可第69頁/共130頁 編程型編程型(EPROM)、電擦除可編程型、電擦除可編程型(EEPROM)及及快擦寫型電可重編程快擦寫型電可重編程(Flash EEPROM)等幾種。等幾種。3. 靜態(tài)存儲器的存儲單元靜態(tài)存儲器的存儲單元 雖然半導體存儲器有多種類型，但其主力則是雖然半導體存儲器有

31、多種類型，但其主力則是MOS存儲器，因為存儲器，因為MOS工藝存儲器芯片的集成工藝存儲器芯片的集成度高、功耗小、每位價格低。靜態(tài)存儲器度高、功耗小、每位價格低。靜態(tài)存儲器(SRAM)與動態(tài)存儲器與動態(tài)存儲器(DRAM)都有非常廣泛的應都有非常廣泛的應用，而且形成競爭之勢。相比之下，用，而且形成競爭之勢。相比之下，SRAM的制的制造工藝較造工藝較DRAM稍難一些，在每片容量方面的最稍難一些，在每片容量方面的最高水平，約為高水平，約為DRAM的的1/16。但。但SRAM速度較快速度較快，在每片容量相同時，在每片容量相同時，SRAM的訪問時間約為的訪問時間約為DRAM的的1/31/2。第70頁/共1

32、30頁1)雙極型雙極型TTL型存儲單元舉例型存儲單元舉例 三極管集電極耦合式的三極管集電極耦合式的TTL型存儲單元電路如圖型存儲單元電路如圖3-26所示。其基本結構是：晶體管所示。其基本結構是：晶體管T1與與T2通過彼此交通過彼此交叉反饋構成一個雙穩(wěn)態(tài)電路。發(fā)射極接字線叉反饋構成一個雙穩(wěn)態(tài)電路。發(fā)射極接字線Z，如果，如果字線為低電平，可進行讀字線為低電平，可進行讀/寫；如果字線為高電平，寫；如果字線為高電平，則存儲單元處于保持狀態(tài)，保持原存信息不變。雙則存儲單元處于保持狀態(tài)，保持原存信息不變。雙穩(wěn)態(tài)電路通過一對肖特基抗飽和二極管穩(wěn)態(tài)電路通過一對肖特基抗飽和二極管D1、D2，與，與一對位線和一對

33、位線和W相連接；讀寫時，相連接；讀寫時，D1和和D2導通，位線導通，位線與雙穩(wěn)態(tài)電路連通，可以通過位線狀態(tài)改變雙穩(wěn)態(tài)與雙穩(wěn)態(tài)電路連通，可以通過位線狀態(tài)改變雙穩(wěn)態(tài)電路狀態(tài)電路狀態(tài)(寫入寫入)，或從位線上檢測出讀出信號，或從位線上檢測出讀出信號(讀出讀出)；保持狀態(tài)時，位線與雙穩(wěn)態(tài)電路脫離，雙穩(wěn)態(tài)電；保持狀態(tài)時，位線與雙穩(wěn)態(tài)電路脫離，雙穩(wěn)態(tài)電路依靠自身的交叉反饋維持原有狀態(tài)。路依靠自身的交叉反饋維持原有狀態(tài)。第71頁/共130頁 我們定義：當我們定義：當T1導通而導通而T2截止時，存儲信息為截止時，存儲信息為0；當當T2導通而導通而T1截止時，存儲信息為截止時，存儲信息為1。這種存儲單。這種存儲單

34、元有兩種讀元有兩種讀/寫方式：一種是單邊讀寫方式：一種是單邊讀/寫方式，讓一根寫方式，讓一根位線保持電平不變，通過另一根位線電平變化，以位線保持電平不變，通過另一根位線電平變化，以寫入信息；另一種是雙邊讀寫入信息；另一種是雙邊讀/寫方式，根據(jù)寫寫方式，根據(jù)寫0或者寫或者寫1，分別改變位線，分別改變位線W或電平，以改變雙穩(wěn)態(tài)電路狀態(tài)或電平，以改變雙穩(wěn)態(tài)電路狀態(tài)。由于讀寫都是通過位線進行的，所以位線又被稱。由于讀寫都是通過位線進行的，所以位線又被稱為寫驅(qū)動為寫驅(qū)動/讀出線。讀出線。第72頁/共130頁圖圖3-26 三極管集電極三極管集電極耦合式的雙極型單元耦合式的雙極型單元 第73頁/共130頁2

35、)靜態(tài)靜態(tài)MOS存儲單元電路舉例存儲單元電路舉例 圖圖3-27是是N溝道增強型溝道增強型MOS存儲單元電路，簡存儲單元電路，簡稱稱NMOS六管靜態(tài)存儲單元，其基本結構如下。六管靜態(tài)存儲單元，其基本結構如下。T1與與T3，T2與與T4，分別是，分別是MOS反向器，其中反向器，其中T3與與T4分別是反向器的負載管。這兩個反向器通過分別是反向器的負載管。這兩個反向器通過彼此交叉反饋，構成一個雙穩(wěn)態(tài)觸發(fā)器。彼此交叉反饋，構成一個雙穩(wěn)態(tài)觸發(fā)器。T5和和T6是兩個控制門管，由字線控制它們的通斷。當字線是兩個控制門管，由字線控制它們的通斷。當字線加高電平時，加高電平時，T5和和T6導通，通過一組位線、導通，

36、通過一組位線、W，可對雙穩(wěn)態(tài)電路進行讀寫操作。當字線為低電平時可對雙穩(wěn)態(tài)電路進行讀寫操作。當字線為低電平時，T5和和T6斷開，位線脫離，雙穩(wěn)態(tài)電路進入保持斷開，位線脫離，雙穩(wěn)態(tài)電路進入保持狀態(tài)。狀態(tài)。第74頁/共130頁 我們定義：若我們定義：若T1導通而導通而T2截止，存入信息為截止，存入信息為0；若若T1截止而截止而T2導通，存入信息為導通，存入信息為1。下面說明該存。下面說明該存儲單元的寫入、保持和讀出過程。儲單元的寫入、保持和讀出過程。T5T1T3T6BAWWVCCZT4T2圖圖3-27 NMOS六管靜態(tài)存儲單元六管靜態(tài)存儲單元第75頁/共130頁4. 動態(tài)動態(tài)MOS存儲單元存儲單元

37、動態(tài)動態(tài)MOS存儲器的基本存儲原理是：將存儲信存儲器的基本存儲原理是：將存儲信息以電荷形式存于電容之上，這種電容可以是息以電荷形式存于電容之上，這種電容可以是MOS管管柵極電容，或者是專用的柵極電容，或者是專用的MOS電容。通常定義電容充電容。通常定義電容充電至高電平，為電至高電平，為1；放電至低電平，為；放電至低電平，為0。 采用電容存儲電荷方式存儲信息，不需要雙穩(wěn)采用電容存儲電荷方式存儲信息，不需要雙穩(wěn)態(tài)電路，因而可以簡化結構。充電后態(tài)電路，因而可以簡化結構。充電后MOS管斷開，即管斷開，即可使電容電荷的泄放極少，而且大大降低了芯片的功可使電容電荷的泄放極少，而且大大降低了芯片的功耗。這兩

38、點都使集成度得到提高，所以在相同水平的耗。這兩點都使集成度得到提高，所以在相同水平的半導體芯片工藝條件下，半導體芯片工藝條件下，DRAM的每片容量最高水平的每片容量最高水平約為約為SRAM的的16倍。倍。第76頁/共130頁1)動態(tài)動態(tài)MOS四管存儲單元舉例四管存儲單元舉例 圖圖3-28是動態(tài)是動態(tài)MOS四管存儲單元的電路結構。依靠四管存儲單元的電路結構。依靠T1與與T2的柵極電容存儲電荷來存儲信息，若的柵極電容存儲電荷來存儲信息，若C1充電充電至高電平使至高電平使T1導通，而導通，而C2放電至低電平使放電至低電平使T2截止，截止，存入信息為存入信息為0；若；若C1放電至低電平使放電至低電平使T1截止，而截止，而C2充充電至高電平使電至高電平使T2導通，存入信息為導通，存入信息為1。 控制門管控制門管T3與與T4由字線控制其通斷。讀由字線控制其通斷。讀/寫時，字寫時，字線加高電平，線加高電平，T3與與T4導通，存儲單元與位線和導通，存儲單元與位線和W連接連接。保持信息時，字線加低電平，。保持信息時，字線加低電平，T3與與T4斷開，位線與斷開，位線與存儲單元隔離，依靠存儲單元隔離，依靠C1或或C2存儲電荷暫存信息。存儲電荷暫存信息。刷刷新即重寫時，新即重寫時，T3與與T4導通。注意，與六管靜態(tài)存儲單導通。注意，與六管靜態(tài)存儲單元結構相比，四管動態(tài)單元中，沒有負載管元結構相比，四