數(shù)電-數(shù)字鐘設(shè)計資料

1、數(shù)字鐘設(shè)計數(shù)字鐘設(shè)計 一、實驗?zāi)康囊?、實驗?zāi)康?、掌握計數(shù)器相互級聯(lián)的方法。2、了解數(shù)字鐘的組成及工作原理。3、熟悉數(shù)字鐘的設(shè)計與調(diào)試方法。二、實驗原理 數(shù)字電子鐘一般由振蕩器、分頻器、計數(shù)器、譯碼器、顯示器、校時電路等幾部分組成。其邏輯框圖如圖1-1所示。（1）晶體振蕩器電路 晶體振蕩器電路給數(shù)字鐘提供一個頻率穩(wěn)定準(zhǔn)確的32768z的方波信號，可保證數(shù)字鐘的走時準(zhǔn)確及穩(wěn)定。不管是指針式的電子鐘還是數(shù)字顯示的電子鐘都使用了晶體振蕩器電路。（2）分頻器電路 分頻器電路將32768z的高頻方波信號經(jīng)32768（15）次分頻后得到1Hz的方波信號供秒計數(shù)器進行計數(shù)。分頻器實際上也就是計數(shù)器。（3）時

2、間計數(shù)器電路 時間計數(shù)電路由秒個位和秒十位計數(shù)器、分個位和分十位計數(shù)器及時個位和時十位計數(shù)器電路構(gòu)成，其中秒個位和秒十位計數(shù)器、分個位和分十位計數(shù)器為60進制計數(shù)器，而根據(jù)設(shè)計要求，時個位和時十位計數(shù)器為12進制計數(shù)器。（4）譯碼器和顯示器譯碼器將計數(shù)器輸出的8421BCD碼譯成七段顯示控制信號，由七段顯示器顯示輸出。（5）校時電路 校時電路用來對“秒”、“分”、“時”進行校準(zhǔn)。三、設(shè)計任務(wù)及要求設(shè)計任務(wù)：設(shè)計一個有“時”、“分”、“秒”(23小時59分59秒)顯示的電子鐘。設(shè)計要求：1、畫出電路原理圖（或仿真電路圖）。2、用中小規(guī)模集成電路組成電子鐘，并在實驗箱上進行組裝、調(diào)試。3、計時以數(shù)

3、字形式顯示時、分和秒的時間；小時的計時要求為24制或（“12翻1”），分和秒的時間要求為60進制。4、寫出設(shè)計實驗總結(jié)報告。任意進制計數(shù)器的構(gòu)成方法任意進制計數(shù)器的構(gòu)成方法 1、 M N 的情況 用多片 N 進制集成計數(shù)器組合起來才能構(gòu)成 M 進制計數(shù)器。各片之間（或稱為各級之間）的連接方式可分為串行進位方式、并行進位方式、整體置零方式和整體置數(shù)方式幾種。 若 M 可以分解為若干個因數(shù)相乘，即 （ N i N ），則可以采用串行進位方式或并行進位方式將各個 N i 進制計數(shù)器連接起來，構(gòu)成 M 進制計數(shù)器。在串行進位方式中，以低位片的進位輸出信號作為高位片的時鐘輸入信號；在并行進位方式中，以低

4、位片的進位輸出信號作為高位片的工作狀態(tài)控制信號，所有芯片的 CP 輸入端同時接計數(shù)輸入信號。 若M不可以分解為若干個因數(shù)相乘時，就必須采取整體置零方式或整體置數(shù)方式來構(gòu)成 M 進制計數(shù)器。其原理與 M N 的情況類似，首先將若干片 N 進制計數(shù)器按最簡單的連接方式接成一個大于 M 進制的計數(shù)器，然后在選定的某一狀態(tài)下譯出置零（或置數(shù)）信號，通過反饋線使所有 N 進制計數(shù)器同時置零（或置入適當(dāng)?shù)臄?shù)據(jù)），跳過多余的狀態(tài)，從而獲得 M 進制計數(shù)器。 & 11 12 13 14 6 5 4 3 2 CP 7 10 9 CTP CTT Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC4016

5、1 1 0 0 1 CR 1 LD VDD & 11 12 13 14 6 5 4 3 2 CP 7 10 9 CTP CTT Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161 0 1 0 1 CR 1 LD VDD 進進位位信信號號 CP 串行進位（異步）串行進位（異步）優(yōu)點優(yōu)點：簡單；：簡單；缺點缺點：速度較慢：速度較慢六十進制計數(shù)器六十進制計數(shù)器 & 11 12 13 14 6 5 4 3 2 CP 7 10 9 CTP CTT Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161(1) 1 0 0 1 CR 1 LD VDD & 11 1

6、2 13 14 6 5 4 3 2 CP 7 10 9 CTP CTT Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161(2) 0 1 0 1 CR 1 LD VDD 進進位位信信號號 & CP VDD & 六十進制計數(shù)器六十進制計數(shù)器并行進位（同步）并行進位（同步）優(yōu)點：優(yōu)點：速度較快；速度較快；缺點：缺點：較復(fù)雜較復(fù)雜注意事項1、根據(jù)實驗室提供的芯片設(shè)計或修改電路，正確使用所用芯片的使能端。2、所用線材應(yīng)先檢測其通斷情況，再接入電路。3、CP由函數(shù)信號發(fā)生器提供。（TTL輸出，頻率為1Hz）4、改接電路必須斷開電源。四、設(shè)計實驗報告要求:1、簡單敘述設(shè)計過程（

7、原理、方案）。2、畫出完整的電路原理圖。3、說明調(diào)試過程。4、列出設(shè)計和調(diào)試中出現(xiàn)的問題及解決方法。5、心得體會。型號型號功能功能型號型號功能功能74LS1674LS161 14 4位十進制同步計數(shù)器位十進制同步計數(shù)器（異步清除）（異步清除）74LS19074LS1904 4位十進制加位十進制加/ /減同步計數(shù)器減同步計數(shù)器74LS1674LS163 34 4位二進制同步計數(shù)器位二進制同步計數(shù)器（異步清除）（異步清除）74LS19174LS1914 4位二進制加位二進制加/ /減同步計數(shù)器減同步計數(shù)器74LS1674LS160 04 4位十進制同步計數(shù)器位十進制同步計數(shù)器（同步清除）（同步清除）74LS19274LS1924 4位十進制加位十進制加/ /減同步計數(shù)器減同步計數(shù)器（雙時鐘）（雙時鐘）74LS1674LS162 24 4位二進制同步計數(shù)器位二進制同步計數(shù)器（同步清除）（同步清除）74LS19374LS1934 4位二進制加位二進制加/ /減同步計數(shù)器減同步計數(shù)器（雙時鐘）（雙時鐘） 同步計數(shù)器芯片