高精度sigmadelta調(diào)制器系統(tǒng)設(shè)計(jì)和仿真

1、 第期 石立春等：高精度調(diào)制器系統(tǒng)設(shè)計(jì)和仿真 曾健平。孫凡博。葉英，等高階的抽取濾波器的設(shè)計(jì) 湖南大學(xué)學(xué)報(bào)：自然科學(xué)版，。（）： ， ， 結(jié)果分析與討論 根據(jù)上述參數(shù)指標(biāo)，在環(huán)境下采用 電源電壓肛 工藝設(shè)計(jì)調(diào)制器各模 ： ，（） （ ） 塊電路，其中運(yùn)放采用折疊式共源共柵機(jī)構(gòu)，積分器 用開(kāi)關(guān)電容技術(shù)實(shí)現(xiàn)，量化器利用位快閃實(shí) 現(xiàn)，反饋采用開(kāi)關(guān)電容陣列實(shí)現(xiàn)同樣利用幅 度為一頻率為 的差分正弦輸入信 號(hào)，對(duì)調(diào)制器進(jìn)行晶體管級(jí)仿真，得到仿真結(jié)果如圖 所示晶體管級(jí)調(diào)制器仿真結(jié)果很接近考慮非理 想情況下的仿真結(jié)果，這說(shuō)明系統(tǒng)設(shè)計(jì)是有效的，對(duì) 調(diào)制器非理想性的考慮是充分的；同時(shí)還表明根據(jù) 非理想情況確定的調(diào)

2、制器各子模塊參數(shù)指標(biāo)是可靠 的，對(duì)電路級(jí)調(diào)制器設(shè)計(jì)具有指導(dǎo)作用 ， 、 ，： 。 ，（）： 。 ， ：； ， ，玎 嗍 ，（）： ， 。 ， ： ，（）： 一 一： ， ， ， 圖 電路級(jí)調(diào)制器性能 ，（）： ， ， 卜 結(jié) 論 ，： ， ， ， 本文完成了一個(gè)約位精度， 信號(hào)帶 寬的高精度音頻調(diào)制器的系統(tǒng)設(shè)計(jì)進(jìn) 行了考慮非理想因素的行為級(jí)仿真，確定了能夠達(dá) 到系統(tǒng)設(shè)計(jì)指標(biāo)要求的各個(gè)實(shí)際電路模塊所要滿足 的性能參數(shù)比較仿真結(jié)果說(shuō)明，該設(shè)計(jì)方法能夠有 效指導(dǎo)電路設(shè)計(jì)，減少電路設(shè)計(jì)的工作量、縮短設(shè)計(jì) 時(shí)間本設(shè)計(jì)過(guò)程可以應(yīng)用于其他設(shè)計(jì)指標(biāo)的調(diào)制 器設(shè)計(jì) ，。 （）： ： ， 。 ，（）： ， ， 參

3、考文獻(xiàn) ， ，： ， ， ， ： ， ， ，： ， 萬(wàn)方數(shù)據(jù) 高精度Sigma-delta調(diào)制器系統(tǒng)設(shè)計(jì)和仿真 作者： 作者單位： 石立春， 楊銀堂， 吳笑峰， 李迪， 丁瑞雪， SHI Li-chun， YANG Yin-tang， WU Xiao-feng， LI Di， DING Rui-xue 石立春,SHI Li-chun(西安電子科技大學(xué),微電子學(xué)院,寬禁帶半導(dǎo)體材料與器件教育部重點(diǎn) 實(shí)驗(yàn)室,陜西,西安,710071;西安通信學(xué)院,陜西,西安,710106， 楊銀堂,吳笑峰,李迪,丁瑞 雪,YANG Yin-tang,WU Xiao-feng,LI Di,DING Rui-xue(

4、西安電子科技大學(xué),微電子學(xué)院,寬 禁帶半導(dǎo)體材料與器件教育部重點(diǎn)實(shí)驗(yàn)室,陜西,西安,710071 湖南大學(xué)學(xué)報(bào)（自然科學(xué)版） JOURNAL OF HUNAN UNIVERSITY(NATURAL SCIENCES 2010，37(5 0次 刊名： 英文刊名： 年，卷(期： 被引用次數(shù)： 參考文獻(xiàn)(16條 1.CANDY J C.TEMES G C Oversampling delta-sigma data converters theory,design and simulation 1992 2.SCHREIER R.TEMES G C Understanding delta-sigma

5、data converters 2005 3.曾健平.孫凡博.葉英.謝海情.章兢 高階ADC的抽取濾波器的設(shè)計(jì)期刊論文-湖南大學(xué)學(xué)報(bào)（自然科學(xué)版） 2009(3 4.BULT K Analog design in sub-submicron CMOS 2000 5.PERELMAN Y.GINOSAR R A low-light-level sensor for medical diagnostic applications 2001(10 6.COBAN A L.ALLEN P E A 1.5V 1.0mW audio modulator with 98 dB dynamic range 1

6、999 7.BREEMS L J.VAN DEN SWAN E J.HUIJSING J H A 1.8 mW CMOS modulator with integrated mixer for A/D conversion of IF signals 2000(4 8.VLEUGELS K.RABII S.WOOLEY B A A 2.5V broadband multi-bit modulator with 95 dB dynamic range 2001 9.RIZZI M Efficiency of simulation tools in designing sigma-delta AD

7、C 2006(4 10.SCHREIER R Delta-sigma toolbox for matlab 11.MALCOVATI P.BRIGATI S.FRANCESCONI F Behavioral modeling of switched-capacitor sigma delta modulators 2003(3 12.TAPANI R.TEPPO K.HANNU T H Design of stable high order 1-bit sigma-delta modulators 1990 13.KIRK C H Chao.SHUJAAT Nadeem.WAI L Lee A

8、 higher order topology for interpolative modulator for oversampling A/D converter 1990(3 14.LEE W L A novel higher order interpolative modulator topology for high resolution oversampling A/D converters 1987 15.KENNEY J G.CARLEY L R Design of multibit noise-shaping data converters 1993(3 16.ORSWORTHY

9、 S R N.SCHREIER R.TEMES G C Delta-sigma data coverters 1997 相似文獻(xiàn)(10條 1.期刊論文 馬芝.李琰.愈航.姜來(lái).紀(jì)震.MA Zhi.LI Yan.YU Hang.JIANG Lai.JI Zhen 16位音頻sigma-delta調(diào)制 器設(shè)計(jì) -深圳大學(xué)學(xué)報(bào)(理工版2010,27(4 針對(duì)數(shù)字音頻領(lǐng)域16 bit精度、20 kHz帶寬的設(shè)計(jì)要求,以0.18 m CMOS工藝設(shè)計(jì)二階單環(huán)的一位sigma-delta調(diào)制器,過(guò)采樣率達(dá)256,采樣頻率達(dá) 10.24 MHz.調(diào)制器采用了全差分結(jié)構(gòu),由基于開(kāi)關(guān)電容的積分器、時(shí)鐘產(chǎn)生器及比

10、較器等組成.仿真結(jié)果顯示,該調(diào)制器的信噪失真比達(dá)94 dB,動(dòng)態(tài)范圍達(dá) 99 dB.在1.8 V電源電壓下.整個(gè)系統(tǒng)的功耗為7.6 mW. 2.期刊論文 褚子喬.王東輝.侯朝煥 高性能連續(xù)時(shí)間Sigma-Delta調(diào)制器系統(tǒng)級(jí)設(shè)計(jì) -微電子學(xué)與計(jì)算機(jī) 2008,25(8 介紹了高性能連續(xù)時(shí)間Signm-Delta調(diào)制器的系統(tǒng)設(shè)計(jì)和行為級(jí)建模的方法,并通過(guò)在噪聲整形濾波器中加入一對(duì)零點(diǎn)改善了調(diào)制器帶內(nèi)信噪比.仿真 結(jié)果顯示,該調(diào)制器適用于轉(zhuǎn)換精度14位,轉(zhuǎn)換速率7.8Msps的多bit連續(xù)時(shí)間Sigma-DeltaA/D轉(zhuǎn)換器. 3.學(xué)位論文 郝鵬磊 基于連續(xù)時(shí)間Sigma-Delta調(diào)制器的超

11、聲成像系統(tǒng) 2010 超聲成像因其無(wú)創(chuàng)、實(shí)時(shí)、方便等特點(diǎn)，在現(xiàn)代醫(yī)學(xué)成像中占有重要位置。 現(xiàn)代醫(yī)學(xué)超聲成像結(jié)合了最新的醫(yī)學(xué)超聲基礎(chǔ)理論研究、計(jì)算機(jī)信息等技術(shù)以及 新型壓電材料。 超聲成像系統(tǒng)由于近些年應(yīng)用的擴(kuò)展，便攜式超聲成像系統(tǒng)市場(chǎng)前景越來(lái)越 廣闊。由于超聲成像系統(tǒng)中每個(gè)通道都需要發(fā)射與接收電路，對(duì)于一個(gè)128個(gè)通 道的超聲成像系統(tǒng)而言硬件系統(tǒng)將非常復(fù)雜。便攜式超聲成像系統(tǒng)設(shè)計(jì)的目標(biāo)是 在傳統(tǒng)超聲成像系統(tǒng)的設(shè)計(jì)基礎(chǔ)上減化系統(tǒng)縮小體積以及降低功耗，主要的方法 為： 1.減少系統(tǒng)中使用的通道數(shù)； 2.使用體積或者功耗更為小的電路或集成芯片； 3.減化系統(tǒng)結(jié)構(gòu)； 在通常的便攜式超聲成像系統(tǒng)中一般采

12、用前兩種方法，前者雖然縮小了體積 降低了功耗，但是這就意味著接收信息的減少，最終會(huì)影響成像質(zhì)量。后者則在 體積和功耗上都得到了不同程度減小，通常是使用AFE(接收的模擬前端電路以 及集成了DAC、低通濾波器和放大器的高壓脈沖發(fā)生器(超聲波發(fā)射電路。論文 中從減化系統(tǒng)結(jié)構(gòu)入手，做了如下工作： 1.分析了Sigma-Delta調(diào)制器特性，并詳細(xì)說(shuō)明適合超聲成像的連續(xù)時(shí)間 Sigma-Delta調(diào)制器；然后設(shè)計(jì)連續(xù)時(shí)間Sigma-Delta調(diào)制器。由于在 超聲成像系統(tǒng)中通常使用10bit12bit分辨率的ADC，所以SNR不能低于 62dB； 2.在基于Sigma-Delta ADC超聲成像系統(tǒng)的基

13、礎(chǔ)上提出了基于連續(xù)時(shí)間 Sigma-Delta調(diào)制器超聲成像系統(tǒng)； 3.根據(jù)基于連續(xù)時(shí)間Sigma-Delta調(diào)制器超聲成像系統(tǒng)結(jié)構(gòu)，修改了延時(shí)疊 加波束形成算法； 4.通過(guò)與傳統(tǒng)超聲成像系統(tǒng)以及成像效果的對(duì)比，詳細(xì)論述了基于連續(xù)時(shí) 間Sigma-Delta調(diào)制器超聲成像系統(tǒng)的優(yōu)勢(shì)。 本文除了對(duì)論文期間的工作進(jìn)行論述，并給出了相應(yīng)的仿真和討論，另外在 最后還提出了進(jìn)一步工作的建議和方向。 關(guān)鍵詞：超聲成像系統(tǒng)；延時(shí)疊加波束形成算法；ADC；抗混疊濾波器；低功耗；連續(xù)時(shí)間Sigma-Delta調(diào)制器 4.學(xué)位論文 周伶俐 Sigma-delta調(diào)制器的研究及其在SIMULINK環(huán)境下建模 200

14、7 Sigma-delta ADC由于使用過(guò)采樣和噪聲壓縮等技術(shù)，能夠?qū)崿F(xiàn)高精度模數(shù)轉(zhuǎn)換。和傳統(tǒng)的模數(shù)轉(zhuǎn)換器相比，Sigma-delta ADC對(duì)模擬電路的性能以 及器件匹配性要求較低，而且和其它數(shù)字電路更容易實(shí)現(xiàn)片上集成。隨著片上系統(tǒng)（SOC）的迅猛發(fā)展，Sigma-delta ADC得到了越來(lái)越廣泛的應(yīng)用。 本論文首先深入分析了sigma-delta調(diào)制器的工作原理，在此基礎(chǔ)上詳細(xì)論述了給調(diào)制器性能帶來(lái)影響的各種非理想因素，這些非理想因素包括：時(shí)鐘抖 動(dòng)，開(kāi)關(guān)非線性電阻，開(kāi)關(guān)熱噪聲，運(yùn)放熱噪聲，運(yùn)放有限直流增益、有限單位增益帶寬、有限壓擺率、飽和電壓等。并且論文中推導(dǎo)了這些非理想因 素對(duì)調(diào)

15、制器性能影響的時(shí)域數(shù)學(xué)模型，基于此數(shù)學(xué)模型，使用MATLAB下的simulink對(duì)二階sigma-delta調(diào)制器進(jìn)行非理想建模，并仿真分析了各非理想因 素對(duì)調(diào)制器信噪比影響的大小。論文中還提出了一種全局優(yōu)化設(shè)計(jì)的思想，如何最優(yōu)設(shè)計(jì)調(diào)制器電路參數(shù)得到其最佳性能是我們電路設(shè)計(jì)者不斷追求的 目標(biāo)。 論文還依據(jù)行為級(jí)模型仿真性能指標(biāo)設(shè)計(jì)了16-bit二階Sigma-delta調(diào)制器各單元模塊，最終管級(jí)電路仿真結(jié)果表明本論文所建立的sigma-delta調(diào)制器 非理想模型，能正確的預(yù)測(cè)電路性能，能為管級(jí)電路參數(shù)設(shè)計(jì)提供可靠的指導(dǎo)，縮短芯片開(kāi)發(fā)周期，加速產(chǎn)品上市時(shí)間。 5.學(xué)位論文 黃志琪 多比特Sig

16、ma-Delta調(diào)制器系統(tǒng)結(jié)構(gòu)研究與設(shè)計(jì) 2009 模數(shù)轉(zhuǎn)換器（ADC）作為重要的接口器件，是連接模擬世界與數(shù)字世界的橋梁，普遍應(yīng)用于圖像信號(hào)處理、無(wú)線通信及數(shù)字信號(hào)處理等領(lǐng)域。隨著集 成電路工藝技術(shù)的進(jìn)步，高精度成為目前ADC的主流發(fā)展方向。由于ADC具有轉(zhuǎn)換精度高、結(jié)構(gòu)規(guī)則，在眾多領(lǐng)域都得到了廣泛的應(yīng)用。 本文以多比特調(diào)制器的設(shè)計(jì)為研究?jī)?nèi)容，重點(diǎn)討論了多比特量化器非線性對(duì)系統(tǒng)性能的影響以及系統(tǒng)設(shè)計(jì)方法，并最終完成了二階二比特和二 階一比特調(diào)制器電路設(shè)計(jì)。首先，對(duì)比單環(huán)四階四比特和單環(huán)四階一比特調(diào)制器性能特點(diǎn)，討論了調(diào)制器系統(tǒng)設(shè)計(jì)的一般方法。利用 Matlab對(duì)調(diào)制器的各非理想特性進(jìn)行行為級(jí)

17、建模，包括運(yùn)放有限帶寬、有限開(kāi)環(huán)增益、有限壓擺率和開(kāi)關(guān)熱噪聲。從而為電路級(jí)設(shè)計(jì)提供指標(biāo)要求 。本文對(duì)不同階數(shù)、不同量化位數(shù)的單環(huán)調(diào)制器進(jìn)行行為級(jí)建模，并進(jìn)行性能比較。重點(diǎn)分析了多比特調(diào)制器的性能特點(diǎn)，以及多比特量化器 對(duì)系統(tǒng)傳遞函數(shù)和輸出信噪比的影響。 而后，在系統(tǒng)設(shè)計(jì)的基礎(chǔ)上，利用CSMC05m CMOS工藝完成了二階二比特和二階一比特電路設(shè)計(jì)，主要包括開(kāi)關(guān)電容積分器、多比特量化器、自 舉開(kāi)關(guān)以及反饋DAC。并且在Cadence Spectre工具下完成仿真。 6.學(xué)位論文 陳建球 16比特1MHz信號(hào)帶寬Sigma-Delta調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn) 2007 現(xiàn)代CMOS工藝的發(fā)展，使電子系統(tǒng)

18、的功能越來(lái)越復(fù)雜，性能越來(lái)越高，相應(yīng)地對(duì)模擬信號(hào)與數(shù)字信號(hào)的接口A/D、D/A轉(zhuǎn)換器的要求也不斷提高。基 于過(guò)采樣的Sigma-Delta模數(shù)轉(zhuǎn)換器以犧牲速度換取精度，因此長(zhǎng)久以來(lái)Sigma-Delta模數(shù)轉(zhuǎn)換器一直是低速高精度的。但這種局面已經(jīng)改變，一方面由 于現(xiàn)代CMOS工藝的進(jìn)步使系統(tǒng)工作時(shí)鐘頻率不斷提高，另一方面受到現(xiàn)代通信系統(tǒng)巨大需求的刺激，現(xiàn)在Sigrna-Delta模數(shù)轉(zhuǎn)換器早已突破了1MHz的帶 寬限制，并持續(xù)往高速應(yīng)用領(lǐng)域發(fā)展。 本文設(shè)計(jì)和實(shí)現(xiàn)了一個(gè)16比特1MHz信號(hào)帶寬的Sigma-Delta調(diào)制器，它應(yīng)用于自適應(yīng)校準(zhǔn)流水線模數(shù)器中，為高速低精度的流水線模數(shù)轉(zhuǎn)換器提供一

19、個(gè)基準(zhǔn)的參考值來(lái)校準(zhǔn)流水線模數(shù)轉(zhuǎn)換器的誤差。由于本Sigma-Delta調(diào)制器的信號(hào)帶寬較大，其亦可以應(yīng)用于高速高精度通信領(lǐng)域，如3G無(wú)線通信或者 xDSL有線通信的接受端。 為了減少設(shè)計(jì)的復(fù)雜度，調(diào)制器采用全差分開(kāi)關(guān)電容電路實(shí)現(xiàn)。為了實(shí)現(xiàn)16比特的精度和1MHz的帶寬，選取工作時(shí)鐘頻率為128MHz，第一級(jí)積分器 采樣電容6pF，過(guò)采樣率為64，調(diào)制器結(jié)構(gòu)為單環(huán)5階單比特量化。在系統(tǒng)設(shè)計(jì)方面，選用前饋結(jié)構(gòu)，它有助于實(shí)現(xiàn)調(diào)制器的穩(wěn)定和降低第一級(jí)積分器的 線性設(shè)計(jì)要求；同時(shí)通過(guò)系數(shù)調(diào)整把第一級(jí)積分器的擺幅降下來(lái)，有利于低電壓運(yùn)放的設(shè)計(jì)。在電路設(shè)計(jì)方面，大的負(fù)載電容、高的時(shí)鐘頻率和高的線 性度要求

20、是電路設(shè)計(jì)的難點(diǎn)。為了達(dá)到高的線性度，采樣開(kāi)關(guān)使用柵壓自舉開(kāi)關(guān)實(shí)現(xiàn)，并且使用增益自舉來(lái)提高運(yùn)放的線性度。為了盡量節(jié)省功耗，第 一級(jí)運(yùn)放使用Telescopic結(jié)構(gòu)來(lái)實(shí)現(xiàn)，同時(shí)它具有良好的單極點(diǎn)特性，可以獲得較高的單位增益帶寬。 調(diào)制器采用中芯國(guó)際(SMIC0.18um單層多晶、6層金屬的CMOS混合工藝上實(shí)現(xiàn)，核心面積(不包括PAD為0.80.8mm；在1.8V的電源電壓下，實(shí) 測(cè)最大信噪比為90dB。其核心電路消耗了41.22mW的功耗。 此外，本文還總結(jié)出基于濾波器綜合的高階Sigma-Delta調(diào)制器的系統(tǒng)設(shè)計(jì)流程。第四章對(duì)電路的非理想因素進(jìn)行了詳細(xì)的分析，提出系數(shù)誤差和電 路噪聲的區(qū)別

21、，把運(yùn)放的非理想建立誤差歸結(jié)為傳遞函數(shù)誤差而不是電路噪聲，并給出模型來(lái)評(píng)估所需要的增益和帶寬。指出Sigrna-Delta調(diào)制器中非 線性會(huì)帶來(lái)較嚴(yán)重的性能下降，并指出三個(gè)重要的非線性來(lái)源：采樣過(guò)程的非線性、運(yùn)放增益變化引起的非線性，有限Slew Rate帶來(lái)的非線性。分析采 用理論分析和模型仿真相結(jié)合的方法，既指出它們的來(lái)源和影響，同時(shí)把它們的等效模型代入MATLAB行為級(jí)模型中進(jìn)行仿真，得到具體的量化指標(biāo)。這 些分析指導(dǎo)了后續(xù)電路的設(shè)計(jì)，并優(yōu)化了整體調(diào)制器電路的性能和功耗。 7.學(xué)位論文 曹葉影 用于數(shù)字音頻的14-bit Sigma-Delta調(diào)制器 2007 在模數(shù)轉(zhuǎn)換器設(shè)計(jì)領(lǐng)域里，高

22、速度與高精度一直是設(shè)計(jì)所追求的兩個(gè)主要目標(biāo)。但是現(xiàn)有的設(shè)計(jì)水平無(wú)法兼顧二者，因此設(shè)計(jì)總是針對(duì)應(yīng)用優(yōu)化速 度與精度中的某一性能。在數(shù)字音頻、數(shù)字測(cè)量、數(shù)據(jù)采集等應(yīng)用中，高精度的模數(shù)轉(zhuǎn)換器是主要的需求。Sigma-Delta模數(shù)轉(zhuǎn)換器通過(guò)結(jié)合模擬調(diào)制器 與數(shù)字抽取濾波器實(shí)現(xiàn)了高精度的數(shù)據(jù)轉(zhuǎn)換，是當(dāng)今高精度模數(shù)轉(zhuǎn)換器設(shè)計(jì)所采用的主流結(jié)構(gòu)。Sigma-Delta ADC主要由模擬調(diào)制器與數(shù)字抽取濾波器組 成，本論文在閱讀了大量參考文獻(xiàn)的基礎(chǔ)上，對(duì)Sigma-Delta模擬調(diào)制器的設(shè)計(jì)進(jìn)行了系統(tǒng)的研究，并采用TSMC0.25um工藝設(shè)計(jì)了單比特量化兩級(jí)級(jí)聯(lián)的 三階噪聲整形調(diào)制器，此調(diào)制器可以達(dá)到14比特

23、的精度，低功耗低電壓工作，可應(yīng)用于數(shù)字音頻領(lǐng)域中。 本論文的具體安排如下： 第一章為緒論：具體論述了研究Sigma-Delta模數(shù)轉(zhuǎn)換器的意義、發(fā)展現(xiàn)狀以及其發(fā)展趨勢(shì)。 第二章為轉(zhuǎn)換器的基本理論：分別討論了采樣和量化過(guò)程，引出了過(guò)采樣與噪聲整形這些設(shè)計(jì)思想，最后比較了Nyquist采樣率ADC與Sigma-Delta ADC各自的優(yōu)缺點(diǎn)； 第三章為Sigma-Delta調(diào)制器的原理與結(jié)構(gòu)：從對(duì)Sigma-Delta調(diào)制器的線性建模出發(fā)，分析了其噪聲整形的工作原理，并給出了常見(jiàn)的調(diào)制器結(jié)構(gòu) ； 第四章為三階級(jí)聯(lián)的Sigma-Delta調(diào)制器系統(tǒng)設(shè)計(jì)與行為級(jí)仿真：在理論上對(duì)三級(jí)級(jí)聯(lián)的Sigma-D

24、elta調(diào)制器的分析后，利用matlab進(jìn)行了行為級(jí)的仿真 ，制定了系統(tǒng)采用的結(jié)構(gòu)參數(shù)； 第五章為Sigma-Delta調(diào)制器單元電路設(shè)計(jì)與實(shí)現(xiàn)：針對(duì)應(yīng)用設(shè)計(jì)采用離散時(shí)間的調(diào)制器實(shí)現(xiàn)形式，考慮到電路的非理想性能，定量的計(jì)算了為了保證 設(shè)計(jì)精度各單元電路所應(yīng)達(dá)到的指標(biāo)。在TSMC0.25m工藝下，設(shè)計(jì)了調(diào)制器中各單元電路模塊并構(gòu)成了Sigma-Delta調(diào)制器系統(tǒng)，最后給出了物理版圖 ； 第六章為Sigma-Delta調(diào)制器的電路仿真結(jié)果：在cadence仿真環(huán)境下，對(duì)調(diào)制器的單元電路與系統(tǒng)都進(jìn)行了仿真并給出了仿真結(jié)果，在對(duì)系統(tǒng)仿真結(jié)果 的數(shù)據(jù)處理后發(fā)現(xiàn)與行為級(jí)的仿真結(jié)果相符合。 第七章為結(jié)論：

25、根據(jù)仿真結(jié)果得出結(jié)論：本設(shè)計(jì)的Sigma-Delta調(diào)制器對(duì)音頻(2020KHz輸入信號(hào)，當(dāng)過(guò)采樣率是80倍時(shí)，其動(dòng)態(tài)范圍大于85dB，可以 達(dá)到14比特的分辨率，符合設(shè)計(jì)要求。 8.學(xué)位論文 李擁平 高性能開(kāi)關(guān)電流存儲(chǔ)單元及其Sigma-Delta調(diào)制器的研究 2003 該論文針對(duì)已有基本開(kāi)關(guān)電流電路中的非理想問(wèn)題展開(kāi)研究,獲得了較大提升性能的開(kāi)關(guān)電流存儲(chǔ)單元新結(jié)構(gòu),依據(jù)這種新結(jié)構(gòu)的開(kāi)關(guān)電流電路基本 單元,進(jìn)而對(duì)有著重要應(yīng)用前景的開(kāi)關(guān)電流型Sigma-Delta調(diào)制器的實(shí)現(xiàn)進(jìn)行了深入的研究.論文創(chuàng)新點(diǎn)及主要研究成果概括如下:1、針對(duì)已有的SI開(kāi) 關(guān)電流存儲(chǔ)單元性能上的一些弱點(diǎn),該文提出了共源

26、-共柵組態(tài)的SI電流存儲(chǔ)單元(簡(jiǎn)稱CSI新結(jié)構(gòu),使其關(guān)鍵的速度與精度性能得到較好的改善 .相同器件尺寸下的SI與C SI單元電路,后者速度性能提高了1.6倍,精度性能提高了5倍.2、依據(jù)基本的開(kāi)關(guān)電流單元電路中時(shí)鐘饋通誤差的產(chǎn)生 機(jī)理和數(shù)學(xué)模型,提出了一種時(shí)鐘饋通的主體誤差抵消方案,該方案在實(shí)現(xiàn)時(shí)結(jié)構(gòu)簡(jiǎn)單,無(wú)需復(fù)雜時(shí)鐘系統(tǒng)的參與,能同時(shí)消除誤差電流中主體的常數(shù)項(xiàng)和 信號(hào)關(guān)聯(lián)項(xiàng).分析表明:相同工藝條件下,由新方案構(gòu)成的開(kāi)關(guān)電流存儲(chǔ)單元的誤差電流減小了1000倍.與此同時(shí),該文進(jìn)一步開(kāi)展了低電壓優(yōu)化的研究,在 器件尺寸一定的情況下,使得開(kāi)關(guān)電流存儲(chǔ)單元在3.3V電源電壓條件下調(diào)制系數(shù)達(dá)到了最大值0

27、.6.3、基于上述高性能開(kāi)關(guān)電流存儲(chǔ)單元,該文提出了一種 全差分二階開(kāi)關(guān)電流Sigma-Delta調(diào)制器的結(jié)構(gòu).與傳統(tǒng)的二階開(kāi)關(guān)電流Sigma-Delta調(diào)制器相比,這種新結(jié)構(gòu)更有效地消除了時(shí)鐘饋通誤差,且簡(jiǎn)化了時(shí)鐘 系統(tǒng);同時(shí),由于采用全差分結(jié)構(gòu)既消除了偶次諧波引入的誤差,又減小了孔徑誤差,較大地提高了調(diào)制器的精度.該文詳細(xì)分析了它的系統(tǒng)傳輸函數(shù)和噪聲 能量,建立了行為級(jí)模型并進(jìn)行了行為級(jí)仿真,對(duì)于調(diào)制器中的基本組成電路進(jìn)行了優(yōu)化設(shè)計(jì).基于上述理論和設(shè)計(jì)基礎(chǔ),進(jìn)行了全差分二階開(kāi)關(guān)電流 Sigma-Delta調(diào)制器的系統(tǒng)設(shè)計(jì)和仿真,并利用最小正弦誤差算法對(duì)其性能進(jìn)行了評(píng)測(cè),結(jié)果表明:在3.3V

28、電源電壓、10MHz采樣頻率、64倍過(guò)采樣率下,調(diào) 制器達(dá)到10位的精度.與國(guó)內(nèi)外同類研究結(jié)果比較,該文設(shè)計(jì)的調(diào)制器不僅實(shí)現(xiàn)了低電壓高速率的工作,而且綜合性能也比較優(yōu)越.4、以TSMC0.35um標(biāo)準(zhǔn)數(shù) 字CMOS工藝為制作平臺(tái),完成了二階開(kāi)關(guān)電流Sigma-Delta調(diào)制器的版圖設(shè)計(jì),芯片面積約為0.56mm.該論文的研究達(dá)到了預(yù)期目標(biāo),完成了與標(biāo)準(zhǔn)數(shù)字 CMOS工藝制作完全兼容的高性能開(kāi)關(guān)電流存儲(chǔ)單元及其Sigma-Delta調(diào)制器系統(tǒng)的實(shí)現(xiàn)研究,上述研究成果為實(shí)現(xiàn)低電壓、高速度、高精度的開(kāi)關(guān)電流型 Sigma-Delta A/D轉(zhuǎn)換器奠定了扎實(shí)的理論基礎(chǔ)和設(shè)計(jì)依據(jù). 9.學(xué)位論文 王新亞 二階Sigma-Delta調(diào)制器的研究與設(shè)計(jì) 2006 傳統(tǒng)的Nyquist模數(shù)轉(zhuǎn)換器對(duì)模擬電路的精度要求較高.相反,過(guò)采樣ADC通過(guò)過(guò)采樣技術(shù),將基帶中的量化噪聲功率降低(特別是當(dāng)采樣頻率比基帶頻 率大很多時(shí),提高了基帶內(nèi)的信噪比,達(dá)到增加轉(zhuǎn)換器的有效量化位數(shù)的目的.它可以通過(guò)簡(jiǎn)單的,對(duì)精度要求不高的模擬電路實(shí)現(xiàn).此外,高的采樣頻率可 以除去ADC所需要的截止頻率特性較陡峭的抗混疊濾波器.Sigma-Delta ADC除了應(yīng)用過(guò)采樣技術(shù)之外還應(yīng)用