計(jì)算機(jī)組成原理(第六章2)

1、計(jì)算機(jī)組成原理第六章 總線系統(tǒng) 課程教學(xué)要求本章內(nèi)容： 6.1 總線的概念和結(jié)構(gòu)形態(tài) 6.2 總線接口 6.3 總線的仲裁 6.4 總線的定時(shí)和數(shù)據(jù)傳送模式 6.5 HOST總線和PCI總線 6.6 InfiniBand 標(biāo)準(zhǔn) 本章小結(jié)6.1總線的概念和結(jié)構(gòu)形態(tài)討論問(wèn)題：討論問(wèn)題：1 1 總線的基本概念總線的基本概念2 2 總線的連接方式總線的連接方式3 3 總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響4 4 總線的內(nèi)部結(jié)構(gòu)總線的內(nèi)部結(jié)構(gòu)5 5 總線結(jié)構(gòu)實(shí)例總線結(jié)構(gòu)實(shí)例總線系統(tǒng)總線系統(tǒng)6.1.1總線的基本概念 總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)，是多個(gè)系統(tǒng)總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連

2、機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)或信息傳送的公共通路。功能部件之間進(jìn)行數(shù)據(jù)或信息傳送的公共通路。一個(gè)單處理器系統(tǒng)中的總線，大致分為三類：一個(gè)單處理器系統(tǒng)中的總線，大致分為三類： (1)(1)內(nèi)部總線內(nèi)部總線：CPU內(nèi)部連接各寄存器及運(yùn)算部件內(nèi)部連接各寄存器及運(yùn)算部件之間的總線。之間的總線。 (2) 系統(tǒng)總線系統(tǒng)總線：CPU同計(jì)算機(jī)系統(tǒng)的其他高速功能同計(jì)算機(jī)系統(tǒng)的其他高速功能部件，如存儲(chǔ)器、通道等互相連接的總線。部件，如存儲(chǔ)器、通道等互相連接的總線。 (3) I/O總線總線：中、低速：中、低速I/O設(shè)備之間互相連接的總設(shè)備之間互相連接的總線。線?？偩€系統(tǒng)總線系統(tǒng)1.1.總線的特性總線的特性(

3、 (教材教材P183-184P183-184) ) 物理特性物理特性：指總線的物理連接方式，包括總線的根數(shù)，總線：指總線的物理連接方式，包括總線的根數(shù)，總線的插頭、插座的形狀，引腳線的排列方式等。的插頭、插座的形狀，引腳線的排列方式等。 功能特性功能特性：描述總線中每一根線的功能。：描述總線中每一根線的功能。 電氣特性電氣特性：定義每一根線上信號(hào)的傳遞方向及有效電平范圍。：定義每一根線上信號(hào)的傳遞方向及有效電平范圍。送入送入CPU的信號(hào)叫輸入信號(hào)的信號(hào)叫輸入信號(hào)(IN)，從，從CPU發(fā)出的信號(hào)叫輸出信發(fā)出的信號(hào)叫輸出信號(hào)號(hào)(OUT)。 時(shí)間特性時(shí)間特性: 定義了每根線在什么時(shí)間有效。規(guī)定了總線

4、上各定義了每根線在什么時(shí)間有效。規(guī)定了總線上各信號(hào)有效的時(shí)序關(guān)系，信號(hào)有效的時(shí)序關(guān)系，CPU才能正確無(wú)誤地使用。才能正確無(wú)誤地使用。 總線系統(tǒng)總線系統(tǒng)2.2.總線的標(biāo)準(zhǔn)化總線的標(biāo)準(zhǔn)化 采用同一類的指令系統(tǒng)，具備同一種功能，不同采用同一類的指令系統(tǒng)，具備同一種功能，不同廠家生產(chǎn)的各功能部件卻在實(shí)現(xiàn)方法上幾乎沒(méi)有相同廠家生產(chǎn)的各功能部件卻在實(shí)現(xiàn)方法上幾乎沒(méi)有相同的，然而的，然而, , 各廠家生產(chǎn)的相同功能部件卻可以互換使各廠家生產(chǎn)的相同功能部件卻可以互換使用，其原因用，其原因: : 在于它們都遵守了相同的系統(tǒng)總線的要在于它們都遵守了相同的系統(tǒng)總線的要求，這就是系統(tǒng)總線的求，這就是系統(tǒng)總線的標(biāo)準(zhǔn)化問(wèn)

5、題標(biāo)準(zhǔn)化問(wèn)題。 總線帶寬總線帶寬：總線本身所能達(dá)到的最高傳輸速率，：總線本身所能達(dá)到的最高傳輸速率，是衡量總線性能的重要指標(biāo)，單位是衡量總線性能的重要指標(biāo)，單位: :兆字節(jié)兆字節(jié)/ /秒秒( (MB/s) )總線系統(tǒng)總線系統(tǒng)【例【例1 1】(1)(1)某總線在一個(gè)總線周期中并行某總線在一個(gè)總線周期中并行傳送傳送4個(gè)字節(jié)的數(shù)據(jù)，個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為f=33MHz，則總線帶寬是多少，則總線帶寬是多少? (2)如果一個(gè)總線周期中并行傳送如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為位數(shù)據(jù)，總線時(shí)

6、鐘頻率升為f= 66MHz，則總線帶寬是多少，則總線帶寬是多少? 總線系統(tǒng)總線系統(tǒng)解：解：(1)設(shè)總線帶寬用設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用表示，總線時(shí)鐘周期用 =1/f表示，一表示，一個(gè)總線周期傳送的數(shù)據(jù)量用個(gè)總線周期傳送的數(shù)據(jù)量用D表示。表示。根據(jù)定義可得根據(jù)定義可得: Dr = D1/ = Df =4B33 M/s=132 MB/s(2) 64位位=8B， Dr= Df =8B66 M/s=528 MB/s (自閱）自閱）6.1.2 總線的連接方式總線的連接方式 1.1.單總線結(jié)構(gòu)單總線結(jié)構(gòu)在許多單處理器的在許多單處理器的計(jì)算機(jī)中，使用一條單一的系統(tǒng)計(jì)算機(jī)中，使用一條單一的系統(tǒng)總線來(lái)

7、連接總線來(lái)連接CPU、主存和、主存和I/O設(shè)備，叫做單總線結(jié)構(gòu)。設(shè)備，叫做單總線結(jié)構(gòu)。CAI演示演示?？偩€系統(tǒng)總線系統(tǒng)包括：?jiǎn)慰偩€結(jié)構(gòu)和多總線結(jié)構(gòu)包括：?jiǎn)慰偩€結(jié)構(gòu)和多總線結(jié)構(gòu) 在單總線結(jié)構(gòu)的計(jì)算機(jī)中，要求連接到總線上的在單總線結(jié)構(gòu)的計(jì)算機(jī)中，要求連接到總線上的邏輯部件必須高速運(yùn)行，以便在各設(shè)備需要使用總線邏輯部件必須高速運(yùn)行，以便在各設(shè)備需要使用總線時(shí)能迅速獲得總線控制權(quán)；時(shí)能迅速獲得總線控制權(quán)； 而當(dāng)不再使用總線時(shí)，又能迅速放棄總線控制權(quán)。而當(dāng)不再使用總線時(shí)，又能迅速放棄總線控制權(quán)。否則，由于一條總線由多種功能部件共用，可能導(dǎo)致否則，由于一條總線由多種功能部件共用，可能導(dǎo)致很大的時(shí)間延遲。很

8、大的時(shí)間延遲。 總線上進(jìn)行的操作總線上進(jìn)行的操作： (1)(1)取指令取指令：當(dāng)：當(dāng)CPU取一條指令時(shí)，首先把程序計(jì)取一條指令時(shí)，首先把程序計(jì)數(shù)器數(shù)器PC中的地址同控制信息一起送至總線上，通過(guò)總中的地址同控制信息一起送至總線上，通過(guò)總線，完成線，完成“取指令取指令”操作。操作。(2) 傳送數(shù)據(jù)傳送數(shù)據(jù)：取出指令之后，：取出指令之后，CPU將按操作碼的將按操作碼的要求對(duì)數(shù)據(jù)進(jìn)行傳送和處理，也需要通過(guò)總線，完成要求對(duì)數(shù)據(jù)進(jìn)行傳送和處理，也需要通過(guò)總線，完成數(shù)據(jù)的傳送。數(shù)據(jù)的傳送?？偩€系統(tǒng)總線系統(tǒng) (3) I/O操作操作：如果該指令地址字段對(duì)應(yīng)的是外圍：如果該指令地址字段對(duì)應(yīng)的是外圍設(shè)備地址，則外圍

9、設(shè)備譯碼器予以響應(yīng)，從而通過(guò)總設(shè)備地址，則外圍設(shè)備譯碼器予以響應(yīng)，從而通過(guò)總線使線使CPU和與該地址相對(duì)應(yīng)的外圍設(shè)備之間發(fā)生數(shù)據(jù)和與該地址相對(duì)應(yīng)的外圍設(shè)備之間發(fā)生數(shù)據(jù)傳送。傳送。(4) DMA操作操作: 某些外圍設(shè)備也可以指定主存地址。某些外圍設(shè)備也可以指定主存地址。 如果主存予以響應(yīng)，則在主存和外設(shè)間將進(jìn)行直接存如果主存予以響應(yīng)，則在主存和外設(shè)間將進(jìn)行直接存儲(chǔ)器傳送儲(chǔ)器傳送(DMA)。(5) 單總線結(jié)構(gòu)容易擴(kuò)展成多單總線結(jié)構(gòu)容易擴(kuò)展成多CPU系統(tǒng)系統(tǒng)：這只要在：這只要在系統(tǒng)總線上掛接多個(gè)系統(tǒng)總線上掛接多個(gè)CPU即可。即可。2.2.多總線結(jié)構(gòu)多總線結(jié)構(gòu)在CPU、主存、I/O之間互聯(lián)采用多條總線

10、。如圖所示。 總線系統(tǒng)總線系統(tǒng) 高速的高速的CPU總線：總線：CPU和和cache之間采用。之間采用。 系統(tǒng)總線：主存連在其上。系統(tǒng)總線：主存連在其上。 高速總線上可以連接高速高速總線上可以連接高速LAN（100Mb/s局域網(wǎng)）局域網(wǎng)）、視頻接口、圖形接口、視頻接口、圖形接口、SCSI接口（支持本地磁盤(pán)驅(qū)接口（支持本地磁盤(pán)驅(qū)動(dòng)器和其他外設(shè)）、動(dòng)器和其他外設(shè)）、Firewire接口（支持大容量接口（支持大容量I/O設(shè)設(shè)備）。高速總線通過(guò)擴(kuò)充總線接口與擴(kuò)充總線相連，備）。高速總線通過(guò)擴(kuò)充總線接口與擴(kuò)充總線相連，擴(kuò)充總線擴(kuò)充總線上可以連接串行方式工作的上可以連接串行方式工作的I/O設(shè)備設(shè)備。 特點(diǎn)特

11、點(diǎn): : CPU總線、系統(tǒng)總線和高速總線通過(guò)總線、系統(tǒng)總線和高速總線通過(guò)“橋橋”彼此彼此相連。相連。橋橋?qū)嵸|(zhì)上是一種具有緩沖、轉(zhuǎn)換、控制功能實(shí)質(zhì)上是一種具有緩沖、轉(zhuǎn)換、控制功能的邏輯電路。的邏輯電路。 多總線結(jié)構(gòu)體現(xiàn)了多總線結(jié)構(gòu)體現(xiàn)了高速高速、中速中速、低速設(shè)備低速設(shè)備連接到連接到不同的總線上同時(shí)進(jìn)行工作，以提高總線的效率和不同的總線上同時(shí)進(jìn)行工作，以提高總線的效率和吞吐量，而且處理器結(jié)構(gòu)的變化不影響高速總線。吞吐量，而且處理器結(jié)構(gòu)的變化不影響高速總線。6.1.3 總線的內(nèi)部結(jié)構(gòu)總線的內(nèi)部結(jié)構(gòu) 早期總線的內(nèi)部結(jié)構(gòu)如圖所示，早期總線的內(nèi)部結(jié)構(gòu)如圖所示，CAI演示演示。 這種簡(jiǎn)單的總線一般由這種簡(jiǎn)

12、單的總線一般由50100條線組成，這些線條線組成，這些線按其功能可分為三類：按其功能可分為三類：地址線地址線、數(shù)據(jù)線數(shù)據(jù)線和和控制線控制線。 ( (見(jiàn)后圖見(jiàn)后圖) )總線系統(tǒng)總線系統(tǒng)簡(jiǎn)單總線結(jié)構(gòu)的簡(jiǎn)單總線結(jié)構(gòu)的不足之處不足之處在于：在于：（1）CPU是總線上的唯一主控者是總線上的唯一主控者;（2）總線信號(hào)是總線信號(hào)是CPU引腳信號(hào)的延伸，即：引腳信號(hào)的延伸，即：總線結(jié)構(gòu)與總線結(jié)構(gòu)與CPU緊密相關(guān)，因而通用性較差。緊密相關(guān)，因而通用性較差。 當(dāng)代流行的總線內(nèi)部結(jié)構(gòu)如圖。當(dāng)代流行的總線內(nèi)部結(jié)構(gòu)如圖。CAI演示演示 它是一些標(biāo)準(zhǔn)總線，其追求的是與結(jié)構(gòu)、它是一些標(biāo)準(zhǔn)總線，其追求的是與結(jié)構(gòu)、CPU、技術(shù)

13、無(wú)關(guān)的開(kāi)發(fā)標(biāo)準(zhǔn)，并滿足包括多個(gè)技術(shù)無(wú)關(guān)的開(kāi)發(fā)標(biāo)準(zhǔn)，并滿足包括多個(gè)CPU在內(nèi)的主在內(nèi)的主控者環(huán)境需求?？卣攮h(huán)境需求。 在當(dāng)代總線結(jié)構(gòu)中，在當(dāng)代總線結(jié)構(gòu)中，CPU和它片內(nèi)的和它片內(nèi)的Cache一起一起作為一個(gè)模塊與總線相連。系統(tǒng)中允許有多個(gè)這樣的作為一個(gè)模塊與總線相連。系統(tǒng)中允許有多個(gè)這樣的處理器模塊。而由總線控制器完成幾個(gè)總線請(qǐng)求者之處理器模塊。而由總線控制器完成幾個(gè)總線請(qǐng)求者之間的協(xié)調(diào)與仲裁。間的協(xié)調(diào)與仲裁。總線系統(tǒng)總線系統(tǒng)整個(gè)總線分成如下四部分：整個(gè)總線分成如下四部分： 1 1 數(shù)據(jù)傳送總線數(shù)據(jù)傳送總線： 由地址線、數(shù)據(jù)線、控制線由地址線、數(shù)據(jù)線、控制線 組成。組成。 2 2 仲裁總線仲裁總

14、線： 包括總線請(qǐng)求線和總線授權(quán)線。包括總線請(qǐng)求線和總線授權(quán)線。 3 3 中斷和同步總線中斷和同步總線：用于處理帶優(yōu)先級(jí)的中斷操：用于處理帶優(yōu)先級(jí)的中斷操 作，包括中斷請(qǐng)求線和中斷認(rèn)可線。作，包括中斷請(qǐng)求線和中斷認(rèn)可線。 4 4 公用線公用線： 包括時(shí)鐘信號(hào)線、電源線、地線、包括時(shí)鐘信號(hào)線、電源線、地線、 系統(tǒng)復(fù)位線以及加電或斷電的時(shí)序信號(hào)線等。系統(tǒng)復(fù)位線以及加電或斷電的時(shí)序信號(hào)線等。6.1.5 總線結(jié)構(gòu)實(shí)例總線結(jié)構(gòu)實(shí)例 ( (?？坡詫？坡裕?大多數(shù)計(jì)算機(jī)采用了分層次的多總線結(jié)構(gòu)。在這種結(jié)構(gòu)中，大多數(shù)計(jì)算機(jī)采用了分層次的多總線結(jié)構(gòu)。在這種結(jié)構(gòu)中，按照設(shè)備模塊傳送信息的速度，分成不同層次的總線。按

15、照設(shè)備模塊傳送信息的速度，分成不同層次的總線。 例如，例如，pentium計(jì)算機(jī)主板的總線結(jié)構(gòu)框圖，其按速度分成：計(jì)算機(jī)主板的總線結(jié)構(gòu)框圖，其按速度分成：CPU總線、總線、PCI總線、總線、 ISA總線等?？偩€等。 （見(jiàn)后圖）?？偩€系統(tǒng)總線系統(tǒng)CAI演示演示 Pentium機(jī)總線的三層結(jié)構(gòu)：機(jī)總線的三層結(jié)構(gòu)： CPU總線總線PCI總線總線ISA總線總線： CPU總線總線：（略）：（略） 也稱也稱CPU存儲(chǔ)器存儲(chǔ)器總線，它是一個(gè)總線，它是一個(gè)64位數(shù)據(jù)線和位數(shù)據(jù)線和32位地址線的高速同步總線。位地址線的高速同步總線。 主存擴(kuò)充容量是以內(nèi)存條形式插入主板有關(guān)插座主存擴(kuò)充容量是以內(nèi)存條形式插入主板有

16、關(guān)插座來(lái)實(shí)現(xiàn)的。來(lái)實(shí)現(xiàn)的。 CPU總線還接有總線還接有L2級(jí)級(jí)cache，主存控制器和，主存控制器和cache控制器芯片用來(lái)管理控制器芯片用來(lái)管理CPU對(duì)主存和對(duì)主存和cache的存取操作。的存取操作。 CPU是這條總線的主控者，但必要時(shí)可放棄總線是這條總線的主控者，但必要時(shí)可放棄總線控制權(quán)?？刂茩?quán)?？偩€系統(tǒng)總線系統(tǒng)PCI總線總線： 用于連接高速用于連接高速的的I/O設(shè)備模塊。通過(guò)設(shè)備模塊。通過(guò)“橋橋”芯片，芯片，上上面與更高速的面與更高速的CPU總線相連，下面與低速的總線相連，下面與低速的ISA總線總線相接。相接。PCI總線是一個(gè)總線是一個(gè)32(或或64位位)的較高速同步總線，的較高速同步總

17、線，數(shù)據(jù)數(shù)據(jù)/地址線是同一組線，分時(shí)復(fù)用。地址線是同一組線，分時(shí)復(fù)用。 PCI總線采用集中式仲裁方式，有專用的總線采用集中式仲裁方式，有專用的PCI總線總線仲裁器。主板上一般有仲裁器。主板上一般有3個(gè)個(gè)PCI總線擴(kuò)充槽。總線擴(kuò)充槽?？偩€系統(tǒng)總線系統(tǒng)ISA總線總線： Pentium機(jī)使用該總線與低速機(jī)使用該總線與低速I/O設(shè)備連接。主板設(shè)備連接。主板上一般留有上一般留有3 4個(gè)個(gè)ISA總線擴(kuò)充槽，以便使用各種總線擴(kuò)充槽，以便使用各種16位位/8位適配器卡。該總線支持位適配器卡。該總線支持7個(gè)個(gè)DMA通道和通道和15級(jí)可屏蔽級(jí)可屏蔽硬件中斷。硬件中斷。 另外，另外，ISA總線控制邏輯還通過(guò)主板上的

18、片級(jí)總線總線控制邏輯還通過(guò)主板上的片級(jí)總線與實(shí)時(shí)鐘與實(shí)時(shí)鐘/日歷、日歷、ROM、鍵盤(pán)和鼠標(biāo)控制器、鍵盤(pán)和鼠標(biāo)控制器(8042微處微處理器理器)等芯片相連接。等芯片相連接?？偩€系統(tǒng)總線系統(tǒng) CPU總線、總線、PCI總線、總線、ISA總線通過(guò)總線通過(guò)兩個(gè)兩個(gè)“橋橋”芯芯片連成整體。橋芯片在此起到了信號(hào)速度緩沖、電平片連成整體。橋芯片在此起到了信號(hào)速度緩沖、電平轉(zhuǎn)換和控制協(xié)議的轉(zhuǎn)換作用。通過(guò)橋?qū)深惒煌目傓D(zhuǎn)換和控制協(xié)議的轉(zhuǎn)換作用。通過(guò)橋?qū)深惒煌目偩€線“粘合粘合”在一起的技術(shù)特別適合于系統(tǒng)的升級(jí)換代。在一起的技術(shù)特別適合于系統(tǒng)的升級(jí)換代。 Pentium個(gè)人機(jī)總線系統(tǒng)中，有一個(gè)核心邏輯芯個(gè)人機(jī)總

19、線系統(tǒng)中，有一個(gè)核心邏輯芯片片組，簡(jiǎn)稱組，簡(jiǎn)稱PCI芯片組，它包括：主存控制器和芯片組，它包括：主存控制器和cache控控制器芯片、北橋芯片和南橋芯片。這個(gè)芯片組叫制器芯片、北橋芯片和南橋芯片。這個(gè)芯片組叫Intel 430系列、系列、440系列，它們?cè)谙到y(tǒng)中起著至關(guān)重要的作系列，它們?cè)谙到y(tǒng)中起著至關(guān)重要的作用。用?？偩€系統(tǒng)總線系統(tǒng)6.2總線接口 1 1 信息的傳送方式信息的傳送方式 2 2 接口的基本概念接口的基本概念總線系統(tǒng)總線系統(tǒng)6.2.1信息的傳送方式 數(shù)字計(jì)算機(jī)使用二進(jìn)制數(shù)，它們可用電位數(shù)字計(jì)算機(jī)使用二進(jìn)制數(shù)，它們可用電位的高、低來(lái)表示，也可用脈沖的有、無(wú)來(lái)表示。的高、低來(lái)表示，也可

20、用脈沖的有、無(wú)來(lái)表示。 計(jì)算機(jī)中傳輸信息常采用三種方式：計(jì)算機(jī)中傳輸信息常采用三種方式： 串行傳送串行傳送 并行傳送并行傳送 分時(shí)傳送分時(shí)傳送。 出于速度和效率上的考慮，系統(tǒng)總線上傳出于速度和效率上的考慮，系統(tǒng)總線上傳送的信息通常采用送的信息通常采用并行傳送并行傳送方式。方式?？偩€系統(tǒng)總線系統(tǒng)1.1.串行傳送串行傳送 信息以串行方式傳送時(shí)，只有一條傳輸線，且采信息以串行方式傳送時(shí)，只有一條傳輸線，且采用用脈沖傳送脈沖傳送。即：數(shù)據(jù)。即：數(shù)據(jù)“0或或1”按位依次順序傳送按位依次順序傳送（以（以脈沖信號(hào)脈沖信號(hào)“有或無(wú)有或無(wú)”形式形式），每拍（次）傳一位。），每拍（次）傳一位?？偩€系統(tǒng)總線系統(tǒng) 在

21、串行傳送時(shí)，被傳送的數(shù)據(jù)需要在發(fā)送部件在串行傳送時(shí)，被傳送的數(shù)據(jù)需要在發(fā)送部件進(jìn)行并進(jìn)行并/ /串變換，這稱為串變換，這稱為拆卸拆卸；而在接收部件又需；而在接收部件又需要進(jìn)行串要進(jìn)行串/ /并變換，這稱為并變換，這稱為裝配裝配。串行傳送串行傳送的優(yōu)點(diǎn)：的優(yōu)點(diǎn)： 一位一位地傳送數(shù)據(jù)，可采用高強(qiáng)度脈沖信號(hào)傳送，這一位一位地傳送數(shù)據(jù)，可采用高強(qiáng)度脈沖信號(hào)傳送，這對(duì)于長(zhǎng)距離傳輸顯得特別重要。而且，不管傳送的數(shù)據(jù)量有多對(duì)于長(zhǎng)距離傳輸顯得特別重要。而且，不管傳送的數(shù)據(jù)量有多少，只需要一條傳輸線，成本比較低廉。少，只需要一條傳輸線，成本比較低廉。串串- -并并變換變換傳送過(guò)程：傳送過(guò)程：并行數(shù)據(jù)并行數(shù)據(jù)并行

22、數(shù)據(jù)并行數(shù)據(jù)2.2.并行傳送并行傳送 用并行方式傳送二進(jìn)制信息時(shí)，對(duì)每位數(shù)據(jù)都用并行方式傳送二進(jìn)制信息時(shí)，對(duì)每位數(shù)據(jù)都需要單獨(dú)一條傳輸線，從而使得多位二進(jìn)制數(shù)碼在同需要單獨(dú)一條傳輸線，從而使得多位二進(jìn)制數(shù)碼在同一時(shí)刻同時(shí)進(jìn)行傳送。一時(shí)刻同時(shí)進(jìn)行傳送。總線系統(tǒng)總線系統(tǒng) 并行傳送一般采用并行傳送一般采用電位電位傳送傳送。由于所有的位同時(shí)。由于所有的位同時(shí)被傳送，所以并行數(shù)據(jù)傳被傳送，所以并行數(shù)據(jù)傳送比串行數(shù)據(jù)傳送快得多。送比串行數(shù)據(jù)傳送快得多。串、并行傳送的示意圖，串、并行傳送的示意圖，CAI演示演示。 （參見(jiàn)教材參見(jiàn)教材P188）3.3.分時(shí)傳送分時(shí)傳送分時(shí)傳送有兩種概念分時(shí)傳送有兩種概念: :

23、一、總線復(fù)用方式一、總線復(fù)用方式 總線上在不同的時(shí)間間隔中，可以分別完成傳總線上在不同的時(shí)間間隔中，可以分別完成傳送地址和傳送數(shù)據(jù)的任務(wù)。（送地址和傳送數(shù)據(jù)的任務(wù)。（復(fù)用復(fù)用）二、部件分時(shí)使用方式二、部件分時(shí)使用方式 當(dāng)多部件共享總線時(shí)，各部件根據(jù)控制命令，當(dāng)多部件共享總線時(shí)，各部件根據(jù)控制命令，分時(shí)使用總線來(lái)完成自己的數(shù)據(jù)傳送任務(wù)。（分時(shí)使用總線來(lái)完成自己的數(shù)據(jù)傳送任務(wù)。（分時(shí)分時(shí)）總線系統(tǒng)總線系統(tǒng)6.2.2接口的基本概念 接口接口：又稱又稱I/O設(shè)備適配器，具體指設(shè)備適配器，具體指CPU和主和主存、外圍設(shè)備之間通過(guò)總線進(jìn)行連接的邏輯部件。存、外圍設(shè)備之間通過(guò)總線進(jìn)行連接的邏輯部件?？偩€系統(tǒng)

24、總線系統(tǒng)CPU接口接口主存主存或外設(shè)或外設(shè)演示演示 接口部件在所連接的兩個(gè)部件之間起著接口部件在所連接的兩個(gè)部件之間起著“轉(zhuǎn)換轉(zhuǎn)換器器”的作用，以便實(shí)現(xiàn)彼此之間的信息傳送。的作用，以便實(shí)現(xiàn)彼此之間的信息傳送。為了使所有的外圍設(shè)備能夠兼容，并能在一為了使所有的外圍設(shè)備能夠兼容，并能在一起正確地工作，起正確地工作，CPU規(guī)定了不同的信息傳送控制規(guī)定了不同的信息傳送控制方法。方法。典型的接口通常具有如下功能典型的接口通常具有如下功能: : 1.控制控制接口接受程序的指令信息來(lái)控制外圍設(shè)備的動(dòng)作，如啟動(dòng)、接口接受程序的指令信息來(lái)控制外圍設(shè)備的動(dòng)作，如啟動(dòng)、關(guān)閉設(shè)備等。關(guān)閉設(shè)備等。 2.緩沖緩沖接口在外

25、圍設(shè)備和計(jì)算機(jī)系統(tǒng)其他部件之間用作為一個(gè)緩接口在外圍設(shè)備和計(jì)算機(jī)系統(tǒng)其他部件之間用作為一個(gè)緩沖器，以補(bǔ)償或調(diào)整各種設(shè)備在速度上的差異。沖器，以補(bǔ)償或調(diào)整各種設(shè)備在速度上的差異。 3.狀態(tài)狀態(tài)接口監(jiān)視并保存外圍設(shè)備的工作狀態(tài)信息。包括接口監(jiān)視并保存外圍設(shè)備的工作狀態(tài)信息。包括: 數(shù)據(jù)數(shù)據(jù)“準(zhǔn)備就緒準(zhǔn)備就緒”、“忙忙”、“錯(cuò)誤錯(cuò)誤”等，供等，供CPU查詢外圍設(shè)備時(shí)查詢外圍設(shè)備時(shí)進(jìn)行分析之用。進(jìn)行分析之用。 4.4.轉(zhuǎn)換轉(zhuǎn)換接口可以根據(jù)需要完成各類數(shù)據(jù)轉(zhuǎn)換，例如并接口可以根據(jù)需要完成各類數(shù)據(jù)轉(zhuǎn)換，例如并/ /串串轉(zhuǎn)換、串轉(zhuǎn)換、串/ /并轉(zhuǎn)換等，以保證數(shù)據(jù)能在外圍設(shè)并轉(zhuǎn)換等，以保證數(shù)據(jù)能在外圍設(shè)備和備

26、和CPU之間正確地進(jìn)行傳送。之間正確地進(jìn)行傳送。 5.整理整理接口可以完成一些特別的功能，例如在需要時(shí)可接口可以完成一些特別的功能，例如在需要時(shí)可以修改字計(jì)數(shù)器或當(dāng)前內(nèi)存地址寄存器等。以修改字計(jì)數(shù)器或當(dāng)前內(nèi)存地址寄存器等。 6.程序中斷程序中斷每當(dāng)外圍設(shè)備向每當(dāng)外圍設(shè)備向CPU請(qǐng)求某種動(dòng)作時(shí)，接口即發(fā)請(qǐng)求某種動(dòng)作時(shí)，接口即發(fā)生一個(gè)中斷請(qǐng)求信號(hào)到生一個(gè)中斷請(qǐng)求信號(hào)到CPU?？偩€系統(tǒng)總線系統(tǒng)事實(shí)上，一個(gè)適配器包含有兩個(gè)接口事實(shí)上，一個(gè)適配器包含有兩個(gè)接口( (如下圖如下圖):):1、與系統(tǒng)總線的接口與系統(tǒng)總線的接口： CPU和適配器的數(shù)據(jù)交換一定的是并行方式；和適配器的數(shù)據(jù)交換一定的是并行方式；2

27、、與外設(shè)的接口與外設(shè)的接口： 適配器和外設(shè)的數(shù)據(jù)交換可能是并行方式，也適配器和外設(shè)的數(shù)據(jù)交換可能是并行方式，也可能是串行方式，根據(jù)外圍設(shè)備供求數(shù)據(jù)的方式可能是串行方式，根據(jù)外圍設(shè)備供求數(shù)據(jù)的方式來(lái)確定。來(lái)確定。 串行傳送信息的速率：通常用串行傳送信息的速率：通常用波特率波特率、比特率比特率來(lái)來(lái)表示。表示。波特率波特率定義：定義：每秒鐘傳送的數(shù)據(jù)位數(shù)，稱為每秒鐘傳送的數(shù)據(jù)位數(shù)，稱為波特率波特率。比特率比特率定義：定義：每秒鐘傳送的有效數(shù)據(jù)位數(shù)，稱為每秒鐘傳送的有效數(shù)據(jù)位數(shù)，稱為比特率比特率?！纠俊纠?利用串行方式傳送字符，假設(shè)數(shù)據(jù)傳送速率利用串行方式傳送字符，假設(shè)數(shù)據(jù)傳送速率是是120個(gè)字符

28、個(gè)字符/秒，每一個(gè)字符格式規(guī)定包含秒，每一個(gè)字符格式規(guī)定包含10個(gè)數(shù)據(jù)位個(gè)數(shù)據(jù)位(起始位、停止位、起始位、停止位、8個(gè)數(shù)據(jù)位個(gè)數(shù)據(jù)位)，問(wèn)傳送的波特?cái)?shù)是多，問(wèn)傳送的波特?cái)?shù)是多少少? ? 每個(gè)數(shù)據(jù)位占用的時(shí)間是多少每個(gè)數(shù)據(jù)位占用的時(shí)間是多少? ? （教材（教材P190)【解】：【解】：波特?cái)?shù)為：波特?cái)?shù)為：10位位120/秒秒=1200波特波特 每個(gè)數(shù)據(jù)位占用的時(shí)間每個(gè)數(shù)據(jù)位占用的時(shí)間Td是波特?cái)?shù)的倒數(shù)：是波特?cái)?shù)的倒數(shù)： Td=1/1200 =0.83310-3 s= 0.833ms6.3總線的仲裁、定時(shí)和數(shù)據(jù)傳送模式包括： 1 總線的仲裁 2 總線的定時(shí) 3 總線的數(shù)據(jù)傳送模式總線系統(tǒng)總線系統(tǒng)6

29、.3.1總線的仲裁連接到總線上的功能模塊都有主動(dòng)和被動(dòng)兩種形態(tài)。為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線主動(dòng)控制權(quán)問(wèn)題，必須具有總線仲裁部件，以某種方式選擇其中一個(gè)主設(shè)備作為總線的下一次主方，稱為：總線仲裁?？偩€系統(tǒng)總線系統(tǒng)什么叫什么叫總線仲裁總線仲裁： 對(duì)多個(gè)主設(shè)備提出的占用總線請(qǐng)求，一般采用對(duì)多個(gè)主設(shè)備提出的占用總線請(qǐng)求，一般采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁。優(yōu)先級(jí)或公平策略進(jìn)行仲裁。 按照總線仲裁電路的位置不同，仲裁方式分為按照總線仲裁電路的位置不同，仲裁方式分為集中式仲裁集中式仲裁和和分布式仲裁分布式仲裁兩類。兩類。仲裁策略與方式：仲裁策略與方式：1.1.集中式仲裁（集中式仲裁（教材P191圖6.9

30、) ) 集中式仲裁中每個(gè)功能模塊都有兩條線連到中央仲裁器： 一條: 送往仲裁器的總線請(qǐng)求信號(hào)線BR； 另一條: 仲裁器送出的總線授權(quán)信號(hào)線BG?？偩€授權(quán)常用如下三種方法： 鏈?zhǔn)讲樵兎绞?計(jì)數(shù)器定時(shí)查詢方式 獨(dú)立請(qǐng)求方式總線系統(tǒng)總線系統(tǒng)(1) (1) 鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞交舅枷耄?各設(shè)備通過(guò)共用單一的請(qǐng)求線，向中央仲裁器發(fā)出總線請(qǐng)求“BR ”。在總線不忙（BS線狀態(tài)為“0” ）的情況下，仲裁器發(fā)出總線授權(quán)信號(hào)“BG”。 該信號(hào)串行地從一個(gè)I/O接口傳送到下一個(gè)I/O接口，一旦查到發(fā)出總線請(qǐng)求的接口，BG信號(hào)便不再往下查詢。使該I/O接口獲得了總線控制權(quán)（將BS置為“1”）。 顯然，離中央仲

31、裁器越近的設(shè)備優(yōu)先級(jí)就越高?？偩€系統(tǒng)總線系統(tǒng)鏈?zhǔn)讲樵兎绞降膬?yōu)點(diǎn): 只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)多個(gè)設(shè)備的總線仲裁，并且很容易擴(kuò)充設(shè)備。鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞降娜秉c(diǎn)鏈?zhǔn)讲樵兎绞降娜秉c(diǎn): 1. 由于對(duì)請(qǐng)求需要查詢確定，故：由于對(duì)請(qǐng)求需要查詢確定，故：響應(yīng)速度較慢。響應(yīng)速度較慢。 2. 對(duì)查詢鏈電路的故障很敏感。一旦由于某種原對(duì)查詢鏈電路的故障很敏感。一旦由于某種原因造成因造成“斷鏈斷鏈”，那么，斷點(diǎn)以后的設(shè)備都無(wú)法獲得，那么，斷點(diǎn)以后的設(shè)備都無(wú)法獲得總線的使用權(quán)了?？偩€的使用權(quán)了。鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞絾?wèn)題問(wèn)題?鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞絾?wèn)題問(wèn)題? 3. 3. 查詢鏈的優(yōu)先級(jí)

32、是固定的，如果優(yōu)先級(jí)高的設(shè)查詢鏈的優(yōu)先級(jí)是固定的，如果優(yōu)先級(jí)高的設(shè)備頻繁的出現(xiàn)請(qǐng)求時(shí)，優(yōu)先級(jí)較低的設(shè)備就可能長(zhǎng)期備頻繁的出現(xiàn)請(qǐng)求時(shí)，優(yōu)先級(jí)較低的設(shè)備就可能長(zhǎng)期不能使用總線。不能使用總線。仲仲裁裁器器權(quán)利的過(guò)度不均等權(quán)利的過(guò)度不均等！(2)(2)計(jì)數(shù)器定時(shí)查詢方式計(jì)數(shù)器定時(shí)查詢方式基本思想： 總線上的任一設(shè)備要求使用總線時(shí)，仍然通過(guò)共同的BR線向中央仲裁器發(fā)出總線請(qǐng)求。區(qū)別： 仲裁器接到請(qǐng)求信號(hào)以后，在總線不忙（BS線為“0” ）的情況下，啟動(dòng)仲裁地址計(jì)數(shù)器開(kāi)始計(jì)數(shù)，并把計(jì)數(shù)值通過(guò)一組地址線發(fā)向各設(shè)備。 每個(gè)設(shè)備接口都有一個(gè)每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址比較電路設(shè)備地址比較電路，當(dāng)?shù)?，?dāng)?shù)刂肪€上的

33、計(jì)數(shù)值與請(qǐng)求總線的設(shè)備地址相一致時(shí)，該址線上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備地址相一致時(shí)，該設(shè)備立即占用總線（設(shè)備立即占用總線（置置BS線線為為“1”1”），從而獲得總），從而獲得總線使用權(quán)，同時(shí)中止計(jì)數(shù)查詢。線使用權(quán)，同時(shí)中止計(jì)數(shù)查詢。原理示意圖原理示意圖 計(jì)數(shù)器定時(shí)查詢方式原理計(jì)數(shù)器定時(shí)查詢方式原理 ： 當(dāng)當(dāng)“BR”被受理，則仲裁器啟動(dòng)計(jì)數(shù)器開(kāi)始計(jì)數(shù)，并被受理，則仲裁器啟動(dòng)計(jì)數(shù)器開(kāi)始計(jì)數(shù)，并作為設(shè)備地址號(hào)發(fā)送出來(lái)，一旦查到發(fā)出作為設(shè)備地址號(hào)發(fā)送出來(lái)，一旦查到發(fā)出“BR”信號(hào)的設(shè)信號(hào)的設(shè)備，計(jì)數(shù)器立即停止計(jì)數(shù)，并授權(quán)該設(shè)備使用總線。備，計(jì)數(shù)器立即停止計(jì)數(shù)，并授權(quán)該設(shè)備使用總線。設(shè)備地址查詢?cè)O(shè)備地址查

34、詢仲仲裁裁器器計(jì)數(shù)器查詢方式的特點(diǎn)： 1. 若每次計(jì)數(shù)器都從“0”開(kāi)始，則：各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤矗簝?yōu)先級(jí)的順序是固定的。 若每次計(jì)數(shù)器啟動(dòng)都從上次的中止點(diǎn)開(kāi)始，則每個(gè)設(shè)備使用總線的優(yōu)先級(jí)相等。仲仲裁裁器器 當(dāng)然，這種靈活性是以增加線數(shù)為代價(jià)的（如：當(dāng)然，這種靈活性是以增加線數(shù)為代價(jià)的（如：增加為增加為3 3根線，可管理根線，可管理2 23 3=8=8個(gè)設(shè)備；增加為個(gè)設(shè)備；增加為4 4根線，則根線，則可管理可管理2 24 4=16=16個(gè)設(shè)備等）個(gè)設(shè)備等）。2. 計(jì)數(shù)器的初值可用程序來(lái)設(shè)置，因而可以方便地改變優(yōu)先次序。仲仲裁裁器器(3)(3)獨(dú)立請(qǐng)求方式獨(dú)立請(qǐng)求方式基本思想： 讓

35、每一個(gè)共享總線的設(shè)備都有一對(duì)獨(dú)立的總線請(qǐng)求線BRi和總線授權(quán)線BGi。任何一個(gè)設(shè)備要求使用總線時(shí)，都可獨(dú)立地向仲裁器發(fā)出自己的請(qǐng)求信號(hào)BRi。 中央仲裁器中的排隊(duì)電路，可決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，并立即給該設(shè)備以授權(quán)信號(hào)BGi。總線系統(tǒng)總線系統(tǒng)原理示意圖原理示意圖 每個(gè)設(shè)備都可以獨(dú)立地向每個(gè)設(shè)備都可以獨(dú)立地向仲裁器發(fā)出自己的仲裁器發(fā)出自己的請(qǐng)求信號(hào)請(qǐng)求信號(hào)BRi，并獨(dú)立地接受總線授權(quán)并獨(dú)立地接受總線授權(quán)BGi 。仲仲裁裁器器獨(dú)立請(qǐng)求方式的特點(diǎn)獨(dú)立請(qǐng)求方式的特點(diǎn)： 1. 1. 響應(yīng)時(shí)間快，確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)響應(yīng)時(shí)間快，確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，不用逐個(gè)設(shè)備地查詢。間少，不用逐

36、個(gè)設(shè)備地查詢。 2. 2. 既可以預(yù)先固定，也可以通過(guò)程序來(lái)方便地既可以預(yù)先固定，也可以通過(guò)程序來(lái)方便地改變優(yōu)先次序，因此對(duì)優(yōu)先次序的控制相當(dāng)靈活；改變優(yōu)先次序，因此對(duì)優(yōu)先次序的控制相當(dāng)靈活； 3. 3. 可以用屏蔽可以用屏蔽( (禁止禁止) )請(qǐng)求的辦法，封鎖來(lái)自某請(qǐng)求的辦法，封鎖來(lái)自某些設(shè)備的請(qǐng)求。些設(shè)備的請(qǐng)求。（對(duì)設(shè)備的請(qǐng)求進(jìn)行干預(yù)和管理對(duì)設(shè)備的請(qǐng)求進(jìn)行干預(yù)和管理） 4. 4. 這種方式需增加的線數(shù)較多（這種方式需增加的線數(shù)較多（N個(gè)設(shè)備，需個(gè)設(shè)備，需要要2N根線），仲裁器的結(jié)構(gòu)相應(yīng)也根線），仲裁器的結(jié)構(gòu)相應(yīng)也要復(fù)雜一些。要復(fù)雜一些。集中式總線仲裁方式集中式總線仲裁方式演示演示6.3.2

37、 6.3.2 分布式仲裁分布式仲裁特點(diǎn)： 分布式仲裁的最大特點(diǎn)是：不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器。 共享的仲裁總線上總是保留著當(dāng)前占用總線模塊的仲裁號(hào)?？偩€系統(tǒng)總線系統(tǒng) 當(dāng)其它模塊有總線請(qǐng)求時(shí)，各自的仲裁器將從仲當(dāng)其它模塊有總線請(qǐng)求時(shí)，各自的仲裁器將從仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。l 如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響 應(yīng)，并撤消它的仲裁號(hào)比較。應(yīng)，并撤消它的仲裁號(hào)比較。l 最后獲勝者的仲裁號(hào)保留在仲裁總線上。最后獲勝者的仲裁號(hào)保留在仲裁總線上。 顯然，分布式仲裁仍然

38、是以顯然，分布式仲裁仍然是以優(yōu)先級(jí)仲裁策略優(yōu)先級(jí)仲裁策略為基為基礎(chǔ)，但是取消了中央仲裁器。礎(chǔ)，但是取消了中央仲裁器。6.4總線的定時(shí)與數(shù)據(jù)傳送模式1、總線定時(shí)總線的定時(shí)：是關(guān)于總線控制的另一個(gè)重要概念。 先看看總線上的一次信息傳送的完整過(guò)程: 請(qǐng)請(qǐng) 求求 總總 線線總總 線線 仲仲 裁裁 尋尋 址址 從從 方方信信 息息 傳傳 送送狀狀 態(tài)態(tài) 返返 回回為了同步主方為了同步主方/從方的操作，雙方必須制訂定時(shí)協(xié)議。從方的操作，雙方必須制訂定時(shí)協(xié)議。定時(shí)定時(shí)：事件出現(xiàn)在總線上的時(shí)序關(guān)系。：事件出現(xiàn)在總線上的時(shí)序關(guān)系。 定時(shí)方式定時(shí)方式： 同步定時(shí)；同步定時(shí)； 異步定時(shí)異步定時(shí)(1) (1) 同步定

39、時(shí)同步定時(shí) 在同步定時(shí)協(xié)議中，由總線時(shí)鐘信號(hào)來(lái)確定事件出 現(xiàn)在總線上的時(shí)刻。 由于采用了公共時(shí)鐘，每個(gè)功能模塊什么時(shí)候發(fā) 送或接收信息都由統(tǒng)一時(shí)鐘規(guī)定，因此，同步定 時(shí)具有較高的傳輸頻率。 同步定時(shí)適用于總線長(zhǎng)度較短、各功能模塊存取 時(shí)間比較接近的情況。總線系統(tǒng)總線系統(tǒng)（同步定時(shí)時(shí)序）（同步定時(shí)時(shí)序）(2) (2) 異步定時(shí)異步定時(shí) 在異步定時(shí)協(xié)議中，后一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件的出現(xiàn)，即建立在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上。在這種系統(tǒng)中，不需要統(tǒng)一的公共時(shí)鐘信號(hào)，總線周期的長(zhǎng)度是可變的?？偩€系統(tǒng)總線系統(tǒng)異步定時(shí)的優(yōu)點(diǎn)異步定時(shí)的優(yōu)點(diǎn): : 總線周期長(zhǎng)度可變，不把響應(yīng)時(shí)間總線周期長(zhǎng)度可變，不

40、把響應(yīng)時(shí)間強(qiáng)加到功能模塊上，因而允許快速和慢速的功能模塊強(qiáng)加到功能模塊上，因而允許快速和慢速的功能模塊都能連接到同一總線上。但這以增加總線控制的復(fù)雜都能連接到同一總線上。但這以增加總線控制的復(fù)雜性和成本為代價(jià)。性和成本為代價(jià)。 讀數(shù)據(jù)的同步時(shí)序和異步時(shí)序讀數(shù)據(jù)的同步時(shí)序和異步時(shí)序演示演示。6.4.2總線數(shù)據(jù)傳送模式 當(dāng)代的總線標(biāo)準(zhǔn)大都能支持以下四類模式的數(shù)據(jù)傳送： 1、讀、寫(xiě)操作讀操作：由從方到主方的數(shù)據(jù)傳送； 寫(xiě)操作：由主方到從方的數(shù)據(jù)傳送。 一般，主方先用一個(gè)總線周期發(fā)出命令和從方地址，經(jīng)過(guò)一定的延時(shí)再開(kāi)始數(shù)據(jù)傳送總線周期。 為了提高總線利用率，減少延時(shí)損失，主方完成尋址總線周期后可讓出總

41、線控制權(quán)，以使其它主方完成更緊迫的操作。然后再重新競(jìng)爭(zhēng)總線，完成數(shù)據(jù)傳送總線周期。 2、塊傳送操作只需給出塊的起始地址，然后按塊長(zhǎng)度、依次讀出或?qū)懭胝麎K數(shù)據(jù)。對(duì)于CPU(主方)與存儲(chǔ)器(從方)之間的塊傳送，常稱為猝發(fā)式傳送，其塊長(zhǎng)一般固定為數(shù)據(jù)線寬度(存儲(chǔ)器字長(zhǎng))的4倍。3、先寫(xiě)后讀、先讀后寫(xiě)操作先寫(xiě)后讀、先讀后寫(xiě)操作對(duì)同一地址單元，或進(jìn)行對(duì)同一地址單元，或進(jìn)行先寫(xiě)后讀先寫(xiě)后讀操作，或進(jìn)行操作，或進(jìn)行先讀后寫(xiě)先讀后寫(xiě)操作。前者用于校驗(yàn)?zāi)康?；后者用于多道程操作。前者用于校?yàn)?zāi)康?；后者用于多道程序系統(tǒng)中對(duì)共享存儲(chǔ)資源的保護(hù)。這兩種操作和猝發(fā)序系統(tǒng)中對(duì)共享存儲(chǔ)資源的保護(hù)。這兩種操作和猝發(fā)式操作一樣，

42、主方掌管總線直到整個(gè)操作完成。式操作一樣，主方掌管總線直到整個(gè)操作完成。 4、 廣播、廣集操作一般而言，數(shù)據(jù)傳送只在一個(gè)主方和一個(gè)從方之間進(jìn)行。但有的總線允許一個(gè)主方對(duì)多個(gè)從方進(jìn)行寫(xiě)操作，這種操作稱為廣播。 一個(gè)主方對(duì)多個(gè)從方同時(shí)進(jìn)行讀操作稱為廣集，它可以將選定的多個(gè)從方數(shù)據(jù)在總線上完成AND或OR操作，用以檢測(cè)多個(gè)中斷源。總線系統(tǒng)總線系統(tǒng)6.5HOST總線和PCI總線6.5.1 多總線結(jié)構(gòu)6.5.2 PCI總線信號(hào)（自閱）6.5.3 總線周期類型（自閱）6.5.4 PCI總線周期操作（自閱）6.5.5 PCI總線仲裁（自閱）總線系統(tǒng)總線系統(tǒng)6.5.1多總線結(jié)構(gòu) 可見(jiàn)： PCI既是一個(gè)與處理器

43、無(wú)關(guān)的高速外圍總線，又是至關(guān)重要的層間總線。它采用同步時(shí)序協(xié)議和集中式仲裁策略，并具有自動(dòng)配置能力?？偩€系統(tǒng)總線系統(tǒng)本章小結(jié)本章小結(jié)典型的典型的PCI總線結(jié)構(gòu)總線結(jié)構(gòu)框圖框圖演示演示。HOST總線該總線有CPU總線、系統(tǒng)總線、主存總線等多種名稱，各自反映總線功能的一個(gè)方面。這里稱“宿主（HOST)”總線，也許更全面，因?yàn)镠OST總線不僅連接主存，還可以連接多個(gè)CPU?？偩€系統(tǒng)總線系統(tǒng)PCI總總線線連接各種高速的PCI設(shè)備。PCI設(shè)備可以是主設(shè)備，也可以是從設(shè)備，或兼而有之。在PCI設(shè)備中不存在DMA的概念，這是因?yàn)镻CI總線支持無(wú)限的猝發(fā)式傳送。這樣，傳統(tǒng)總線上用DMA方式工作的設(shè)備移植到PC

44、I總線上時(shí)，采用主設(shè)備工作方式即可。 系統(tǒng)中允許有多條PCI總線，它們可以使用HOST橋與HOST總線相連，也可使用PCI/PCI橋與已和HOST總線相連的PCI總線相連，從而得以擴(kuò)充整個(gè)系統(tǒng)的PCI總線負(fù)載能力?？偩€系統(tǒng)總線系統(tǒng)LAGACY總線總線可以是ISA，EISA，MCA等這類性能較低的傳統(tǒng)總線，以便充分利用市場(chǎng)上豐富的適配器卡，支持中、低速I/O設(shè)備?？偩€系統(tǒng)總線系統(tǒng)在在PCI總線體系結(jié)構(gòu)中有總線體系結(jié)構(gòu)中有三種橋三種橋。橋連接。橋連接兩條總線，使彼此間相互通信。兩條總線，使彼此間相互通信。 橋又是一個(gè)橋又是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映總線轉(zhuǎn)換部件，可以把一條總線的地

45、址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看任意一個(gè)總線主設(shè)備都能看到同樣的一份地址到同樣的一份地址表。表。 PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送，利用橋可以實(shí)現(xiàn)總線間的猝發(fā)式傳送。寫(xiě)操作時(shí)，橋把上層總線的寫(xiě)周期內(nèi)容先緩存起來(lái)，以后的時(shí)間再在下層總線上生成寫(xiě)周期，即延遲寫(xiě)。讀操作時(shí)，橋可早于上層總線，直接在下層總線上進(jìn)行預(yù)先讀。無(wú)論延遲寫(xiě)和預(yù)先讀，橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線上。 由上可見(jiàn)，以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)具有很好的擴(kuò)充性和兼容性，允許多條總線并行工作。它與處理器無(wú)關(guān)，不論HOST總線上是單CP

46、U還是多CPU，也不論CPU是什么型號(hào)，只要有相應(yīng)的HOST橋芯片(組)，就可與PCI總線相連?？偩€系統(tǒng)總線系統(tǒng)6.5.2PCI總線信號(hào)總線信號(hào)(自閱） 表6.1-1列出了PCI標(biāo)準(zhǔn)2.0版的必備類信號(hào)名稱及其功能描述。 總線周期類型由C/BE#線上的總線命令給出?？偩€周期長(zhǎng)度由周期類型和FRAME#(幀)、IRDY#(主就緒)、IRDY#(目標(biāo)就緒)、STOP#(停止)等信號(hào)控制。一個(gè)總線周期由一個(gè)地址期和一個(gè)或多個(gè)數(shù)據(jù)期組成。 表6.1-2列出了可選類信號(hào)。 電源線和地線未列入表中?？偩€系統(tǒng)總線系統(tǒng)6.5.3總線周期類型總線周期類型(自閱） PCI總線周期由當(dāng)前被授權(quán)的主設(shè)備發(fā)起。PCI支

47、持任何主設(shè)備和從設(shè)備之間點(diǎn)到點(diǎn)的對(duì)等訪問(wèn)，也支持某些主設(shè)備的廣播讀寫(xiě)。 PCI總線周期類型由主設(shè)備在C/BE30線上送出的4位總線命令代碼指明，被目標(biāo)設(shè)備譯碼確認(rèn)，然后主從雙方協(xié)調(diào)配合完成指定的總線周期操作。4位代碼組合可指定16種總線命令，但實(shí)際給出12種。 PCI總線命令格式如表6.2所示存儲(chǔ)器讀/寫(xiě)總線周期以猝發(fā)式傳送為基本機(jī)制，一次猝發(fā)式傳送總線周期通常由一個(gè)地址期和一個(gè)或幾個(gè)數(shù)據(jù)周期組成。存儲(chǔ)器讀/寫(xiě)周期的解釋，取決于PCI總線上的存儲(chǔ)器控制器是否支持存儲(chǔ)器/cache之間的PCI傳輸協(xié)議。如果支持，則存儲(chǔ)器讀/寫(xiě)一般是通過(guò)cache來(lái)進(jìn)行；否則，是以數(shù)據(jù)塊非緩存方式來(lái)傳輸?？偩€系統(tǒng)

48、總線系統(tǒng)存儲(chǔ)器寫(xiě)和使無(wú)效周期與存儲(chǔ)器寫(xiě)周期的區(qū)別在于，前者不僅保證一個(gè)完整的cache行被寫(xiě)入，而且在總線上廣播“無(wú)效”信息，命令其他cache中的同一行地址變?yōu)闊o(wú)效。關(guān)于存儲(chǔ)器讀的三個(gè)總線周期的說(shuō)明示于表6.3中。特殊周期用于主設(shè)備將其信息(如狀態(tài)信息)廣播到多個(gè)目標(biāo)方。配置讀/寫(xiě)周期是PCI具有自動(dòng)配置能力的體現(xiàn)。PCI有三個(gè)相互獨(dú)立的物理地址空間，即存儲(chǔ)器、I/O、配置空間。雙地址周期用于主方指示它正在使用64位地址。 總線系統(tǒng)總線系統(tǒng)6.5.4總線周期操作總線周期操作(自閱） 下面以數(shù)據(jù)傳送類的總線周期為代表，說(shuō)明PCI總線周期的操作過(guò)程。一個(gè)讀操作總線周期時(shí)序示例（CAI演示） 圖中

49、的環(huán)形箭頭符號(hào)表示某信號(hào)線由一個(gè)設(shè)備驅(qū)動(dòng)轉(zhuǎn)換成另一設(shè)備驅(qū)動(dòng)的過(guò)渡期，避免兩個(gè)設(shè)備同時(shí)驅(qū)動(dòng)一條信號(hào)線的沖突。 我們看到，PCI總線周期的操作過(guò)程有如下特點(diǎn)：(1)采用同步時(shí)序協(xié)議。 總線上所有事件，即信號(hào)電平轉(zhuǎn)換出現(xiàn)在時(shí)鐘信號(hào)的下跳沿時(shí)刻，而對(duì)信號(hào)的采樣出現(xiàn)在時(shí)鐘信號(hào)的上跳沿時(shí)刻。(2)總線周期由被授權(quán)的主方啟動(dòng)，以幀F(xiàn)RAME#信號(hào)變?yōu)橛行?lái)指示一個(gè)總線周期的開(kāi)始。(3)一個(gè)總線周期由一個(gè)地址期和一個(gè)或多個(gè)數(shù)據(jù)期組成。在地址期內(nèi)除給出目標(biāo)地址外， 還在C/BE#線上給出總線命令以指明總線周期類型?？偩€系統(tǒng)總線系統(tǒng) (4)地址期為一個(gè)總線時(shí)鐘周期，一個(gè)數(shù)據(jù)期在沒(méi)有等待狀態(tài)下也是一個(gè)時(shí)鐘周期。一次

50、數(shù)據(jù)傳送是在掛鉤信號(hào)IRDY#和TRDY#都有效情況下完成，任一信號(hào)無(wú)效(在時(shí)鐘上跳沿被對(duì)方采樣到)，都將加入等待狀態(tài)。 (5)總線周期長(zhǎng)度由主方確定。在總線周期期間FRAME#持續(xù)有效，但在最后一個(gè)數(shù)據(jù)期開(kāi)始前撤除。由此可見(jiàn)，PCI的數(shù)據(jù)傳送以猝發(fā)式傳送為基本機(jī)制，且PCI具有無(wú)限制的猝發(fā)能力，猝發(fā)長(zhǎng)度由主方確定，沒(méi)有對(duì)猝發(fā)長(zhǎng)度加以固定限制。 (6)主方啟動(dòng)一個(gè)總線周期時(shí)要求目標(biāo)方確認(rèn)。即在FRAME#變?yōu)橛行Ш湍繕?biāo)地址送上AD線 后，目標(biāo)方在延遲一個(gè)時(shí)鐘周期后必須以DEVSEL#信號(hào)有效予以響應(yīng)。否則，主設(shè)備中止總線周期。(7)主方結(jié)束一個(gè)總線周期時(shí)不要求目標(biāo)方確認(rèn)。目標(biāo)方采樣到FRAME#信號(hào)已變?yōu)闊o(wú)效時(shí)，即知道下一數(shù)據(jù)傳送是最后一個(gè)數(shù)據(jù)期?？偩€系統(tǒng)總線系統(tǒng)6.5.5總線仲裁總線仲裁(自閱） PCI總線采用集中式仲裁方式，每個(gè)PCI主設(shè)備都有獨(dú)立的REQ#(總線請(qǐng)求)和GNT#(總線授權(quán))兩條信號(hào)線與中央仲裁器相連。由中央仲裁器根據(jù)一定的算法對(duì)各主設(shè)備的申請(qǐng)進(jìn)行仲裁，決定把總線使用權(quán)授予誰(shuí)。但PCI標(biāo)準(zhǔn)并沒(méi)有規(guī)定仲裁算法。 中央仲裁器不僅采樣每個(gè)設(shè)備的R