【學習】第一單元園林昆蟲基礎知識(1)

1、整理課件整理課件整理課件4.1.1 組合電路的特點組合電路的特點= F0（I0、I1, In - - 1）= F1（I0、I1, In - - 1）= F1（I0、I1, In - - 1）)( )(nntIFtY 一一、 邏輯功能特點邏輯功能特點 電路在任何時刻的輸出狀態(tài)只取決于該時刻的輸入電路在任何時刻的輸出狀態(tài)只取決于該時刻的輸入 狀態(tài)，而與原來的狀態(tài)無關。狀態(tài)，而與原來的狀態(tài)無關。二二、 電路結構特點電路結構特點(1) 輸出、輸入之間輸出、輸入之間沒有反饋延遲沒有反饋延遲電路電路(2) 不包含記憶性元件不包含記憶性元件( (觸發(fā)器觸發(fā)器) )，僅由，僅由門電路門電路構成構成I0I1In

2、-1Y0Y1Ym-1組合邏輯組合邏輯電路電路整理課件三、組合電路邏輯功能表示方法三、組合電路邏輯功能表示方法真值表，卡諾圖，邏輯表達式，波形圖真值表，卡諾圖，邏輯表達式，波形圖, 邏輯電路邏輯電路四、組合電路分類四、組合電路分類1. 按邏輯功能不同：按邏輯功能不同：加法器加法器 比較器比較器 編碼器編碼器 譯碼器譯碼器 數據選擇器和分配器數據選擇器和分配器 只讀存儲器只讀存儲器2. 按開關元件不同：按開關元件不同：CMOS TTL3. 按集成度不同：按集成度不同：SSI MSI LSI VLSI整理課件4. 1. 2 組合邏輯電路的分析組合邏輯電路的分析一、一、分析步驟分析步驟邏輯圖邏輯圖邏輯

3、表達式邏輯表達式化簡化簡真值表真值表說明功能說明功能確定確定整理課件分析下圖的邏輯功能分析下圖的邏輯功能Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1.AB&YY3Y2.二、二、 設計舉例設計舉例整理課件反演律反演律反演律反演律整理課件ABY001 100111001=A B整理課件.A B.Y = AB AB .AB.BAYA B = AB +AB整理課件=A B =1ABY邏輯符號邏輯符號=A BABY001 100100111整理課件分析圖中所示電路的邏輯功能分析圖中所示電路的邏輯功能CABCBABCAABCY CBAABC CBAABC 真值表真值表A

4、B CY0 0 00 0 10 1 00 1 1A B CY1 0 01 0 11 1 01 1 111000000判斷輸入信號極性是否相同的電路判斷輸入信號極性是否相同的電路YABC&1整理課件(1) 由邏輯要求，列出真值表由邏輯要求，列出真值表 (2) 由由真值表真值表寫出邏輯表達式寫出邏輯表達式 (3)化化簡和變換邏輯表達式簡和變換邏輯表達式 (4) 畫出邏輯圖畫出邏輯圖、4. 1. 3 組合邏輯電路的設計組合邏輯電路的設計PLD整理課件（1）設定變量：）設定變量：二、二、 設計舉例設計舉例 設計一個三人多數表決電路，每人有一個電鍵設計一個三人多數表決電路，每人有一個電鍵,如果贊成如果贊

5、成,就按電鍵就按電鍵,表示表示1,如果不贊成如果不贊成,不按電鍵不按電鍵,表示表示0,表決結果用指示燈來表決結果用指示燈來表示表示,如果多數贊成如果多數贊成,則指示燈亮則指示燈亮,否則否則,指示燈不亮。指示燈不亮。輸入輸入 A、B、C ， 輸出輸出 Y（2）狀態(tài)賦值：）狀態(tài)賦值：A、B、C = 0 表示表示不贊成不贊成Y = 0 表示表示指示燈不亮指示燈不亮1. 真值真值表表A、B、C = 1 表示表示贊成贊成Y = 1 表示表示指示燈亮指示燈亮整理課件ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111ABCCABCBABCAY 最簡與或式

6、最簡與或式最簡與非最簡與非-與非式與非式ABACBCY ABACBC CABCBABC ABACBC 整理課件3. 畫邏輯圖畫邏輯圖 用與門和或門實現用與門和或門實現ABACBCY ABYC&ABBC1&AC 用與非門實現用與非門實現 ABACBCY &整理課件 例例2. 2. 設計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電設計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個亮，否則視路。正常情況下，紅、黃、綠燈只有一個亮，否則視為故障狀態(tài)，發(fā)出報警信號，提醒有關人員修理為故障狀態(tài)，發(fā)出報警信號，提醒有關人員修理。輸入變量：輸入變量：1 - 亮亮0 - 滅滅輸出變量：輸出變量：R

7、（紅）（紅）Y（黃黃）G（綠綠）Z（有無故障）（有無故障）1 - 有有0 - 無無列真值表列真值表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1100101112. 卡諾圖化簡卡諾圖化簡RYG0100 01 11 1011111YGRGRYGYRZ 整理課件YGRGRYGYRZ 3. 畫邏輯圖畫邏輯圖&1&111RGYZ整理課件4.2 4.2 常用組合邏輯電路常用組合邏輯電路整理課件半加器半加器 全加器全加器 加法器加法器(多位多位)一、一、 半加器半加器兩個兩個 1 位二進制數相加不考慮低位進位。位二進制數相加不考慮低位進位。iiBA iiCS

8、0 00 11 01 10 01 01 00 1iiiiiBABAS iiiBAC 真真值值表表函數式函數式BA Ai+Bi = Si (和和) Ci (進位進位)整理課件邏邏輯輯圖圖曾曾用用符符號號國國標標符符號號半加器（半加器（Half Adder）Si&AiBi=1CiCOSiAiBiCiHASiAiBiCiiiiiiBABAS iiiBAC 函函數數式式BA 整理課件二二、 全加器（全加器（Full Adder）兩個兩個 1 位二進制數相加，考慮低位進位。位二進制數相加，考慮低位進位。 Ai + Bi + Ci -1 ( 低位進位低位進位 ) = Si ( 和和 ) Ci ( 向高位進

9、位向高位進位 )1 0 1 1 - A 1 1 1 0- B+- 低位進位低位進位100101111真真值值表表1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 1111- - - - - iiiiiiiiiiiiiCBACBACBACBAC標準標準與或式與或式A B Ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SiCiA B Ci-1SiCi0 01 01 00 11 00 10 11 1- S高位進位高位進位0整理課件卡諾圖卡諾圖全加器全加器ABC0100 01 11 101111SiABC0100 01 11 101111

10、Ci圈圈 “ 0 ”1111 - - - - - iiiiiiiiiiiiiCBACBACBACBAS11- - - iiiiiiiCBCABAC1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 11- - - iiiiiiiCBCABAC最簡與或式最簡與或式圈圈 “ 1 ”整理課件邏輯圖邏輯圖(a) 用用與門與門、或門或門和和非門非門實現實現曾用符號曾用符號國標符號國標符號COCISiAiBiCi-1CiFASiAiBiCi-1Ci&1111AiSiCiBiCi-11整理課件(b) 用用與或非門與或非門和和非門非門實現實現1111 - - - - - iiiiiiiii

11、iiiiCBACBACBACBAS11- - - iiiiiiiCBCABAC&1&1111CiSiAiBiCi-1整理課件(c) 用用異或門異或門實現實現1 -1 -1 -1 - iiiiiiiiiiiiiCBACBACBACBAS1 -1 -) ()(iiiiiiiiiiCBABACBABA1 -1 -)()(iiiiiiCBACBA1 - iiiCBA11-iiiiiiiCBCABAC整理課件三、加法器三、加法器實現多位二進制數相加的電路實現多位二進制數相加的電路1. 4 位串行進位加法器位串行進位加法器特點：特點：電路簡單，連接方便電路簡單，連接方便速度慢速度慢 01230123BBB

12、BBAAAAA C0S0B0A0C0-1COS SCIC1S1B1A1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI1 0 1 1+1 1 1 0整理課件2. 超前進位加法器超前進位加法器 作加法運算時，總進位信號由輸入二進制數直接作加法運算時，總進位信號由輸入二進制數直接產生。產生。1000000)(- - CBABAC011111)(CBABAC 1000001111)()(- - CBABABABA特點特點優(yōu)點：速度快優(yōu)點：速度快缺點：電路比較復雜缺點：電路比較復雜1 )(- - iiiiiiCBABAC整理課件邏輯結構示意圖邏輯結構示意圖集成芯片集成芯片CM

13、OS：CC4008TTL：74283 74LS283超前進位電路超前進位電路 S3 S2 S1 S0C3A3B3A2B2A1B1A0B0C0-1CICICICI整理課件4. 2 .2 編碼器編碼器編碼：編碼： 用文字、符號或者數字表示特定對象的過程用文字、符號或者數字表示特定對象的過程（用二進制代碼表示不同事物）（用二進制代碼表示不同事物）二進制編碼器二進制編碼器二二十進制編碼器十進制編碼器分類：分類：普通編碼器普通編碼器優(yōu)先編碼器優(yōu)先編碼器或或Y1I1Y2YmI2In二二進進制制代代碼碼信信息息輸輸入入編編 碼碼 器器 框框 圖圖整理課件一、普通編碼器一、普通編碼器用用 n 位二進制代碼對位

14、二進制代碼對 N = 2n 個信號進行編碼的電路個信號進行編碼的電路3 位二進制編碼器位二進制編碼器(8 線線- 3 線線)編碼表編碼表輸輸入入輸輸出出 I0 I7 是一組互相排斥的輸入變是一組互相排斥的輸入變量，任何時刻只能有一個端輸入有效量，任何時刻只能有一個端輸入有效信號。信號。輸輸 入入輸輸 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I73 位位二進制二進制編碼器編碼器I0I1I6I7Y2Y1Y0I2I4I5I3整理課件編碼表編碼表輸輸 入入輸輸 出出0 0 00 0 10 1 00 1 11 0 0

15、1 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I7函函數數式式Y2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I3+ I5 + I7邏輯圖邏輯圖 用用或門或門實現實現Y0 Y1 Y2111I7 I6 I5 I4 I3I2 I1I0 整理課件函數式函數式 用用實現實現76542IIIIY 76321IIIIY 75310IIIIY 7654IIII 7632IIII 7531IIII &Y0 Y1 Y24567IIII23II01II邏輯圖邏輯圖整理課件用用 4 位二進制代碼對位二進制代碼對 0 9 十個信號進

16、行編碼的電路十個信號進行編碼的電路其它常用其它常用二二-十進制編碼十進制編碼余余 3 碼碼 2421 碼碼 5211 碼碼 余余 3 循環(huán)碼循環(huán)碼 循環(huán)碼循環(huán)碼二二-十進制十進制編碼器編碼器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y3四位二進制代碼四位二進制代碼可以表示可以表示十六種十六種不同的狀態(tài)，其中不同的狀態(tài)，其中任何十種狀態(tài)都可以表示任何十種狀態(tài)都可以表示09十個數碼，最常用的十個數碼，最常用的是是8421碼碼。整理課件000111010000111100011011000000001118421 BCD 編碼器編碼器76542IIIIY76321IIIIY975310II

17、IIIY983IIY整理課件Y3 = I8+I9整理課件10000000011101101001& 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9整理課件二、優(yōu)先編碼器二、優(yōu)先編碼器整理課件優(yōu)先順序：優(yōu)先順序：I7 I0編碼表編碼表輸輸 入入輸輸 出出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0函數式函數式

18、1. 3 位二進制優(yōu)先編碼器位二進制優(yōu)先編碼器456745675676745675676772IIIIIIIIIIIIIIIIIIIIIIIY245345671 IIIIIIIIY12463465670 IIIIIIIIIIY整理課件輸入輸入輸出輸出為原為原變量變量邏邏輯輯圖圖輸入輸入輸出輸出為反為反變量變量Y2Y1Y0111&1111111111117I6I5I4I3I2I1I0I1112Y1Y0YI7I6I5I4I3I2I1I0整理課件編碼表編碼表輸入輸入輸出輸出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 0 0 0 0 1 0 0 0 1 1 1 0 0 1 0

19、1 1 1 0 0 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 0 1 1 1整理課件 (二進制二進制)輸出使能端輸出使能端74LS148 ：0I7I7I0I8個信號個信號輸入端輸入端 優(yōu)先順序優(yōu)先順序 3個二進制碼個二進制碼輸出端輸出端輸入輸入低電平有效低電平有效輸入輸入使能端使能端ST2Y1Y0Y低電平有效低電平有效優(yōu)先編碼工作狀態(tài)標志端優(yōu)先編碼工作狀態(tài)標志端SYESY整理課件輸輸 入入 輸輸 出出 1 1 ST0I2I3I4I5I6I7I 1I 0 1 1 1 1 1 1 1 1 1 1

20、1 1 1 0 0 0 0 1 0 0 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1優(yōu)先編碼器優(yōu)先編碼器74LS14874LS148功能表功能表 2Y1Y0YESYSY 1 1 1 1 0 0 0 0 0 1 0 0 1 0 1 0 1 0 0 10 1 1 0 1 1 0 0 0 1 1 0 1 0 11 1 0 0 11 1 1 0 1整理課件&111111Y0Y1Y2111111111YSYESI0I1I2I3I5I6I7I4STVCCGNDYS123456781615141312111

21、0974148I4I5I6I7STY1Y2YESI3I2I1I0Y0優(yōu)先編碼器優(yōu)先編碼器74LS14874LS148電路及引腳電路及引腳 整理課件01 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 1 1 1 1 工作工作 禁止禁止10 0 0 0整理課件 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 1 1 1 1 1工作工作 禁止禁止10 0 0 1整理課件 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 10 0 1 0 1 1 1 1工作工作 禁止禁止10 0 1 0整理課件 1 1 1 1 1 1 1 0 1 1 1 1

22、 1 1 1 10 1 1 1 1 1 1 1工作工作 禁止禁止10 1 1 1整理課件 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 11 1 1 1 0 0 0 0禁止禁止 工作工作01 0 0 0整理課件2. 二二-十進制優(yōu)先編碼器十進制優(yōu)先編碼器( )整理課件GND 1287654YYIIIII091233CC NYIIIIYU16 15 14 13 12 11 10 91 2 3 4 5 6 7 8整理課件4.2.3 4.2.3 譯碼器譯碼器一、二進制譯碼器一、二進制譯碼器二、二二、二-十進制譯碼器十進制譯碼器三、顯示譯碼器三、顯示譯碼器整理課件 譯碼器譯碼器編碼的逆過

23、程，將二進制代碼翻譯為原來的含義編碼的逆過程，將二進制代碼翻譯為原來的含義一、二進制譯碼器一、二進制譯碼器 輸入輸入 n 位二位二進制代碼進制代碼如：如： 2 線線 4 線譯碼器線譯碼器 3 線線 8 線譯碼器線譯碼器4 線線 16 線譯碼器線譯碼器A0Y0A1An-1Y1Ym-1二進制二進制譯碼器譯碼器輸出輸出 m 個個信號信號 m = 2n整理課件1. 3位二進制譯碼器位二進制譯碼器 ( 3 線線 8 線線)真值表真值表函數式函數式0127AAAY 0120AAAY 0121AAAY 0122AAAY 0123AAAY 0124AAAY 0125AAAY 0126AAAY A0Y0A1A2

24、Y1Y73 位位二進制二進制譯碼器譯碼器012 AAA01234567 YYYYYYYY0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1整理課件3 線線 - 8 線譯碼器邏輯圖線譯碼器邏輯圖000 輸出低電平有效輸出低電平有效工作原理：工作原理：11111101&Y7&Y6&Y5&Y4&Y3&Y2&Y1&Y0A

25、2A2A1A1A0A0111111A2A1A000111110111010101111110111110111110011111011101111111101101101111111101111111整理課件&111111&1A0A1A2S2S3Y0Y1Y2Y3Y4Y5Y6Y7S12. 集成集成 3 線線 8 線譯碼器線譯碼器 - 74LS138整理課件74LS138的真值表的真值表 1S2S3S2A1A0A 0Y1Y2Y3Y4Y5Y6Y7Y 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1

26、1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 輸輸 入入輸輸 出出整理課件引腳排列圖引腳排列圖功能示意圖功能示意圖321 SSS、輸入選通控制端輸入選通控制端1S 0321 SS或或芯片芯片禁止禁止工作工作0 1321 SSS且且芯片芯片正常

27、正常工作工作VCC 地地1324567816 15 14 13 12 11 10974LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y7 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 整理課件3. 二進制譯碼器的級聯二進制譯碼器的級聯 兩片兩片3 線線 8 線線4 線線-16 線線Y0Y7Y8Y1574LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 高位高位Y7 A0

28、 A1 A2 A3 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 低位低位Y7 10工作工作禁止禁止有輸出有輸出無輸出無輸出 1禁止禁止工作工作無輸出無輸出有輸出有輸出0 78 15整理課件三片三片 3 線線- 8 線線5 線線 - 24 線線34 AA（1）（）（2）（）（3）輸輸 出出工工 禁禁 禁禁70 YY禁禁 工工 禁禁158 YY禁禁 禁禁 工工2316 YY0 00 11 01 1禁禁 禁禁 禁禁全為全為 174LS138 (1)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y0Y7 Y77

29、4LS138 (3)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y16Y7 Y2374LS138 (2)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y8Y7 Y15A0A1A2A3A41整理課件4. 用二進制譯碼器實現組合邏輯函數用二進制譯碼器實現組合邏輯函數1. 基本原理：基本原理：二進制譯碼器又叫變量譯碼器或最小項二進制譯碼器又叫變量譯碼器或最小項譯碼器譯碼器,它的它的輸出端提供了其輸入變量的輸出端提供了其輸入變量的全部最小項全部最小項。0127AAAY 0120AAAY 0121AAAY 0, 1321 SS

30、S0m 1m 7m 任何一個函數都可以任何一個函數都可以寫成最小項之和的形式寫成最小項之和的形式74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 整理課件2. 基本步驟基本步驟(1) 選擇集成二進制譯碼器選擇集成二進制譯碼器(2) 寫函數的標準與非寫函數的標準與非-與非式與非式(3) 確認變量和輸入關系確認變量和輸入關系例例1用集成譯碼器實現函數用集成譯碼器實現函數ACBCABZ 3(1) 三個輸入變量，三個輸入變量，選選 3 線線 8 線譯碼器線譯碼器 7

31、4LS138(2) 函數的標準與非函數的標準與非-與非式與非式CBABCACABABCZ 37653mmmm 7653mmmm (4) 畫連線圖畫連線圖整理課件(4) 畫連線圖畫連線圖(3) 確認變量和輸入關系確認變量和輸入關系CABAAA 012 令令76533YYYYZ CBABCACABABCZ 37653mmmm 則則74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA &Z3ABC1在輸出端需增加一個與非門在輸出端需增加一個與非門整理課件例例2試用集成譯碼器設計一個全加器。試用集成譯碼器設計一個全加器。(1) 選擇譯碼器：選擇譯碼器：

32、COCISiAiBiCi-1Ci選選 3 線線 8 線譯碼器線譯碼器 74LS138(2) 寫出函數的標準寫出函數的標準與非與非- -與非與非式式1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 7421mmmm 7421mmmm 11- - - iiiiiiiCBCABAC1111- - - - - iiiiiiiiiiiiCBACBACBACBA7653mmmm 7653mmmm 整理課件74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA 17421mmmmSi 7653mmmmCi (3) 確認表達式確認表達式10

33、12 - - iiiCABAAAAiBiCi-17421YYYYSi 7653YYYYCi (4) 畫連線圖畫連線圖&Ci&Si整理課件功能特點：功能特點： 輸出端提供全部最小項輸出端提供全部最小項電路特點：電路特點： 與門與門( (原變量輸出原變量輸出) )與非門與非門( (反變量輸出反變量輸出) )4. 二進制譯碼器的主要特點二進制譯碼器的主要特點二、二二、二-十進制譯碼器十進制譯碼器將將 BCD 碼翻譯成對應的碼翻譯成對應的十個十個輸出信號輸出信號集成集成 4 線線 10 線線譯碼器：譯碼器： 7442 74LS42整理課件半導體顯示半導體顯示(LED)液晶顯示液晶顯示(LCD)共陽極共

34、陽極每字段是一只每字段是一只發(fā)光二極管發(fā)光二極管三、顯示譯碼器三、顯示譯碼器數碼顯示器數碼顯示器aebcfgdabcdefgR+ 5 VYaA3A2A1A0+VCC+VCC顯示顯示譯碼器譯碼器共陽共陽YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000 低電平低電平驅動驅動011100011111000000000010010000100整理課件共陰極共陰極abcdefgR+5 VYaA3A2A1A0+VCC顯示顯示譯碼器譯碼器共陰共陰YbYcYdYeYfYg 高電平高

35、電平驅動驅動00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd整理課件gfedcbaA3 A2 A1 A0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1

36、 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9整理課件驅動共陰極數碼管的電路驅動共陰極數碼管的電路 輸出輸出高電平高電平有效有效YaYbYcYdYeYfYgA3A2A1A011111111111111111111111整理課件驅動共陽極數碼管的電路驅動共陽極數碼管的電路A3A2A1A0YaYbYcYdYeYfYg 輸出輸出低電平低電平有效有效&1&111&1整理課件（3）七段顯示譯碼器）七段顯示譯碼器74LS247 是把是把8421BCD碼譯成對應于數碼管的七個字

37、段信號，碼譯成對應于數碼管的七個字段信號，驅動數碼管，顯示出相應的十進制數碼。驅動數碼管，顯示出相應的十進制數碼。輸入信號輸入信號 A3，A2，A1，A0輸出信號輸出信號a bdefg控制端控制端 LTRBIBI， VCCA1A2A3A0GND1234567816151413121110974LS247gLTBIRBIfedcbac整理課件74LS247功能表功能表 輸輸 入入 輸輸 出出 顯示顯示 LTRBIBI3A2A1A0Aabcdefg 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0

38、 0 0 0 0 0 0 1 1 1 0 0 0 1 1 0 0 1 1 1 1 0 1 8 全滅全滅 滅零滅零 1 1 0 0 1 0 0 0 1 0 0 1 0 2 1 1 0 0 1 1 0 0 0 0 1 1 0 3 1 1 0 1 0 0 1 0 0 1 1 0 0 4 1 1 0 1 0 1 0 1 0 0 1 0 0 5 1 1 0 1 1 0 0 1 0 0 0 0 0 6 1 1 0 1 1 1 0 0 0 1 1 1 1 7 1 1 1 0 0 1 0 0 0 0 0 0 0 1 1 1 0 0 1 0 0 0 0 1 0 0 8 9 整理課件74LS247和共陽極和共陽極

39、TLRO5O1HRA數碼管連接圖數碼管連接圖 +5V+5Va a c cd d f fg gA A1 1A A2 2A A3 3A A0 01 12 23 34 45 56 67 71515141413131212111110109 974LS24774LS2478 8GNDGND3003007 7V VCC CC LT RBI BILT RBI BI1616b b e e整理課件4. 3. 4 數據選擇器數據選擇器能夠從能夠從多路多路數據輸入中數據輸入中選擇一路選擇一路作為輸出的電路作為輸出的電路一、一、4 選選 1 數據選擇器數據選擇器輸輸入入數數據據輸輸出出數數據據選擇控制信號選擇控制信

40、號A0Y4選選1數據選擇器數據選擇器D0D3D1D2A11. 工作原理工作原理0 0 0 1 1 0 1 1 D0D1D2D3D0 0 0D0D A1 A0 2. 真值表真值表D1 0 1D2 1 0D3 1 1Y D1D2D33. 函數式函數式 013012011010AADAADAADAADY 整理課件一、一、4 選選 1 數據選擇器數據選擇器3. 函數式函數式013012011010AADAADAADAADY 4. 邏輯圖邏輯圖33221100 DmDmDmDm 1&11YA11A0D0D1D2D30 0 0 1 1 0 1 1 = D0= D1= D2= D3整理課件二、集成數據選擇器

41、二、集成數據選擇器1. 8 選選 1 數據選擇器數據選擇器74151 74LS151 74251 74LS251引引腳腳排排列列圖圖選選通通控控制制端端 SVCC 地地1324567816 15 14 13 12 11 10 974LS151D4 D5 D6 D7 A0 A1 A2 D3 D2 D1 D0 Y Y SA2 A0 地址端地址端D7 D0 數據輸入端數據輸入端數據輸出端數據輸出端、 YY整理課件 功功能能示示意意圖圖MUXD7A2D0A0A1SYY禁止禁止使能使能1 0 0 0 0D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7 0 0

42、 10 1 00 1 11 0 01 0 11 1 01 1 11 0 012701210120AAADAAADAAADY ，選擇器被禁止時當 1 S），選擇器被選中（使能，選擇器被選中（使能時時當當 0 S1 0YY0D1D2D3D4D5D A2 A1 A0 Y 1 0 1 0 0 0 0 D0 0 0 0 1 D1 0 0 1 0 D2 0 0 1 1 D3 0 1 0 0 D4 0 1 0 1 D5 0 1 1 0 D6 0 1 1 1 D7 6D7D74LS151的功能表的功能表 SY整理課件2. 集成數據選擇器的擴展集成數據選擇器的擴展兩片兩片 8 選選 1（74151）16 選選

43、1數據選擇器數據選擇器A2 A1 A0 A3 D15 D81Y1S74151 (2)D7A2D0ENA0A1YY2D7 D074151 (1)D7A2D0ENA0A1SYY1低位低位高位高位0 禁止禁止使能使能0 70 D0 D7 D0 D7 1 使能使能禁止禁止D8 D15 0 D8 D15 整理課件0 四片四片 8 選選 1（74151）32 選選 1 數據選擇器數據選擇器1/2 74LS139SA4A3A2A1A0&Y74LS139 雙雙 2 線線 - 4 線譯碼器線譯碼器74151 (4)D7A2D0ENA0A1S4Y374151 (1)D7A2D0ENA0A1D0S1Y074151

44、(2)D7A2D0ENA0A1S2Y174151 (3)D7A2D0ENA0A1S3Y2D7D8D15D16D23D24D311 1 1 1 1 0 7禁止禁止 禁止禁止 禁止禁止 禁止禁止 0 0 01 1 1 0 禁止禁止 禁止禁止 禁止禁止 使能使能 0 1禁止禁止 禁止禁止 使能使能 禁止禁止 禁止禁止 使能使能 禁止禁止 禁止禁止 使能使能 禁止禁止 禁止禁止 禁止禁止 1 01 1D0 D7 D8 D15 D16 D23 D24 D311 1 0 1 1 0 1 1 0 1 1 1 整理課件34 AA（1） （2） （3） （4）輸出信號輸出信號0 0工工 禁禁 禁禁 禁禁70 D

45、D0 1禁禁 工工 禁禁 禁禁158 DD1 0禁禁 禁禁 工工 禁禁2316 DD1 1禁禁 禁禁 禁禁 工工3124 DD譯譯碼碼器器輸輸出出00 Y01 Y02 Y03 Y四片四片 8 選選 1（74151）32 選選 1 數據選擇器數據選擇器真值表真值表使用使用 74LS139 雙雙 2 線線 - 4 線譯碼器線譯碼器整理課件三三、用數據選擇器實現組合邏輯函數用數據選擇器實現組合邏輯函數1. 原理：原理：選擇器輸出為標準與或式，含地址變量的選擇器輸出為標準與或式，含地址變量的全部最小項。例如全部最小項。例如 而任何組合邏輯函數都可以表示成為最小項之和而任何組合邏輯函數都可以表示成為最小

46、項之和的形式，故可用數據選擇器實現。的形式，故可用數據選擇器實現。013012011010AADAADAADAADY 01270120AAADAAADY 4 選選 18 選選 1整理課件2. 步驟步驟(1) 根據根據 n = k - 1 確定數據選擇器的規(guī)模和型號確定數據選擇器的規(guī)模和型號(n 選擇器選擇器地址碼地址碼，k 函數的函數的變量個數變量個數)(2) 寫出函數的寫出函數的標準與或式標準與或式和選擇器和選擇器輸出信號表達式輸出信號表達式(3) 對照比較確定選擇器各個輸入變量的表達式對照比較確定選擇器各個輸入變量的表達式 (4) 根據采用的根據采用的數據選擇器數據選擇器和和求出的表達式求

47、出的表達式畫出連畫出連線圖線圖整理課件3. 3. 應用舉例應用舉例例例 用數據選擇器實現函數用數據選擇器實現函數BAF(1)可用可用 數據選擇器數據選擇器 74LS15374LS153 是雙是雙4 選選 1 數據選擇器數據選擇器 0 0 0D00 0 10 1 00 1 1Y D1D2D3G A1 A0 1 0整理課件(2) 標準與或式標準與或式BABAF數據選擇器數據選擇器(3) 確定輸入變量和地址碼的對應關系確定輸入變量和地址碼的對應關系令令 A1 = A, A0 = B0110ABBABABAF則則 D0 = 0 D1 =D2 = 1 D3 = 0ABDBADBADBADY3210 FA

48、 BY1/2 74LS153D3D2D1D0A1A0ST(4) 畫連線圖畫連線圖013012011010AADAADAADAADY1整理課件 例例 用數據選擇器實現函數用數據選擇器實現函數(2) 標準與或式標準與或式ABCCABCBABCAF ACBCABF (1) 可用可用8 選選 1 數據選擇器數據選擇器 74LS151數據選擇器數據選擇器(3) 確定輸入變量和地址碼的對應關系確定輸入變量和地址碼的對應關系令令 A2 = A, A1 = B, A0 = C1 .1 .1 .1 .7653mmmmF則則 D3 = D5 =D6 = D7 = 1012701210120AAADAAADAAAD

49、Y 771100mDmDmDY D0 = D1 =D2 = D4 =0整理課件1 1 1 0 1 0 0 0 A B C 0 F(4)畫接線圖畫接線圖整理課件方法二方法二(2) 標準與或式標準與或式ABCCABCBABCAF (1)可用可用 4 選選 1 數據選擇器數據選擇器 74LS153數據選擇器數據選擇器(3) 確定輸入變量和地址碼的對應關系確定輸入變量和地址碼的對應關系令令 A1 = A, A0 = B01 BAABCBACBAF則則 D0 = 0 D1 =D2 = C D3 = 1方法一：公式法方法一：公式法ABDBADBADBADY3210 FA BY1/2 74LS153D3D2

50、D1D0A1A0ST1C(4) 畫連線圖畫連線圖012701210120AAADAAADAAADY 整理課件(4) 畫連線圖畫連線圖(與方法一相同與方法一相同)方法二：圖形法方法二：圖形法按按 A、B 順序寫出函數的標準與或式順序寫出函數的標準與或式ABCCABCBABCAF 含變量含變量 C 的的 F 的卡諾圖的卡諾圖含變量含變量 Di 的的 Y 的卡諾圖的卡諾圖AB0101A1A001010CC1D0D1D2D3令令 A1 = A, A0 = B則則 D0 = 0 D1 =D2 = C D3 = 1整理課件例例 用數據選擇器實現函數用數據選擇器實現函數 mZ148,9,10,12,3,4,

51、5,6,7, 解解 (2) 函數函數 Z 的標準與或式的標準與或式DABCDCABDCBADCBADCBA BCDADBCADCBADCBACDBAZ 8 選選 1012701210120AAADAAADAAADY (3) 確定輸入變量和地址碼的對應關系確定輸入變量和地址碼的對應關系(1) n = k-1 = 4-1 = 3若令若令A2 = A, A1= B, A0= C(4) 畫連線圖畫連線圖則則D2=D3 =D4 =1D0= 0用用 8 選選 1 數據選擇器數據選擇器 74LS151ZA B C1DD1D1=DDmDmDmmmmDmZ 7654321 11100 mDDDD 765Y 74

52、LS151D7D6D5D4D3D2D1D0A2A1A0S方法一：公式法方法一：公式法整理課件則則方法二：圖形法方法二：圖形法 mZ148,9,10,12,3,4,5,6,7,ABCD0001111000 01 11 100011111001111100DmDmDmmmmDmmZ 76543210 111000 m, 1432 DDDDm 112 mDm 613 mDm 7Dm 514 m, , 010DDD DDDD 765令令 A2 = A A1= B A0= C整理課件4. 3. 5 數據分配器數據分配器將將 1 路路輸入數據，根據需要分別傳送到輸入數據，根據需要分別傳送到 m 個個輸出端

53、輸出端一、一、1 路路-4 路數據分配器路數據分配器數據數據輸入輸入數據輸出數據輸出選擇控制選擇控制0 00 11 01 11A0A3210 YYYYD 0 0 00 D 0 00 0 D 00 0 0 D01AAD 01AAD 01AAD 01AAD &Y0&Y1&Y2&Y31A11A1DDA01 路路-4 路路數據分配器數據分配器Y0Y3Y1Y2A1真真值值表表函函數數式式邏輯圖邏輯圖整理課件二、集成數據分配器二、集成數據分配器用用 3 線線-8 線譯碼器線譯碼器可實現可實現 1 路路-8 路路數據分配器數據分配器數據輸出數據輸出 S1 數據輸入（數據輸入（D） 32使使能能控控制制端端、

54、 SS）數數據據輸輸出出（ 70DYY地址碼地址碼 數據輸入數據輸入( (任選一路任選一路) )。實實現現數數據據分分配配器器的的功功能能時時 , 032 SSS3 數據輸入（數據輸入（D）數數據據輸輸出出（ 70DYY 21使使能能控控制制端端、 SS。實現數據分配器的功能實現數據分配器的功能時時 , 0 , 121 SS74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 整理課件4. 3. 6 數值比較器數值比較器一、一、1 位數值比較器位數值比較器0 0

55、0 11 01 10 1 00 0 11 0 00 1 0真真值值表表函數式函數式邏輯圖邏輯圖 用用與非門與非門和和非門非門實現實現Ai Bi Li Gi MiLi( A B )Gi( A = B )Mi( A BL = 1A = BM = 1A 1 00= 1 00= 1 00=1 00=0 10 0 01= 0 01= 0 01= 1 00= 1 00= 1 00=1 00=0 10 0 01= 0 01= 0 01=0 01整理課件&1&1&1&1&1&1&1 1&1&1&1 1 MLGA2A1B3A3B2B1B01 A03M3G2M2G1M1G0M0G邏邏輯輯電電路路整理課件比比 較較

56、 輸輸 入入級級 聯聯 輸輸 入入輸輸 出出A3B3A2B2A1B1A0B0ABFA B 001= 001= 001= 001=001001=010010=100100 100= 100 4 位集成數值比較器的真值表位集成數值比較器的真值表級聯輸入：級聯輸入：供擴展使用，一般接低位芯片的比較輸出，即供擴展使用，一般接低位芯片的比較輸出，即 接低位芯片的接低位芯片的 FA B 。整理課件擴展：擴展：級級聯聯輸輸入入 集成數值比較器集成數值比較器 74LS85 (TTL) 兩片兩片 4 位位數值比較器數值比較器74LS85 AB74LS85 ABVCC A3 B2 A2 A1 B1 A0 B0B3

57、 AB FAB FA=B FAB地地1 2 3 4 5 6 7 816 15 14 13 12 11 10 97485 74LS851 8 位位數值比較器數值比較器低位比較結果低位比較結果高位比較結果高位比較結果 FAB FAB B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 比較輸出比較輸出整理課件 組合邏輯電路是由各種門電路組成的組合邏輯電路是由各種門電路組成的沒有記憶功沒有記憶功能能的電路。它的特點是任一時刻的輸出信號只取決于的電路。它的特點是任一時刻的輸出信號只取決于該時刻的輸入信號，而與電路原來所處的狀態(tài)無關。該時刻的輸入信號，而與電路

58、原來所處的狀態(tài)無關。邏輯圖邏輯圖邏輯表達式邏輯表達式化簡化簡真值表真值表說明功能說明功能邏輯抽象邏輯抽象列真值表列真值表寫表達式寫表達式化簡或變換化簡或變換畫邏輯圖畫邏輯圖整理課件1. 加法器：加法器：實現兩組多位二進制數相加的電路。實現兩組多位二進制數相加的電路。根據進位方式不同，可分為串行進位加法根據進位方式不同，可分為串行進位加法器和超前進位加法器。器和超前進位加法器。集成芯片：集成芯片：74LS183（TTL）、）、C661（CMOS） 雙全加器雙全加器兩片雙全加器（如兩片雙全加器（如74LS183） 四位串行進位加法器四位串行進位加法器74283、74LS283（TTL）CC4008

59、（CMOS） 四位二進制超前進位加法器四位二進制超前進位加法器整理課件2. 編碼器：編碼器：將輸入的電平信號編成二進制代碼的電路。將輸入的電平信號編成二進制代碼的電路。主要包括二進制編碼器、二主要包括二進制編碼器、二 十進制編碼十進制編碼器和優(yōu)先編碼器等。器和優(yōu)先編碼器等。3. 譯碼器：譯碼器：將輸入的二進制代碼譯成相應的電平信號。將輸入的二進制代碼譯成相應的電平信號。主要包括二進制譯碼器、二主要包括二進制譯碼器、二 十進制譯碼十進制譯碼器和顯示譯碼器等。器和顯示譯碼器等。集成芯片：集成芯片：74148、74LS148、74LS348（TTL） 8 線線 3 線優(yōu)先編碼器線優(yōu)先編碼器74147

60、、74LS147（TTL） 10 線線 4 線優(yōu)先編碼器線優(yōu)先編碼器集成芯片：集成芯片：74LS138（TTL） 3線線 8線譯碼器（二進制譯碼器）線譯碼器（二進制譯碼器）7442、74LS42（TTL） 4線線 10線譯碼器線譯碼器74247、74LS247（TTL） 共陽極顯示譯碼器共陽極顯示譯碼器7448、74248、7449、74249等（等（TTL） 共陰極顯示譯碼器共陰極顯示譯碼器整理課件4. 數據選擇器：數據選擇器：在地址碼的控制下，在同一時間內從在地址碼的控制下，在同一時間內從多路輸入信號中選擇相應的一路信號多路輸入信號中選擇相應的一路信號輸出的電路。常用于數據傳輸中的并輸出的