集電極開路門與三態(tài)輸出門的應用

1、集電極開路門與三態(tài)輸出門集電極開路門與三態(tài)輸出門的應用的應用n一、實驗目的一、實驗目的n1熟悉TTL集電極開路（OC）和三態(tài)（3S）輸出門的電路結構特性。n2. 掌握TTL集電極開路（OC）和三態(tài)（3S）輸出門的邏輯功能及應用。1. 集成門輸出結構及特性 推拉式輸出電路。集電極開路門（Open-Collector TTL Gate簡稱OC門三態(tài)門（Tristate TTL Gate）輸出門輸出門電路結構電路結構輸出特性輸出特性應用應用普通的TTL門推拉式輸出電路1：輸出與電源開關管導通0：輸出與地開關管導通輸出非高即低輸出端不能并聯(lián)OC門集電極開路門（內部輸出管集電極沒接其他電路）1：輸出高阻

2、，外接上拉電阻R L0：輸出與地開關管導通輸出并聯(lián)為與；電平轉換;靈活設計三態(tài)門有控制兩開關管都不導通電路1：輸出與電源開關管導通0：輸出與地開關管導通高阻：都不導通總線輸入全為 1設 VA= VB= 3.6 V VB1升高，足以使 T2 、T5 導通，Vo = 0.3 V,Y = 0。與非門的邏輯功能：全 1 出 0，有 0 出 1。輸入不全為 1VY不確定T2 、T5 截止， 設: VA= 0.3 V VB= 3.6 V，則 VB1 = 0.3 + 0.7 = 1 V 時: VB1 = 1 V， T2 、T5 截止；二極管 D 導通，使 VB3 = 1 V。T3、T4 截止，輸出端開路(高

3、阻狀態(tài))。E1EE = 1 時:二極管 D 截止，Y =A，同 TTL 非門1. OC門的特性及其應用用OC門74LS03驗證 OC門的“線與”功能。通過K1K2設置AB改變第1個與非門輸出，通過K3K4設置CD改變第2個與非門輸出，觀測兩個與非門輸出并聯(lián)信號（當VL=5V時可用實驗箱邏輯電平指示）。nRL為1k時，輸出F的表達式：CDABCDABF驗證OC門74LS03的特性， 輸入A 、B接邏輯電平輸出信號，輸出端Y接直流電壓表。VCC2接+5V,電阻為4.7K, 觀測輸出與輸入信號的邏輯關系，如果去掉R, 觀測輸出信號的變化。VCC2改接+15V， 檢測輸出信號的高電平和低電平電壓。 測

4、量上拉電阻的取值（選作） OC門上拉電阻過大，高電平輸出電流小;上拉電阻過小，低電平輸出電流小, 當OC門高電平和低電平負載固定值時，通過實驗測量出上拉電阻的取值范圍。 74LS03輸出接負載（可用電阻代替），VL接+5V，調節(jié)電位器Rw，要求輸出信號Y的高電平不小于3.5V, 低電平不大于0.3V,實驗求出上拉電阻的取值范圍。 三態(tài)門的特性及其應用三態(tài)門的特性及其應用驗證三態(tài)門74LS125的邏輯功能。 通過設置控制端 、輸入A改變輸出端Y為三種狀態(tài)；控制端E有效(0) ：Y=A 輸出由輸入確定,與外電路無關控制端E無效（1）：輸出端高阻態(tài)，該腳狀態(tài)與輸入無關， 由外電路確定 控制端 、三態(tài)門的輸入A接邏輯電平輸出信號，輸出端Y接邏輯電平顯示電路，通過開關K可使電阻接+5V或地，當 E無效為高電平，三態(tài)門輸出為高阻態(tài)時，輸出Y對應開關K的狀態(tài)（接+5V或地）為高電平或低電平；當 E有效為低電平時，Y=A用74LS125兩個三態(tài)門輸出構成一條總線。 多個三態(tài)輸出門可并聯(lián)構成一條總線，但必有控制使能端電路，在任一時刻只能有一個三態(tài)輸出門使能有效，其他都無效?？偩€的信號由有效的三態(tài)輸出門輸入確定。EEE控制端的波形。 控制端 、三態(tài)門的輸入A 、B接邏輯電平輸出信號，輸出端Y接邏輯電平顯示電路，觀測輸出與輸入及控制信號的邏輯關系。 控制端 接1kHz(100kHz)信號，一個三