第3章---邏輯門電路

1、2022-3-171 2022-3-1723.1 概述概述門電路的作用：是用以實現(xiàn)邏輯關(guān)系的電子電路，門電路的作用：是用以實現(xiàn)邏輯關(guān)系的電子電路，與基本邏輯關(guān)系相對應。與基本邏輯關(guān)系相對應。 ：與門、或門、與非門、或非門、異或門等。與門、或門、與非門、或非門、異或門等。門電路的輸出狀態(tài)與賦值對應關(guān)系：門電路的輸出狀態(tài)與賦值對應關(guān)系：正邏輯：正邏輯：高電位對應高電位對應“1”；低電位對應；低電位對應“0”。混合邏輯：混合邏輯：輸入用正邏輯、輸出用負邏輯；或者輸輸入用正邏輯、輸出用負邏輯；或者輸入用負邏輯、輸出用正邏輯。入用負邏輯、輸出用正邏輯。一般采用一般采用正邏輯正邏輯負邏輯：負邏輯：高電位對

2、應高電位對應“0”；低電位對應；低電位對應“1”。2022-3-173100VVcc在數(shù)字電路中，對電壓值為多少并不重要，在數(shù)字電路中，對電壓值為多少并不重要，只要能判斷高低電平即可。只要能判斷高低電平即可。K開開-VO輸出高電平，對應輸出高電平，對應“1” 。K合合-VO輸出低電平，對應輸出低電平，對應“0” 。VOKVccR V V2022-3-174 數(shù)字電路中的晶體二極管、三極管和MOS管工作在開關(guān)狀態(tài)。導通狀態(tài)：相當于開關(guān)閉合截止狀態(tài)：相當于開關(guān)斷開。邏輯變量兩狀態(tài)開關(guān)： 在邏輯代數(shù)中邏輯變量有兩種取值：0和1；電子開關(guān)有兩種狀態(tài)：閉合、斷開。半導體二極管、三極管和MOS管，則是構(gòu)成

3、這種電子開關(guān)的基本開關(guān)元件。2022-3-175 (1) 靜態(tài)特性： 斷開時，開關(guān)兩端的電壓不管多大，等效電阻ROFF = 無窮，電流IOFF = 0。 閉合時，流過其中的電流不管多大，等效電阻RON = 0，電壓UAK = 0。 (2) 動態(tài)特性：開通時間 ton = 0 關(guān)斷時間 toff = 0 理想開關(guān)的開關(guān)特性： 2022-3-176客觀世界中，沒有理想開關(guān)。乒乓開關(guān)、繼電器、接觸器等的靜態(tài)特性十分接近理想開關(guān)，但動態(tài)特性很差，無法滿足數(shù)字電路一秒鐘開關(guān)幾百萬次乃至數(shù)千萬次的需要。半導體二極管、三極管和MOS管做為開關(guān)使用時，其靜態(tài)特性不如機械開關(guān)，但動態(tài)特性很好。2022-3-17

4、7靜態(tài)特性及開關(guān)等效電路正向?qū)〞rUD(ON)0.7V（硅） 0.3V（鍺）RD幾 幾十相當于開關(guān)閉合 圖2-1 二極管的伏安特性曲線)1e(TsVvIi2022-3-178反向截止時反向飽和電流極小反向電阻很大（約幾百k）相當于開關(guān)斷開圖2-1 二極管的伏安特性曲線2022-3-179圖2-2 二極管的開關(guān)等效電路(a) 導通時 (b) 截止時圖2-1 二極管的伏安特性曲線開啟電壓理想化伏安特性曲線2022-3-1710高電平：VIH=VCC低電平：VIL=0 lVI=VIH D截止，VO=VOH=VCClVI=VIL D導通，VO=VOL=0.7V二極管開關(guān)特性應用二極管開關(guān)特性應用 20

5、22-3-17112. 動態(tài)特性：若輸入信號頻率過高，二極管會雙向?qū)?，失去單向?qū)щ娮饔谩Ｒ虼烁哳l應用時需考慮此參數(shù)。二極管從截止變?yōu)閷ê蛷膶ㄗ優(yōu)榻刂苟夹枰欢ǖ臅r間。通常后者所需的時間長得多。 反向恢復時間tre ：二極管從導通到截止所需的時間。一般為納秒數(shù)量級（通常tre 5ns ）。2022-3-17121. 靜態(tài)特性及開關(guān)等效電路在數(shù)字電路中，三極管作為開關(guān)元件，主要工作在飽和和截止兩種開關(guān)狀態(tài)，放大區(qū)只是極短暫的過渡狀態(tài)。圖2-3三極管的三種工作狀態(tài)（a）電路 （b）輸出特性曲線2022-3-1713開關(guān)等效電路(1) 截止狀態(tài) 條件：發(fā)射結(jié)反偏,集電結(jié)反偏特點：電流約為0A20

6、22-3-1714(2)飽和狀態(tài)條件：發(fā)射結(jié)正偏，集電結(jié)正偏特點：UBES=0.7V，UCES=0.3V/硅2022-3-1715圖2-4三極管開關(guān)等效電路(a) 截止時 (b) 飽和時2022-3-1716三三極管的開關(guān)特性極管的開關(guān)特性 NPN 型三極管截止、放大、飽和3 種工作狀態(tài)的特點工作狀態(tài)截 止放 大飽 和條 件iB00iBIBSiBIBS偏置情況發(fā)射結(jié)反偏集電結(jié)反偏uBE0，uBC0，uBC0，uBC0集電極電流iC0iCiBiCICSce間電壓uCEVCCuCEVCCiCRcuCEUCES0.3V工作特點ce間等效電阻很大，相當開關(guān)斷開可變很小，相當開關(guān)閉合2022-3-171

7、72. 三極管的開關(guān)時間（動態(tài)特性）圖2-5 三極管的開關(guān)時間 開啟時間ton 上升時間tr延遲時間td關(guān)閉時間toff下降時間tf存儲時間ts2022-3-1718(1) 開啟時間ton 三極管從截止到飽和所需的時間。ton = td +tr td ：延遲時間 tr ：上升時間(2) 關(guān)閉時間toff 三極管從飽和到截止所需的時間。toff = ts +tf ts ：存儲時間（幾個參數(shù)中最長的；飽和越深越長）tf ：下降時間toff ton 。開關(guān)時間一般在納秒數(shù)量級。高頻應用時需考慮。2022-3-17194、場效應管的開關(guān)特性 iD(mA) 0uDS(V)0 UT uGS(V)iD(mA

8、)uGS=10V8V6V4V2V工作原理電路轉(zhuǎn)移特性曲線輸出特性曲線GDSRD+VDDGDSRD+VDD截止狀態(tài)vIUT uo0可變電阻區(qū)可變電阻區(qū)恒流區(qū)恒流區(qū)截止區(qū)截止區(qū)GSGS(th)VV截止區(qū)截止區(qū)漏極和源極之間漏極和源極之間沒有導電溝道，沒有導電溝道，iD0?？勺冸娮鑵^(qū)可變電阻區(qū)當當vGS一定時，一定時，iD與與vDS之比之比近似等于一個常數(shù)，具有類近似等于一個常數(shù)，具有類似于線性電阻的性質(zhì)。似于線性電阻的性質(zhì)。恒流區(qū)恒流區(qū)iD的大小基本上由的大小基本上由vGS決定，決定，vDS的變化對的變化對iD的影響很小。的影響很小。2022-3-1720門電路的概念： 實現(xiàn)基本和常用邏輯運算的電

9、子電路，叫邏輯門電路。實現(xiàn)與運算的叫與門，實現(xiàn)或運算的叫或門，實現(xiàn)非運算的叫非門，也叫做反相器，等等。分立元件門電路和集成門電路: 分立元件門電路：用分立的元件和導線連接起來構(gòu)成的門電路。簡單、經(jīng)濟、功耗低，負載差。 集成門電路：把構(gòu)成門電路的元器件和連線都制作在一塊半導體芯片上，再封裝起來，便構(gòu)成了集成門電路。現(xiàn)在使用最多的是CMOS和TTL集成門電路。2022-3-1721電路工作原理A、B為輸入信號 （+3V或0V）Y 為輸出信號 VCC+12V表2-1電路輸入與輸出電壓的關(guān)系A(chǔ)BY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V2022-3-1722用邏輯1 1表示高電

10、平（此例為+3V+3V）用邏輯0 0表示低電平（此例為0.7V0.7V）ABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V3. 邏輯賦值并規(guī)定高低電平4. 真值表ABY000010100111表2-2 二極管與門的真值表A A、B B全1，Y Y才為1?？梢妼崿F(xiàn)了與邏輯2022-3-1723邏輯符號工作波形(又一種表示邏輯功能的方法）邏輯表達式Y(jié)A B圖2-6 二極管與門（a）電路 （b）邏輯符號 （c）工作波形2022-3-1724電路工作原理電路輸入與輸出電壓的關(guān)系A(chǔ)BY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VA、B為輸入信號（+3V或0V）Y為輸出

11、信號 2022-3-17254. 真值表ABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3V可見實現(xiàn)了或邏輯3. 邏輯賦值并規(guī)定高低電平用邏輯1 1表示高電平（此例為+2.3V+2.3V）用邏輯0 0表示低電平（此例為0V0V）ABY000011101111A A、B B有1，Y Y就1。表2-2 二極管或門的真值表2022-3-1726圖2-7 二極管或門（a）電路 （b）邏輯符號 （c）工作波形邏輯符號工作波形邏輯表達式Y(jié)A+ B2022-3-1727 電位指絕對電壓的大??；電平指一定的電壓范圍。 高電平和低電平：在數(shù)字電路中分別表示兩段電壓范圍。 例：上面二極管與門電路中規(guī)

12、定高電平為3V，低電平0.7V。 又如，TTL電路中，通常規(guī)定高電平的額定值為3V，但從2V到5V都算高電平；低電平的額定值為0.3V，但從0V到0.8V都算作低電平。關(guān)于高低電平的概念 2022-3-17282. 邏輯狀態(tài)賦值 在數(shù)字電路中，用邏輯0和邏輯1分別表示輸入、輸出高電平和低電平的過程稱為邏輯賦值。 經(jīng)過邏輯賦值之后可以得到邏輯電路的真值表，便于進行邏輯分析。2022-3-1729圖2-8 非門(a) 電路 （b）邏輯符號電路工作原理A為輸入信號 （+3.6V或0.3V）Y為輸出信號 AY0.3V+VCC3.6V0.3V2022-3-17303. 邏輯賦值并規(guī)定高低電平用邏輯1 1

13、表示高電平（此例為+3.6V+3.6V）用邏輯0 0表示低電平（此例為0.3V0.3V）4. 真值表AY0.3V+VCC3.6V0.3VAY0110表2-4 三極管非門的真值表A與Y相反可見實現(xiàn)了非邏輯Y=A2022-3-17312022-3-1732什么是高電平？什么是低電平？什么是狀態(tài)賦值？什么是正邏輯？什么是負邏輯？二極管與門、或門有何優(yōu)點和缺點？2022-3-1733MOS門電路：以MOS管作為開關(guān)元件構(gòu)成的門電路。(metal-oxide-semiconductor) MOS門電路，尤其是CMOS門電路具有制造工藝簡單、集成度高、抗干擾能力強、功耗低、價格便宜等優(yōu)點，得到了十分迅速的

14、發(fā)展。2022-3-17341MOS管的開關(guān)特性 MOS管有NMOS管和PMOS管兩種。 當NMOS管和PMOS管成對出現(xiàn)在電路中，且二者在工作中互補，稱為CMOS管(意為互補)。(complementary-symmetery metal-oxide-semiconductor)MOS管有增強型和耗盡型兩種。 在數(shù)字電路中，多采用增強型。2022-3-1735一、MOS管的結(jié)構(gòu)和工作原理管的結(jié)構(gòu)和工作原理PNNGSD金屬鋁金屬鋁兩個兩個N區(qū)區(qū)SiO2絕緣層絕緣層P型襯底型襯底導電溝道導電溝道源極源極柵極柵極漏極漏極2022-3-1736圖2-24 NMOS管的電路符號及轉(zhuǎn)移特性 (a) 電路

15、符號 （b）轉(zhuǎn)移特性D接正電源截止導通導通電阻相當小 （1）NMOS管的開關(guān)特性 V VGH(th)GH(th)2022-3-1737圖2-25 PMOS管的電路符號及轉(zhuǎn)移特性 (a) 電路符號 （b）轉(zhuǎn)移特性D接負電源 （2）PMOS管的開關(guān)特性 導通導通電阻相當小截止2022-3-1738OFF ，截止狀態(tài) ON，導通狀態(tài)2022-3-1739l增強型l耗盡型大量正離子導電溝道2022-3-1740圖2-26 CMOS反相器 PMOS管負載管NMOS管驅(qū)動管 開啟電壓|UTP|=UTN，且小于VDD。 2CMOS反相器的工作原理 （1）基本電路結(jié)構(gòu)2022-3-1741 （2）工作原理圖2

16、-26 CMOS反相器 UIL=0V截止導通UOHVDD當uI= UIL=0V時，VTN截止，VTP導通，uO =UOHVDD 2022-3-1742圖2-26 CMOS反相器 UIH= VDD截止UOL 0V當uI =UIH = VDD ，VTN導通，VTP截止， uO =UOL0V導通2022-3-1743 （3）邏輯功能實現(xiàn)反相器功能（非邏輯）。 （4）工作特點VTP和VTN總是一管導通而另一管截止，流過VTP和VTN的靜態(tài)電流極?。{安數(shù)量級），因而CMOS反相器的靜態(tài)功耗極小。這是CMOS電路最突出的優(yōu)點之一。2022-3-1744圖2-27 CMOS反相器的電壓傳輸特性和電流傳輸特

17、性 3 電壓傳輸特性和電流傳輸特性AB段：截止區(qū)i iD D為0BC段：轉(zhuǎn)折區(qū)閾值電壓UTHVDD/2轉(zhuǎn)折區(qū)中點：電流最大CMOS反相器在使用時應盡量避免長期工作在BC段。CD段：導通區(qū)2022-3-1745(max)(max)OLILNLVVV輸入低電平時噪聲容限：輸入低電平時噪聲容限： 在保證輸出高、低電在保證輸出高、低電平基本不變的條件下平基本不變的條件下,輸入輸入電平的允許波動范圍稱為電平的允許波動范圍稱為輸入端噪聲容限。輸入端噪聲容限。(min)(min)IHOHNHVVV輸入高電平時噪聲容限：輸入高電平時噪聲容限：4、輸入端噪聲容限、輸入端噪聲容限 2022-3-1746噪聲容限衡

18、量門電路的噪聲容限衡量門電路的抗干擾能力?？垢蓴_能力。噪聲容限越大，表明電路抗干擾能力越強。噪聲容限越大，表明電路抗干擾能力越強。 測試表明：測試表明：CMOS電路噪聲容限電路噪聲容限VNH=VNL30VDD，且隨，且隨VDD的增加而的增加而加大。加大。2022-3-1747l結(jié)論：可以通過提高VDD來提高噪聲容限2022-3-1748 因為因為MOS管的柵極和襯底之間存在著以管的柵極和襯底之間存在著以SiO2為介質(zhì)為介質(zhì)的輸入電容，而絕緣介質(zhì)非常薄，極易被擊穿，所以應采的輸入電容，而絕緣介質(zhì)非常薄，極易被擊穿，所以應采取保護措施。取保護措施。一74HC74HC系列系列40004000系列系列

19、2022-3-1749OLGSOLOLOLVVIIfV下，同樣的低電平輸出特性)(. 1灌電流灌電流2022-3-1750越少下，同樣的高電平輸出特性OHGSOHOHOHVVIIfV)(. 1拉電流拉電流2022-3-1751一、傳輸延遲時間一、傳輸延遲時間 tviotvoo50%50%tpHLtpLH平均傳輸時間平均傳輸時間)(21pHLpLHpdttt2022-3-1752噪聲電壓噪聲電壓持續(xù)時間持續(xù)時間 噪聲電壓作用時間越短、電源電噪聲電壓作用時間越短、電源電壓越高，交流噪聲容限越大。壓越高，交流噪聲容限越大。2022-3-1753功耗相比，可以忽略靜態(tài)功耗極小，與動態(tài))(1,. 121

20、43ttttTTTAVTAVDDTdtidtiTIIVP其中導通功耗 反相器從一種穩(wěn)定狀態(tài)突然變到另一種穩(wěn)定狀態(tài)的過反相器從一種穩(wěn)定狀態(tài)突然變到另一種穩(wěn)定狀態(tài)的過程中，將產(chǎn)生附加的功耗，即為動態(tài)功耗。程中，將產(chǎn)生附加的功耗，即為動態(tài)功耗。2022-3-17542212DDLCNLIPLDDICfVCPiTCViCTVVP可得平均功耗放電，有經(jīng)當充電，有向經(jīng)當負載電容充放電功耗,.CTDPPP總的動態(tài)功耗. 32022-3-1755 負載管串聯(lián)（串聯(lián)開關(guān)）1 CMOS或非門 驅(qū)動管并聯(lián)（并聯(lián)開關(guān)）圖2-28 CMOS或非門 A、B有高電平，則驅(qū)動管導通、負載管截止，輸出為低電平。 10截止導通2

21、022-3-1756 該電路具有或非邏輯功能,即Y=(A+B) 當輸入全為低電平，兩個驅(qū)動管均截止，兩個負載管均導通，輸出為高電平。00截止導通12022-3-17572.與非門與非門)(BAY2022-3-1758任一輸入端為任一輸入端為0，設，設vA=0vA=0截止截止 導通導通 vO=12022-3-1759輸入全為輸入全為1vA=1vB=1導通導通 截止截止 vO=02022-3-1760與非門（存在的問題）值不同對應的達到開啟電壓時，的、使也更高越高，輸入端越多，端數(shù)目的影響輸出的高低電平受輸入則則則則受輸入狀態(tài)影響輸出電阻存在的缺點：IGSOHOLONONOONONOONONONO

22、ONONONOOVVTTVVRRRBARRRBARRRRBARRRRBAR4231314232011021002111)()(,/,:)(2022-3-1761解決方法與非門緩沖器或非門2022-3-1762)(,. 2. 1211DDDDDDLVVVR可以不等于使用時允許外接器或用作電平轉(zhuǎn)換、驅(qū)動現(xiàn)線與可將輸出并聯(lián)使用，實2022-3-1763Y=YY=Y1 1Y Y2 2為什么需要為什么需要ODOD門？門？普通與非門輸出不能直接連在一起普通與非門輸出不能直接連在一起實現(xiàn)實現(xiàn)“線與線與”！ABYCD2022-3-1764RL的選擇：的選擇：(max)LIHOHOHDDLRmInIVVROHL

23、IHOHDDVRmInIV)(n是并聯(lián)是并聯(lián)OD門的數(shù)目，門的數(shù)目，m是負載門電路高電平輸入電流的數(shù)目是負載門電路高電平輸入電流的數(shù)目。IOHIIHVDDVILVILVILRLVOHn個m個2022-3-1765(max)/ )(OLILLOLDDIImRVV(min)(max)|LILOLOLDDLRImIVVR m是負載門電路低電平輸入電流的數(shù)目。在負載門為是負載門電路低電平輸入電流的數(shù)目。在負載門為CMOS門電路的情況下，門電路的情況下，m和和m相等。相等。(min)(max)LLLRRRVIHVILVILVDDRLVOLIOLIILm個2022-3-1766 （1）電路結(jié)構(gòu)C和C是一對

24、互補的控制信號。由于T1和T2在結(jié)構(gòu)上對稱，所以圖中的輸入和輸出端可以互換，又稱雙向開關(guān)。4 CMOS傳輸門 圖2-30 CMOS傳輸門（a）電路 （b）邏輯符號2022-3-1767若 C =1（接VDD )、C =0（接地），當0vI(VDD|UT|)時，T1導通；當|UT|vIVDD 時，T2導通；vI在0VDD之間變化時，T1和T2至少有一管導通，使傳輸門TG導通。 （2） 工作原理（了解）若 C = 0（接地)、 C = 1（接VDD ），vI在0VDD 之間變化時，T1和T2均截止，即傳輸門TG截止。2022-3-1768 （3） 應用舉例 圖2-31 CMOS模擬開關(guān) CMOS模

25、擬開關(guān)：實現(xiàn)單刀雙擲開關(guān)的功能。 C = 0時，TG1導通、TG2截止，uO = uI1； C = 1時，TG1截止、TG2導通，uO = uI2。2022-3-1769圖2-32 CMOS三態(tài)門(a)電路 (b) 邏輯符號 當EN= 0時，TG導通，Y=A； 當EN=1時，TG截止，Y為高阻輸出。 CMOS三態(tài)門2022-3-17702022-3-17715. CMOS電路的優(yōu)點 （1）微功耗。 CMOS電路靜態(tài)電流很小，約為納安數(shù)量級。 （2）抗干擾能力很強。 輸入噪聲容限可達到VDD/2。 （3）電源電壓范圍寬。 多數(shù)CMOS電路可在318V的電源電壓范圍 內(nèi)正常工作。 （4）輸入阻抗高

26、。 （5）負載能力強。 CMOS電路可以帶50個同類門以上。 （6）邏輯擺幅大。（低電平0V，高電平VDD ）2022-3-1772 2022-3-1773TTL集成邏輯門電路的輸入和輸出結(jié)構(gòu)均采用半導體三極管，所以稱晶體管晶體管邏輯門電路(Transistor-Transistor Logic)簡稱TTL電路。TTL電路的基本環(huán)節(jié)是反相器。簡單了解TTL反相器的電路及工作原理，重點掌握其特性曲線和主要參數(shù)（應用所需知識）。2022-3-17741. 電路組成圖2-9 TTL反相器的基本電路 2022-3-1775(1) 輸入級當輸入低電平時， uI=0.3V，發(fā)射結(jié)正向?qū)ǎ?uB1=1.0

27、V當輸入高電平時， uI=3.6V，發(fā)射結(jié)受后級電路的影響將反向截止。 uB1由后級電路決定。NNP2022-3-1776(2) 中間級反相器T2實現(xiàn)非邏輯反相輸出同相輸出向后級提供反相與同相輸出。輸入高電 壓時飽和輸入低電壓時截止2022-3-1777(3) 輸出級（推拉式輸出） T4為射極跟隨器低輸入高輸入飽和截止低輸入高輸入截止導通2022-3-17782. 工作原理（1）當輸入高電平時， uI=3.6V，T1處于倒置工作狀態(tài)，集電結(jié)正偏，發(fā)射結(jié)反偏，uB1=0.7V3=2.1V，T1、T2和T5全部導通，輸出為低電平uO=0.3V。2.1V0.3V3.6V2022-3-1779（2）

28、當輸入低電平時， uI=0.3V，T1發(fā)射結(jié)導通，uB1=0.3V+0.7V=1V，T2和T5均截止，T4和D2導通。輸出高電平uO =VCC U UR2R2- -UBE4-UD25V-0.7V-0.7V=3.6V1V3.6V0.3V2022-3-1780 (3) 采用推拉式輸出級利于提高開關(guān)速度和負載能力 T4組成射極輸出器，優(yōu)點是既能提高開關(guān)速度，又能提高負載能力。 當輸入高電平時，T5飽和，uB4=uC2=0.3V+0.7V=1V，T4和D2截止，T5的集電極電流可以全部用來驅(qū)動負載。 當輸入低電平時，T5截止，T4導通(為射極輸出器)，其輸出電阻很小，帶負載能力很強。 可見，無論輸入如

29、何，T4和T5總是一管導通而另一管截止。 這種推拉式工作方式，帶負載能力很強。 2022-3-1781電壓傳輸特性：輸出電壓uO與輸入電壓uI的關(guān)系曲線。圖2-10 TTL反相器電路的電壓傳輸特性截止區(qū)線性區(qū)轉(zhuǎn)折區(qū)飽和區(qū)T2、 T5截止，T4導通導通T5飽和，稱開門T4截止，T2導通導通T2、 T5導通導通，T4截止2022-3-17822. 結(jié)合電壓傳輸特性介紹幾個參數(shù) (1) 輸出高電平UOH 典型值為3V。(2) 輸出低電平UOL 典型值為0.3V。2022-3-1783(3) 開門電平UON一般要求UON1.8V(4) 關(guān)門電平UOFF一般要求UOFF0.8V 在保證輸出為額定低電平的

30、條件下，允許的最小輸入高電平的數(shù)值，稱為開門電平UON。在保證輸出為額定高電平的條件下，允許的最大輸入低電平的數(shù)值，稱為關(guān)門電平UOFF。UOFFUON2022-3-1784(5) 閾值電壓UTH 電壓傳輸特性曲線轉(zhuǎn)折區(qū)中點所對應的uI值稱為閾值電壓UTH（threshold又稱門檻電平）。通常UTH1.4V。 (6) 噪聲容限（ UNL和UNH ） 噪聲容限也稱抗干擾能力，它反映門電路在多大的干擾電壓下仍能正常工作。 UNL和UNH越大，電路的抗干擾能力越強。2022-3-1785UOFFUNLUILUONUNHUIH2022-3-1786 低電平噪聲容限（低電平正向干擾范圍） UNL=UO

31、FF-UIL UIL為電路輸入低電平的典型值（0.3V） 若UOFF=0.8V，則有 UNL=0.8-0.3=0.5 (V) 高電平噪聲容限（高電平負向干擾范圍）UNH = UIH - UON UIH為電路輸入高電平的典型值（3V） 若UON=1.8V，則有 UNH = 3-1.8 =1.2 (V)2022-3-17871. 輸入伏安特性輸入電壓和輸入電流之間的關(guān)系曲線。圖2-11 TTL反相器的輸入伏安特性輸入伏安特性曲線輸入短路電輸入短路電流流IIS(IIL)高電平輸入電流高電平輸入電流IIH2022-3-1788圖2-12 輸入負載特性曲線 （a）測試電路 （b）輸入負載特性曲線 TTL

32、反相器的輸入端對地接上電阻RI 時，uI隨RI 的變化而變化的關(guān)系曲線。2. 輸入負載特性2022-3-1789在一定范圍內(nèi)，uI隨RI的增大而升高。但當輸入電壓uI達到1.4V以后，uB1 = 2.1V，RI增大，由于uB1不變，故uI = 1.4V也不變。這時T2和T5飽和導通，輸出為低電平。2022-3-1790RI 不大不小時，工作在線性區(qū)或轉(zhuǎn)折區(qū)。RI 較小時，關(guān)門，輸出高電平；RI 較大時，開門，輸出低電平；ROFFRONRI 懸空時？2022-3-1791(1) 關(guān)門電阻ROFF 在保證門電路輸出為額定高電平的條件下，所允許RI 的最大值稱為關(guān)門電阻。典型的TTL門電路ROFF

33、0.7k。 (2) 開門電阻RON 在保證門電路輸出為額定低電平的條件下，所允許RI 的最小值稱為開門電阻。典型的TTL門電路RON 2k。 數(shù)字電路中要求輸入負載電阻RI RON或RI ROFF ，否則輸入信號將不在高低電平范圍內(nèi)。振蕩電路則令 ROFF RI RON使電路處于轉(zhuǎn)折區(qū)。2022-3-17923. 輸出特性 指輸出電壓與輸出電流之間的關(guān)系曲線。(1) 輸出高電平時的輸出特性負載電流iL不可過大，否則輸出高電平會降低。圖2-13 輸出高電平時的輸出特性（a）電路 （b）特性曲線拉電流負載2022-3-1793圖2-14輸出低電平時的輸出特性（a）電路 （b）特性曲線(2) 輸出低

34、電平時的輸出特性負載電流iL不可過大，否則輸出低電平會升高。一般灌電流在20 mA以下時，電路可以正常工作。典型TTL門電路的灌電流負載為12.8 mA。 灌電流負載2022-3-17941. 平均傳輸延遲時間tpd 平均傳輸延遲時間tpd表征了門電路的開關(guān)速度。 tpd = （tpLH +tpHL）/2 圖2-15 TTL反相器的平均延遲時間 2022-3-17952 TTL門電路主要參數(shù)的典型數(shù)據(jù)表2-5 74系列TTL門電路主要參數(shù)的典型數(shù)據(jù)參 數(shù) 名 稱典 型 數(shù) 據(jù) 導通電源電流 ICCL 10 mA 截止電源電流 ICCH 5 mA 輸出高電平 UOH 3 V 輸出低電平 UOL

35、0.35 V 輸入短路電流 IIS 2.2 mA 輸入漏電流 IIH 70A 開門電平 UON 1.8 V 關(guān)門電平 UOFF 0.8 V 平均傳輸時間 tpd 30 ns2022-3-1796 2022-3-1797TTL反相器的電壓傳輸特性有哪幾個區(qū)？TTL反相器主要有哪些特性？TTL反相器的主要參數(shù)有哪些？2022-3-1798每一個發(fā)射極能各自獨立形成正向偏置的發(fā)射結(jié)，并可使三極管進入放大或飽和區(qū)。圖2-16 多發(fā)射極三極管 1TTL與非門的電路結(jié)構(gòu)及工作原理 有0.3V箝位于1.0V全為3.6V集電結(jié)導通2022-3-1799圖2-17二輸入TTL與非門電路(a)電路 (b) 邏輯符

36、號全1輸出0有0輸出11V2.1V2022-3-17100 TTL集成門電路的封裝：集成門電路的封裝： 雙列直插式雙列直插式 如：如：TTLTTL門電路芯片（門電路芯片（四四2 2輸入與非門輸入與非門，型號型號74LS00 74LS00 ) )地地GNDGND外外 形形管腳管腳 電源電源V VCCCC（+5V+5V）2022-3-1710174LS00內(nèi)含4個2輸入與非門，74LS20內(nèi)含2個4輸入與非門。2022-3-17102兩方框中電路相同兩方框中電路相同A為高電平時，T2、T5同時導通，T4截止，輸出Y為低電平。B為高電平時，T2、T5同時導通，T4截止，輸出Y為低電平。A、B都為低電

37、都為低電平時平時，T2、T2同時截止，T5截止，T4導通，輸出Y為高電平。)(BAY2.或非門或非門2022-3-17103或非門或非門與或非門與或非門2022-3-17104)(DCBAY3.與與或或非非門門2022-3-171054.異或門異或門若A、B同時為高電平，T6、T9導通，T8截止，輸出低電平；A、B同時為低電平，T4、T5同時截止，使T7、T9導通，T8截止，輸出也為低電平。A、B不同時，T1正向飽和導通，T6截止；T4、T5中必有一個導通，從而使T7截止。T6、T7同時截止，使得T8導通，T9截止，輸出為高電平。2022-3-1710674LS86異或門異或門2022-3-1

38、7107為何要采用集電極開路門呢？首先，若兩個門的輸出一高一低，當兩個門的輸出端并聯(lián)以后，必然有很大的電流同時流過這兩個門的輸出級，而且電流的數(shù)值遠遠超過正常的工作電流，而且，輸出端也，不能實現(xiàn)應有的邏輯功能。 2022-3-17108圖2-18推拉式輸出級并聯(lián)的情況01很大的電流不高不低的電平：1/0?2022-3-17109 其次，在采用推拉式輸出級的門電路中，電源一經(jīng)確定（通常規(guī)定為5V），輸出的高電平也就固定了（不可能高于電源電壓5V），因而無法滿足對不同輸出高電平的需要。 集電極開路門（簡稱OC門）就是為克服以上局限性而設計的一種TTL門電路。 2022-3-17110 (1)電路結(jié)

39、構(gòu)：輸出級是集電極開路的。 1集電極開路門的電路結(jié)構(gòu) (2)邏輯符號：用“”表示集電極開路。圖2-19 集電極開路的TTL與非門（a）電路 （b）邏輯符號集電極開路2022-3-17111(3)工作原理：當T5飽和，輸出低電平UOL0.3V；當T5截止，由外接電源E通過外接上拉電阻提供高電平UOHE。因此， OC門電路必須外接電源和負載電阻，才能提供高電平輸出信號。2022-3-17112(1) OC門的輸出端并聯(lián)，實現(xiàn)線與功能。 RL為外接負載電阻。圖2-20 OC門的輸出端并聯(lián)實現(xiàn)線與功能 Y1Y2Y000010100111)()()(21CDABCDABYYY2022-3-17113圖2

40、-21用OC門實現(xiàn)電平轉(zhuǎn)換的電路 （2）用OC門實現(xiàn)電平轉(zhuǎn)換2022-3-17114三態(tài)門電路的輸出有三種可能出現(xiàn)的狀態(tài)：高電平、低電平、高阻。何為高阻狀態(tài)？懸空、懸浮狀態(tài)，又稱為禁止狀態(tài)。測電阻為，故稱為高阻狀態(tài)。測電壓為0V，但不是接地。因為懸空，所以測其電流為0A。2022-3-17115(1)電路結(jié)構(gòu)：增加了控制輸入端（Enable）。 1三態(tài)門的電路結(jié)構(gòu)(2)工作原理：01Y(AB) EN= 0時，時，電路為正常的與非工作狀態(tài)，所以稱控制端低電平有效。2022-3-1711610導通0.7V0.7V截止截止高阻當EN = 1時，門電路輸出端處于懸空的高阻狀態(tài)。2022-3-17117

41、(2)邏輯符號低電平有效用“”表示輸出為三態(tài)。高電平有效2022-3-171182三態(tài)門的主要應用實現(xiàn)總線傳輸要求各門的控制端EN輪流為高電平，且在任何時刻只有一個門的控制端為高電平。圖2-23 用三態(tài)門實現(xiàn)總線傳輸 如有8個門，則8個EN端的波形應依次為高電平，如下頁所示。2022-3-171192022-3-171202022-3-17121 1輸入電路的靜電保護 CMOS電路的輸入端設置了保護電路，給使用者帶來很大方便。但是，這種保護還是有限的。由于CMOS電路的輸入阻抗高，極易產(chǎn)生感應較高的靜電電壓，從而擊穿MOS管柵極極薄的絕緣層，造成器件的永久損壞。為避免靜電損壞，應注意以下幾點：

42、 2022-3-17122 （1）所有與CMOS電路直接接觸的工具、儀表等必須可靠接地。 （2）存儲和運輸CMOS電路，最好采用金屬屏蔽層做包裝材料。2多余的輸入端不能懸空。輸入端懸空極易產(chǎn)生感應較高的靜電電壓，造成器件的永久損壞。對多余的輸入端，可以按功能要求接電源或接地，或者與其它輸入端并聯(lián)使用。2022-3-171231多余或暫時不用的輸入端不能懸空，可按以下方法處理：（1）與其它輸入端并聯(lián)使用。 （2）將不用的輸入端按照電路功能要求接電源或接地。比如將與門、與非門的多余輸入端接電源，將或門、或非門的多余輸入端接地。2022-3-17124BABABAY 要實現(xiàn)要實現(xiàn)Y=AY=A，輸入端

43、，輸入端B B應如何連接？應如何連接？BABABAY B=0B=0時可實現(xiàn)時可實現(xiàn)Y=AY=A，B B端應接低電平端應接低電平( (接地）。接地）。要實現(xiàn)要實現(xiàn)Y=AY=A ，輸入端，輸入端B B應如何連接？應如何連接？B=1B=1時可實現(xiàn)時可實現(xiàn)Y=AY=A ，B B端應接高電平（接電源）。端應接高電平（接電源）。2022-3-17125 (1) 在每一塊插板的電源線上，并接幾十F的低頻去耦電容和0.010.047F的高頻去耦電容，以防止TTL電路的動態(tài)尖峰電流產(chǎn)生的干擾。 (2) 整機裝置應有良好的接地系統(tǒng)。2 電路的安裝應盡量避免干擾信號的侵入，保證電路穩(wěn)定工作。2022-3-17126

44、CMOS電路與電路與TTL電路比較：電路比較：（1）CMOS電路的工作速度比電路的工作速度比TTL電路的低。電路的低。（2）CMOS帶負載的能力比帶負載的能力比TTL電路強。電路強。（3）CMOS電路的電源電壓允許范圍較大，約在電路的電源電壓允許范圍較大，約在 318V，抗干擾能力比，抗干擾能力比TTL電路強。電路強。（4）CMOS電路的功耗比電路的功耗比TTL電路小得多。門電電路小得多。門電路的功耗只有幾個路的功耗只有幾個W，中規(guī)模集成電路的功耗也，中規(guī)模集成電路的功耗也不會超過不會超過100W。2022-3-17127（5）CMOS集成電路的集成度比集成電路的集成度比TTL電路高。電路高。

45、（6）CMOS電路容易受靜電感應而擊穿，在使用和電路容易受靜電感應而擊穿，在使用和 存放時應注意靜電屏蔽，焊接時烙鐵應接地存放時應注意靜電屏蔽，焊接時烙鐵應接地 良好，尤其是良好，尤其是CMOS電路多余不用的輸入端不電路多余不用的輸入端不 能懸空，應根據(jù)需要接地或接高電平。能懸空，應根據(jù)需要接地或接高電平。CMOS電路與電路與TTL電路比較：電路比較：2022-3-17128 TTL和CMOS電路的電壓和電流參數(shù)各不相同，需要采用接口電路。一般要考慮兩個問題：一是要求電平匹配，即驅(qū)動門要為負載門提供符合標準的輸出高電平和低電平；二是要求電流匹配，即驅(qū)動門要為負載門提供足夠大的驅(qū)動電流。2022

46、-3-171291. TTL門驅(qū)動CMOS門門 （1）電平不匹配TTL門作為驅(qū)動門，它的UOH2.4V,UOL0.5V； CMOS門作為負載門，它的UIH3.5V，UIL1V?？梢?，TTL門的UOH不符合要求。 （2）電流匹配CMOS電路輸入電流幾乎為零，所以不存在問題。2022-3-17130 （3）解決電平匹配問題 圖2-33 TTL門驅(qū)動CMOS門 外接上拉電阻RP在TTL門電路的輸出端外接一個上拉電阻RP，使TTL門電路的UOH5V。（當電源電壓相同時） 2022-3-17131選用電平轉(zhuǎn)換電路(如CC40109)若電源電壓不一致時可選用電平轉(zhuǎn)換電路。 CMOS電路的電源電壓可選318V； 而TTL電路的電源電壓只能為5V。 采用TTL的OC門實現(xiàn)電平轉(zhuǎn)換。若電源電壓不一致時也可選用OC門實現(xiàn)電平轉(zhuǎn)換。2022-3-171322. CMOS門驅(qū)動TTL門（1）電平匹配 CMOS門電路作為驅(qū)動門，UOH5V，UOL0V； TTL門電路作為負載門，UIH2.0V，UIL0.8V。 電平匹配是符合要求的。（2）電流不匹配 CMOS門電路4