實驗8AD采樣控制電路設(shè)計

1、實驗8A/D采樣控制電路設(shè)計一、實驗?zāi)康?、了解一般狀態(tài)機的設(shè)計方法和狀態(tài)機在VHDL語言中應(yīng)用。2、學(xué)習(xí)利用狀態(tài)機來實現(xiàn)A/D轉(zhuǎn)換器ADC089的采樣控制。二、實驗原理ADC0809為單極性、8位轉(zhuǎn)換精度、逐次逼進式A/D轉(zhuǎn)換器，其采樣速度為每次轉(zhuǎn)換約100的。它的各引腳功能和工作時序如圖8,1所示。有8個模擬信號輸入通道IN0IN7,由ADDAADDB和ADDC(ADDC)為最高位作為此8路通道選擇地址，在轉(zhuǎn)換開始前，由地址鎖存允許信號ALE將此3位地址鎖入鎖存器中，以確定轉(zhuǎn)換信號通道；EOC為轉(zhuǎn)換結(jié)束狀態(tài)信號，由低電平轉(zhuǎn)為高電平時指示轉(zhuǎn)換結(jié)束，此時可讀入轉(zhuǎn)換好的8位數(shù)據(jù),EOC在低電平時

2、指示正在進行轉(zhuǎn)換；START為轉(zhuǎn)換啟動信號，上升沿啟動；OE為數(shù)據(jù)輸出允許信號，高電平有效；CLK為ADC轉(zhuǎn)換時鐘輸入端口(500kHz左右)。為了達到A/D器件的最高轉(zhuǎn)換速度，A/D轉(zhuǎn)換控制器必須包含監(jiān)測EOC信號的邏輯，一旦EOC從低電平變?yōu)楦唠娖?，即可將OE置為高電平，然后傳送或顯示已轉(zhuǎn)換好的數(shù)據(jù)D0.D7。IN3匚IN4匚IN6匚IN7匚START匚EOC二口3匚OE匚CLOCKSvcc=REF+I=GND匚D1匚20272625242322212O1D2(D7.noIN0.IN7DD-C.BA統(tǒng)抵輸入通道抵通地域輸入Jb.1JSTART匚作時抑附一；CLOCKOEEOCREREF-A

3、DCO309G機罰HI：:小/閨STARTn.ALEADD-CINQ-7XEOCOE,D7.D01LOCKn_ADCOSOti111時，：-a也門模與數(shù)據(jù)轆出/史DAC0832心匚I_I120=1/WR1匚219nILEAGND匚318n；WR2DIN3匚417n/XFLRDIN2匚516二)DIN4DIN1上61S二DINSDINO匚714nDIN6VREF二813二DIN7RFB匚912口I0UT2GMD匚1011nI0UT1圖8,10809/0832引腳圖與時序圖_LN_rI史000?？诙?E口3G口3S1WUS耳HIujki1r*oj1113%口口口占Q口口圖8.2A/D采樣控制器邏

4、輯圖圖8.2是ADC0809采樣控制器ADC_STATE的邏輯圖,其中D7.0為ADC0809轉(zhuǎn)換結(jié)束后的輸出數(shù)據(jù)（可接PIO16PIO23）;QQ7.0通過7段譯碼器在GW48-CK系統(tǒng)上的數(shù)碼管8和數(shù)碼管7上顯示出來（可接PIO40PIO47）;ST為自動轉(zhuǎn)換時鐘信號（接clock。）ALE和STA（即START）分別是通道選擇地址鎖存信號和轉(zhuǎn)換啟動信號（分別接PIO33和PIO34）;EOC接PIO8;OE和ADDA分別為輸出使能信號和通道選擇低位地址信號（分別接PIO35和PIO32）;模擬信號由通道1（AIN1_VR1）進入0809的IN1。變換數(shù)據(jù)輸出使能OE由EOC取反后控制。本

5、項設(shè)計由于通過監(jiān)測EOC信號，可以達到0809最快的采樣速度，所以只要目標器件的速度允許，ST可接受任何高的采樣控制頻率。三、實驗內(nèi)容1、編寫出ADC0809采樣控制電路的VHDL程序，并對其進行調(diào)試、編譯和仿真；2、選擇合適的實驗電路結(jié)構(gòu)圖，對設(shè)計的ADC0809采樣控制電路完成鎖定引腳、編程下載和硬件驗證。硬件測試步驟如下：（1）實驗電路選用NO.5,由圖可見，ADC0809的轉(zhuǎn)換時鐘CLK已經(jīng)事先接有750Hz的頻率，將實驗系統(tǒng)左下角選擇插針處的“轉(zhuǎn)換結(jié)束”和“A/D使能”用跳線帽短接。（2）引腳鎖定為：START接PIO34,OE接PIO35,EOC接PIO8,ALE接PIO33,狀態(tài)

6、機時鐘CLK接clock0（PIN2,可選取“65536HZ”或更高，頻率越高，采樣越快，直至器件的采樣極限），ADDA接PIO32（ADDB和ADDC都GND）,ADC0809的8位輸出數(shù)據(jù)線接PIO23PIO16,鎖存輸出Q顯示于數(shù)碼8/數(shù)碼7（PIO47PIO40）。四、實驗儀器及設(shè)備PC機一臺、GW48-CK實驗系統(tǒng)一套、下載電纜一根、UT51數(shù)字萬用表及DF4320雙蹤示波器各1只五、實驗報告1、寫出ADC0809采樣控制電路的VHDL程序，并繪出仿真波形；2、給出ADC0809采樣控制電路的時序分析信息、引腳鎖定信息和器件資源占用情況;3、完成實驗思考題；4、歸納本次實驗心得體會(

7、從本次實驗中獲得了那些收益、本次實驗中你的成功之處與有待改進的地方，下次怎樣改進等)。六、實驗思考題1、修改本實驗程序，使之能實現(xiàn)對ADC0809的8路模擬數(shù)據(jù)輪流進行A/D轉(zhuǎn)換？程序【5-1】：ADC0809采樣控制器的VHDL參考程序：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYADC_STATEISPORT(D:INSTD_LOGIC_VECTOR(7DOWNTO0);CLK,EOC:INSTD_LOGIC;OE,ADDA:OUTSTD_LOGIC;ALE,START:OUTSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(7D

8、OWNTO0);QQ:OUTINTEGERRANGE0TO7);ENDADC_STATE;ARCHITECTUREBEHAVOFADC_sTATEISTYPESTATESIS(ST0,ST1,ST2,ST3,ST4,ST5,ST6,ST7);SIGNALCURRENT_STATE,NEXT_STATE:STATES:=ST0;SIGNALREG8B:STD_LOGIC_VECTOR(7DOWNTO0);SIGNALLOCK:STD_LOGIC;BEGINADDAQQ=0;ALE=0;START=0;OE=0;LOCK=0;NEXT_STATEQQ=1;ALE=1;START=0;OE=0;LO

9、CK=0;NEXT_STATEQQ=2;ALE=1;START=1;OE=0;LOCK=0;NEXT_STATEQQ=3;ALE=1;START=1;OE=0;LOCK=0;IFEOC=0THENNEXT_STATE=ST4;ELSENEXT_STATEQQ=4;ALE=0;START=0;OE=0;LOCK=0;IFEOC=1THENNEXT_STATE=ST5;ELSENEXT_STATEQQ=5;ALE=0;START=0;OE=1;LOCK=0;NEXT_STATEQQ=6;ALE=0;START=0;OE=1;LOCK=1;NEXT_STATEQQ=7;ALE=0;START=0;OE=1;LOCK=1;NEXT_STATENEXT_STATE=ST0;ENDCASE;ENDPROCESSPRO;PROCESS(CLK)BEGINIF