電子秒表課程設計

1、 電子秒表摘 要 電子秒表是一種用數(shù)字電路技術實現(xiàn)時、分、秒計時的裝置，無機械裝置，具有較長的使用壽命，因此得到了廣泛的使用。它從原理上講是一種典型的數(shù)字電路，其中包括了組合邏輯電路和時序電路。本次實驗所做電子式秒表由信號發(fā)生系統(tǒng)和計時系統(tǒng)構成,并具有清零,暫停功能。由于需要比較穩(wěn)定的信號，所以信號發(fā)生系統(tǒng)555定時器與電阻和電容組成的多諧振蕩器構成，信號頻率為100HZ。計時系統(tǒng)由計數(shù)器、譯碼器、顯示器組成。計數(shù)器由74 LS160構成，由十進制計數(shù)器組成了一百進制和六十進制計數(shù)器，采用異步進位方式。譯碼器由74LS48構成，顯示器由數(shù)碼管構成。清零,暫停功能由RS觸發(fā)器構成防抖動開關。具體

2、過程為：由晶體震蕩器產生100HZ脈沖信號先進入計數(shù)器，然后傳入譯碼器，將4位信號轉化為數(shù)碼管可顯示的7位信號，結果以“分”、“秒”、“10毫秒”依次在數(shù)碼管顯示出來。該秒表最大計時值為59分59.99秒， “10毫秒”為一百進制計數(shù)器組成，“分”和“秒”為六十進制計數(shù)器組成。關鍵詞：計時 精度 計數(shù)器 顯示器 Abstract Electronic stopwatch is the realization of a digital circuit technology,.It can realize the hour, minute, second timer.It does not hav

3、e mechanical means and has a longer life, so it has been widely used. The principle is a typical digital circuit, which includes a combination logic circuit and a timing circuit. The experiments can be done by electronic stopwatch constituted by the signal system and timing system, and has cleared p

4、ause function. Due to the need of a more stable signal, the signal generating system is constituted by the 555 Timer with the resistors and capacitors, and the signal frequency is 100Hz. Timing system contains the counter, decoder, display. Counter 74 LS160 constituted by the decimal counter the dec

5、imal and sexagesimal counter, which uses asynchronous binary. The decoder from 74LS48 constitute display digital tube constitute Cleared, the pause function by the RS flip-flop. Its specific process: the 100Hz pulse signal generated by the crystal oscillator and first into the counter, and then the

6、incoming decoder, a 4-bit signal is converted to 7-bit signal of the digital control can be displayed, the result by "minute", "second", "10 milliseconds" turn on the digital display. The stopwatch timing is 59 minutes, 59.99 seconds, 10 milliseconds is the 150 binary c

7、ounter, "minute" and "second" is the six decimal counter.Keyword:Timing accuracy counter display目 錄一 設計任務與要求1二 方案設計與論證1三 單元電路設計與參數(shù)計算6（1）信號發(fā)生器單元電路6 （2）計數(shù)器單元.9（3）顯示及譯碼單元電路12（4）控制單元電路14四 總原理圖及元件清單15五 結論與心得 .17六 參考文獻.18一、設計任務與要求用74系列數(shù)字器件設計一個電子秒表,要求:1. 以0.01秒為最小單位進行顯示。2. 秒表可顯示0.01秒到60

8、分鐘的量程。3. 該秒表具有清零、開始計時、停止計時功能，并能防抖動。二、方案設計與論證電子秒表實際上是一個頻率（100HZ）進行計數(shù)的計數(shù)電路。由于秒表計數(shù)的需要，故要在電路上加一個控制電路，該控制電路清零、啟動計時、暫停及繼續(xù)計數(shù)等控制功能，同時需要一個分頻電路把100kHZ分成100HZ的時間信號達到準確穩(wěn)定。通常使用石英晶體振蕩器電路構成數(shù)字鐘。數(shù)字電子鐘的總體圖如下圖1所示。由圖可見，數(shù)字電子鐘由以下幾部分組成：555振蕩器和分頻器組成的秒脈沖發(fā)生器；秒表控制開關；一百進制秒、六十進制分計數(shù)器和六十進制秒計數(shù)器；以及秒、分的譯碼顯示部分等圖1 總體設計方案框圖圖1中，各單元電路的工作

9、原理圖下：(1) 信號發(fā)生器:選擇信號發(fā)生器時，有兩種方案：一種是用晶體振蕩器，另一種方案是采用集成電路555定時器與電阻和電容組成的多諧振蕩器。石英晶振蕩器精度很高，一般都需要多級分頻。本次設計選用555定時器。(2)顯示電路:電子秒表，需要顯示數(shù)字,根據(jù)設計要求，要用數(shù)碼管來做顯示器。題目要求最大記數(shù)值為59分59.99秒，則需要一個8段數(shù)碼管作為秒位（有小數(shù)點）和五個7段數(shù)碼管作為分秒位。要求計數(shù)分辨率為0.0 1秒，那么我們需要相應頻率的信號發(fā)生器。 (3)計數(shù)器:秒表核心部分計數(shù)器，此次選擇74LS160計數(shù)器。它具有同步置數(shù)和異步清零功能。主要是利用它可以十分頻的功能。計數(shù)脈沖是由

10、555定時器構成的多諧振蕩器，產生100赫茲脈沖。如果精度要求高，也可采用石英振蕩器。(4)譯碼器:在選擇譯碼器的時候，有多種選擇，如74LS47，74LS48等4-7線譯碼器。如果選擇7447，則用來驅動共陰極數(shù)碼管；如果選擇7448，則用來驅動共陰極數(shù)碼管。在選擇數(shù)碼顯示管時，可以利用六個數(shù)碼管；也可以借鑒簡易數(shù)字頻率計中的四位數(shù)碼管來顯示后四位，再用兩個數(shù)碼管顯示分鐘的兩位。本次設計中選擇前一種方法。(5)控制電路: 用集成與非門構成基本RS觸發(fā)器，屬低電平直接觸發(fā)的觸發(fā)器，有直接置位、復位、暫停的功能，并能防抖動。3、 單元電路設計與參數(shù)計算 本次課設中，我主要承擔了信號發(fā)生器、計數(shù)器

11、等單元電路的設計及仿真，以及PCB板的設計等任務，先將其內容詳細介紹如下： 1.信號發(fā)生器單元電路1.1用555定時器構成方波發(fā)生器（1）555定時器引腳排列及功能表 圖2 555定時器引腳排列1腳：外接電源負端VSS或接地，一般情況下接地。8腳：外接電源VCC，雙極型時基電路VCC的范圍是4.5 16V，CMOS型時基電路VCC的范圍為3 18V。一般用5V。3腳：輸出端Vo2腳：低觸發(fā)端6腳：TH高觸發(fā)端4腳：是直接清零端。當端接低電平，則時基電路不工作，此時不論、TH處于何電平，時基電路輸出為“0”，該端不用時應接高電平。5腳：VC為控制電壓端。若此端外接電壓，則可改變內部兩個比較器的基

12、準電壓，當該端不用時，應將該端串入一只0.01F電容接地，以防引入干擾。7腳：放電端。該端與放電管集電極相連，用做定時器時電容的放電。（2）用555定時器構成方波發(fā)生器電路如下圖所示。其中 T1=(R1+R2)C1ln2 為充電時間 T2=R1C1ln2 為放電時間T=T1+T2=(R2+2R1)C1ln2 為脈沖周期F=1/T 為振蕩頻率經過計算并實際調整，方案為R2=10K，R1=100K， c1=100納法。在實踐中，如果用示波器觀察到頻率不正確，可調整R2來改變頻率，減小誤差。圖3 555定時器構成方波發(fā)生器muitisim仿真電路調節(jié)R2使得多諧振蕩器的輸出為100Hz時鐘脈沖，并接

13、集成芯片74LS00(SA)的2號管腳,而SA的1號管腳則接暫停/繼續(xù)按鈕, 暫停/繼續(xù)按鈕通過高低電平的轉換以及74LS00的與邏輯運算實現(xiàn)對時鐘脈沖CP的封鎖與開通控制,而其他電路不受其影響。74LS00的3號管腳輸出接至U1（最低位十進制計數(shù)器74LS160）的時鐘輸入端作為時鐘分頻計數(shù)的基本時鐘。在muitisim中仿真結果為： 圖4 仿真結果波形圖2時鐘分頻計數(shù)單元電路（1）時鐘脈沖分頻計數(shù)總體部分：首先由十進制模塊通過串行計數(shù)組成100分頻電路，因為74LS160是同步十進制計數(shù)器，在Q3Q0輸出端為1001（即9）時，其進位端TC同時由0變?yōu)?，設計過程中采用的是置數(shù)清零法，而集

14、成芯片74LS160為同步置數(shù)，此處如果TC直接接入下一級的時鐘輸入端，則會發(fā)生本位數(shù)字為9，而它的高位數(shù)字已經進位的現(xiàn)象。要消除這種現(xiàn)象則可以在TC端與下一級的時鐘端之間接入一個非門，使得TC輸出反相，在本位輸出進位脈沖時，其高位時鐘接收到的為時鐘的無效邊沿（下降沿），而在本位自然清零時，高位才會接收到一有效時鐘邊沿（上升沿），從而達到正確進位的目的。而六十進制與下級模塊的級連，由于六進制模塊在實現(xiàn)過程中已經接入了一個74LS00的與非門，故其輸出不必再接非門，而是從該輸出端接至高位時鐘脈沖端。集成芯片74LS160，其管腳排列如圖所示。圖5 74LS160管腳排列表2引腳功能如下表所示：輸

15、入輸出MRPECETCEPCLKP3P2P1P0Q3Q2Q1Q00XXXXXXXX000010XX  D3D2D1D0D3D2D1D01111  XXXX計數(shù)110XXXXXX保持11X0XXXXX保持（2）由集成芯片74LS160構成十分頻器74LS160本身即為同步十進制計數(shù)器，用以構成十分頻器直接使用其進位輸出端即可，需要注意的是，在級聯(lián)過程中，因為74LS160計數(shù)過程為上升沿有效，而進位輸出時CO端是由0變1，為上升沿，要使計數(shù)狀態(tài)不缺失，需在CO與下一級的連接中串入一個非門。如下圖所示：圖6 十分頻器電路圖（3） 使用芯片74LS160構成6進制計數(shù)器由74LS

16、160組成的六分頻電路如下圖所示電路，給CLK以點動單脈沖或頻率較低的連續(xù)脈沖，Q端接發(fā)光二極管，觀察發(fā)光二極管的狀態(tài)。同時進位輸出端接發(fā)光二極管，觀察并記錄現(xiàn)象，看是否為六進制輸出。判斷其正確性與可靠性，經驗證該電路動作可靠，輸出正確。圖7 6進制計數(shù)器電路圖（4）由十分頻電路及六分頻電路組成一百分頻及六十分頻電路一百分頻電路如下圖所示： 兩級十分頻電路串聯(lián)，中間通過74LS04的一個非門把進位輸出端的時鐘信號送入高位的時鐘輸入端CLK,實現(xiàn)準確的串行進位控制,清零控制端并接，接到復位/開始控制按鈕，實現(xiàn)控制。 圖8 一百分頻電路圖六十分頻電路如下圖所示：一級十分頻電路與一級六分頻電路串聯(lián)，

17、形成串行進位計數(shù)，其內部級聯(lián)與一百進制相同,時鐘脈沖均為低位的進位端通過一非門接至高位的CLK端。清零控制端并接，接到復位/開始控制按鈕，實現(xiàn)控制。圖9 六十分頻電路圖總體計數(shù)電路圖為： 74LS160各引腳功能如下 圖11 74LS160引腳功能表 由上圖我們可以得到最終的總體計數(shù)器各引腳輸出波形圖為： 圖12 74LS160引腳輸出波形圖一百進制和六十進制計數(shù)器之間、六十進制和一百進制之間的接法如下圖13所示。 圖13 總體計數(shù)電路圖最終仿真結果為： 以及: 下面對其他單元電路介紹如下：3顯示及譯碼單元電路譯碼驅動電路（74LS47、74LS48）及七段顯示數(shù)碼管（1）七段顯示數(shù)碼管 實際

18、工作中常采用發(fā)光二極管型七段顯示數(shù)碼管來直觀地顯示數(shù)字。它的數(shù)字形式如下圖所示：圖14 七段顯示數(shù)碼管數(shù)碼管的每一段是一個發(fā)光二極管，按發(fā)光二極管的連接方式可分為共陰極和共陰極兩種。 共陰極二極管的公共端接正電源（高電平），a、b、c、d、e、f、g中接低電平則發(fā)光，因此成為低電平有效。共陰極的公共端接地（低電平），a、b、c、d、e、f、g接高電平則發(fā)光，即高電平有效。（2）七段譯碼驅動電路 在七段譯碼驅動電路中，對應于不同類型數(shù)碼管有不同的驅動芯片，驅動共陰極數(shù)碼管用共陰極驅動器（如74LS47），驅動共陰極數(shù)碼管用共陰極驅動器（如74LS48）。驅動電路如下圖所示(其中74LS48的34

19、5管腳均接高電平): 圖15 七段譯碼驅動電路在這里我們采用74LS48D和RPACK來構成譯碼部分，譯碼器與數(shù)碼管匹配電路的仿真圖如下圖16 譯碼電路圖4. 控制電路（1） 基本RS觸發(fā)器用集成與非門構成基本RS觸發(fā)器，屬低電平直接觸發(fā)的觸發(fā)器，有直接置位、復位的功能。它的一路輸出作為單穩(wěn)態(tài)觸發(fā)器的輸入，另一路輸出作為與非門的輸入控制信號。 按動按鈕開關J1（接地），則門1輸出 =1；門2輸出Q=0，J1復位后Q、 狀態(tài)保持不變。再按動按鈕開關J2，則Q由0變?yōu)?，門5開啟，為計數(shù)器啟動作好準備。由1變?yōu)?，送出負脈沖，啟動單穩(wěn)態(tài)觸發(fā)器工作?；綬S觸發(fā)器在電子秒表中的職能是啟動和停止秒表的

20、工作.圖12 RS觸發(fā)器電路（3）單穩(wěn)態(tài)觸發(fā)器圖13 單穩(wěn)態(tài)觸發(fā)器電路用集成與非門構成的微分型單穩(wěn)態(tài)觸發(fā)器。單穩(wěn)態(tài)觸發(fā)器的輸入觸發(fā)負脈沖信號Vi由基本RS觸發(fā)器 端提供，輸出負脈沖Vo通過非門加到計數(shù)器的清除端R。靜態(tài)時，門4應處于截止狀態(tài)，故電阻R必須小于們的關門電阻Roff。定時元件RC取值不同，輸出脈沖寬度也不同。當觸發(fā)脈沖寬度小于輸出脈沖寬度時，可以省去輸入微分電路的Rp和Cp。單穩(wěn)態(tài)觸發(fā)器在電子秒表中的職能是為計數(shù)器提供清零信號。4、 總原理圖及元器件清單 （1） 總體原理圖如圖14，其中由于譯碼電路仿真結果不理想，故實際仿真電路沒有采用。 圖14 總體原理圖 （2） 總體原理說明：

21、在仿真軟件上接通電源1.合上復位電路的開關，是電路在工作之前先清零。電子秒表處于復位狀態(tài)。2.當?shù)谝淮伟磩娱_關K，產生第一個單脈沖作為基本RS觸發(fā)器的時鐘，使三狀態(tài)控制電路的輸出端Q1產生高電平，經與非門后，使0.01秒脈沖進入計數(shù)器計數(shù)，并譯碼、顯示出來。 3.當?shù)诙伟磩娱_關K，產生第二個單脈沖使三狀態(tài)控制電路輸出端Q1輸出低電平Q2輸出高電平，關閉與非門，使計數(shù)停止。 4.當需要復位清零時，按動復位電路的開關K。電路即處于復位狀態(tài)。 5.再按動控制電路開關K時，電子秒表又進入計數(shù)狀態(tài)。（3）元器件清單序 號名 稱 型號參數(shù)封裝數(shù)量備注1R1,R3,R4,R5RPACK_VARIABLE_2*7,180AXIAL0.342R7,R8RPACK_VARIABLE_2*8,180AXIAL0.323U7,U8,U9,U10,U11,U12,U20,U21,U2274LS160DDIP1694U15A,U24A74LS00DDIP1415U14A74LS04DDIP1416U25555_TIME_RATEDVR517R2AXIAL0.31100K8R6AXIAL0.315.1K9C5RAD0.220.01uF10C6RAD0.21uF（4）PCB圖五、結論與心得課程設計已經結束，方案和結果都讓我們比較滿意，完成了所有的設計要求。在這次課題設計中，我進行不斷的研究與探索而成的。