數(shù)字邏輯實(shí)驗(yàn)教案

1、攀 枝 花 學(xué) 院教 案教 務(wù) 處 制教 學(xué) 日 歷序次周次日期節(jié)次教 學(xué) 內(nèi) 容 摘 要累計(jì)學(xué)時(shí)作業(yè)或課后學(xué)習(xí)安排1102008.5.756TTL集成與非門參數(shù)測(cè)試22102008.5.912TTL集成與非門參數(shù)測(cè)試23102008.5.934TTL集成與非門參數(shù)測(cè)試24112008.5.1456組合邏輯電路實(shí)驗(yàn)25112008.5.1612組合邏輯電路實(shí)驗(yàn)26112008.5.1634組合邏輯電路實(shí)驗(yàn)27122008.5.2156集成觸發(fā)器及其應(yīng)用28122007.5.2312集成觸發(fā)器及其應(yīng)用29122007.5.2334集成觸發(fā)器及其應(yīng)用2課 程 教 學(xué) 實(shí) 施 計(jì) 劃授課教師輔導(dǎo)教師

2、（助教）實(shí)踐教學(xué)指導(dǎo)教師羅云松實(shí)踐教學(xué)地點(diǎn)13A-3學(xué) 時(shí) 安 排總 學(xué) 時(shí)理論學(xué)時(shí)多媒體教學(xué)學(xué)時(shí)習(xí)題課學(xué)時(shí)實(shí)踐學(xué)時(shí)其它6使 用教 材名 稱編（著）者出 版 社出版時(shí)間及版次獲獎(jiǎng)情況數(shù)電實(shí)驗(yàn)指導(dǎo)書電工電子實(shí)驗(yàn)中心自編教學(xué)參考書目電子技術(shù)基礎(chǔ)（數(shù)電部分）康華光高等教育出版社四版數(shù)字電子技術(shù)基礎(chǔ)浙江天煌課程性質(zhì)實(shí)驗(yàn)課教學(xué)任務(wù)完成TTL集成與非門參數(shù)測(cè)試、組合邏輯電路實(shí)驗(yàn)、集成觸發(fā)器及其應(yīng)用、3個(gè)實(shí)驗(yàn)項(xiàng)目的實(shí)驗(yàn)教學(xué)。教學(xué)要求 讓學(xué)生達(dá)到對(duì)TTL集成與非門、組合邏輯電路、譯碼器、集成觸發(fā)器、集成計(jì)數(shù)器、集成555時(shí)基電路的了解掌握并學(xué)會(huì)對(duì)它們的綜合應(yīng)用，通過自身的體驗(yàn)加強(qiáng)對(duì)理論知識(shí)的理解，培養(yǎng)并增強(qiáng)學(xué)

3、生對(duì)數(shù)字邏輯這門課程的學(xué)習(xí)興趣，同時(shí)使得他們的實(shí)踐動(dòng)手能力得到一定地鍛煉！考核方式考查成績(jī)計(jì)算方法根據(jù)每次實(shí)驗(yàn)的態(tài)度、表現(xiàn)及實(shí)驗(yàn)報(bào)告得出成績(jī) 第 2 頁(yè)第 1 章 教 學(xué) 實(shí) 施 計(jì) 劃課題 TTL集成與非門參數(shù)測(cè)試學(xué)時(shí)安排2授課時(shí)間 19：0021：00教學(xué)目的、要求（分了解、理解、掌握 三個(gè)層次）：1、了解TTL集成與非門外形和引腳排列。 2、理解TTL集成與非門的邏輯功能并掌握主要參數(shù)的測(cè)試方法 3、掌握TTL器件的使用規(guī)則 4、熟悉數(shù)字電路實(shí)驗(yàn)裝置的結(jié)構(gòu)，基本功能和使用方法。教學(xué)內(nèi)容（并注明屬“三基”或一般綜合或綜合的內(nèi)容，教學(xué)的重點(diǎn)、難點(diǎn)）： TTL集成與非門參數(shù)測(cè)試屬于數(shù)字邏輯電路

4、的基礎(chǔ)知識(shí)之一。重點(diǎn)：通過實(shí)驗(yàn)，理解TTL集成與非門的邏輯功能難點(diǎn)：掌握TTL集成與非門主要參數(shù)的測(cè)試方法，并判斷測(cè)試數(shù)據(jù)是否正確，若不正確分析其可能存在的各種原因。討論/思考題、作業(yè)：若是四輸入與非門74LS20，對(duì)應(yīng)的測(cè)試結(jié)果怎么樣？本章參考書目（包括參考書、文獻(xiàn)資料等）：電子技 1、電子技術(shù)基礎(chǔ)（數(shù)電部分） 康華光 高等教育出版社 四版數(shù)字電 2、數(shù)字電子技術(shù)基礎(chǔ)浙江天煌 第 3 頁(yè)第 章 教 學(xué) 總 結(jié)寫出關(guān)于本章授課情況的一些總結(jié)（包括學(xué)生的出勤情況、學(xué)生作業(yè)情況、學(xué)生掌握知識(shí)情況、教學(xué)方法的總結(jié)等內(nèi)容）： 第 4 頁(yè) 課 堂 教 學(xué) 實(shí) 施 方 案 授 課 時(shí) 間：2007、4、2

5、3；2007、4、27第 1 次課教學(xué)過程設(shè)計(jì)：組織教學(xué)： 90 分鐘；復(fù)習(xí)舊課 分鐘；講授新課 分鐘；討論/答疑/小結(jié) 分鐘；授課類型（請(qǐng)打）：理論課 討論課 實(shí)驗(yàn)課 習(xí)題課 課教學(xué)方式（請(qǐng)打）：講授 討論 示教 指導(dǎo) 教學(xué)手段（請(qǐng)打）：多媒體 模型 實(shí)物 掛圖 音像 課 題：TTL集成與非門參數(shù)測(cè)試教 學(xué) 內(nèi) 容：一、實(shí)驗(yàn)原理本實(shí)驗(yàn)采用四輸入雙與非門74LS00，其符號(hào)及引腳排列如圖11 (a)、(b)所示。 (a) (b) 圖11 74LS00邏輯符號(hào)及引腳排列 1、與非門的邏輯功能與非門的邏輯功能是：當(dāng)輸入端中有一個(gè)或一個(gè)以上是低電平時(shí)，輸出端為高電平；只有當(dāng)輸入端全部為高電平時(shí)，輸出

6、端才是低電平（即有“0”得“1”，全“1”得“0”。）其邏輯表達(dá)式為 Y 2、TTL與非門的主要參數(shù) (1)低電平輸出電源電流ICCL和高電平輸出電源電流ICCH 與非門處于不同的工作狀態(tài)，電源提供的電流是不同的。ICCL是指所有輸入端懸空，輸出端空載時(shí)，電源提供器件的電流。ICCH是指輸出端空截，每個(gè)門各有一個(gè)以上的輸入端接地，其余輸入端懸空，電源提供給器件的電流。通常ICCLICCH，它們的大小標(biāo)志著器件靜態(tài)功耗的大小。 器件的最大功耗為PCCLVCCICCL。手冊(cè)中提供的電源電流和功耗值是指整個(gè)器件總的電源電流和總的功耗。ICCL和ICCH測(cè)試電路如圖12(a)、(b)所示。 第 5 頁(yè)

7、 注意：TTL電路對(duì)電源電壓要求較嚴(yán)，電源電壓VCC只允許在5V±10的范圍內(nèi)工作，超過5.5V將損壞器件；低于4.5V器件的邏輯功能將不正常。 (a) (b) (c) (d) 圖12 TTL與非門靜態(tài)參數(shù)測(cè)試電路圖 (2)低電平輸入電流IiL和高電平輸入電流IiH。IiL是指被測(cè)輸入端接地，其余輸入端懸空，輸出端空載時(shí)，由被測(cè)輸入端流出的電流值。在多級(jí)門電路中，IiL相當(dāng)于前級(jí)門輸出低電平時(shí)，后級(jí)向前級(jí)門灌入的電流，因此它關(guān)系到前級(jí)門的灌電流負(fù)載能力，即直接影響前級(jí)門電路帶負(fù)載的個(gè)數(shù)，因此希望IiL小些。IiH是指被測(cè)輸入端接高電平，其余輸入端接地，輸出端空載時(shí)，流入被測(cè)輸入端的電

8、流值。在多級(jí)門電路中，它相當(dāng)于前級(jí)門輸出高電平時(shí)，前級(jí)門的拉電流負(fù)載，其大小關(guān)系到前級(jí)門的拉電流負(fù)載能力，希望IiH小些。由于IiH較小，難以測(cè)量，一般免于測(cè)試。 IiL與IiH的測(cè)試電路如圖12(c)、(d)所示。 (3)扇出系數(shù)NO扇出系數(shù)NO是指門電路能驅(qū)動(dòng)同類門的個(gè)數(shù)，它是衡量門電路負(fù)載能力的一個(gè)參數(shù)，TTL與非門有兩種不同性質(zhì)的負(fù)載，即灌電流負(fù)載和拉電流負(fù)載，因此有兩種扇出系數(shù)，即低電平扇出系數(shù)NOL和高電平扇出系數(shù)NOH。通常IiHIiL，則NOHNOL，故常以NOL作為門的扇出系數(shù)。NOL的測(cè)試電路如圖13所示，門的輸入端全部懸空，輸出端接灌電流負(fù)載RL，調(diào)節(jié)RL使IOL增大，V

9、OL隨之增高，當(dāng)VOL達(dá)到VOLm（手冊(cè)中規(guī)定低電平規(guī)范值0.4V） 第 6 頁(yè) 時(shí)的IOL就是允許灌入的最大負(fù)載電流，則 通常NOL8 (4)電壓傳輸特性門的輸出電壓vO隨輸入電壓vi而變化的曲線vof(vi) 稱為門的電壓傳輸特性，通過它可讀得門電路的一些重要參數(shù)，如輸出高電平 VOH、輸出低電平VOL、關(guān)門電平VOff、開門電平VON、閾值電平VT 及抗干擾容限VNL、VNH等值。測(cè)試電路如圖14所示，采用逐點(diǎn)測(cè)試法，即調(diào)節(jié)RW，逐點(diǎn)測(cè)得Vi及VO，然后繪成曲線,如圖15。電壓傳輸特性可分為四個(gè)區(qū)域：（1）截止區(qū)，如圖15中AB段；（2）線性區(qū)，如圖15中曲線1的BC段；（3）轉(zhuǎn)折區(qū)如圖

10、15中CD段；（4）飽和區(qū)如圖15中DE段。有源泄放電路與非門無(wú)線性區(qū)（BC段），如圖中15曲線2所示。 圖13 扇出系數(shù)試測(cè)電路 圖14 傳輸特性測(cè)試電路 圖15 第 7 頁(yè) (5)平均傳輸延遲時(shí)間tpdtpd是衡量門電路開關(guān)速度的參數(shù)，它是指輸出波形邊沿的0.5Vm至輸入波形對(duì)應(yīng)邊沿0.5Vm點(diǎn)的時(shí)間間隔，如圖16所示。 (a) 傳輸延遲特性 (b) tpd的測(cè)試電路圖16圖16(a)中的tpdL為導(dǎo)通延遲時(shí)間，tpdH為截止延遲時(shí)間，平均傳輸延遲時(shí)間為 tpd的測(cè)試電路如圖16(b)所示，由于TTL門電路的延遲時(shí)間較小，直接測(cè)量時(shí)對(duì)信號(hào)發(fā)生器和示波器的性能要求較高，故實(shí)驗(yàn)采用測(cè)量由奇數(shù)個(gè)

11、與非門組成的環(huán)形振蕩器的振蕩周期T來(lái)求得。 其工作原理是：假設(shè)電路在接通電源后某一瞬間，電路中的A點(diǎn)為邏輯“1”，經(jīng)過三級(jí)門的延遲后，使A點(diǎn)由原來(lái)的邏輯“1”變?yōu)檫壿嫛?”；再經(jīng)過三級(jí)門的延遲后，A點(diǎn)電平又重新回到邏輯“1”。電路中其它各點(diǎn)電平也跟隨變化。說(shuō)明使A點(diǎn)發(fā)生一個(gè)周期的振蕩，必須經(jīng)過6 級(jí)門的延遲時(shí)間。因此平均傳輸延遲時(shí)間為TTL電路的tpd一般在10nS40nS之間。二、實(shí)驗(yàn)設(shè)備與器件 1、TX0833 19 電源板2、TX0833 09 與非門實(shí)驗(yàn)板3、TX0833 01電子學(xué)綜合實(shí)驗(yàn)板4、TX0833 07電平輸出實(shí)驗(yàn)板5、TX0631 19 直流電流表 第 8 頁(yè)6、雙蹤示波

12、器7、數(shù)字萬(wàn)用表三、實(shí)驗(yàn)內(nèi)容與步驟1、驗(yàn)證TTL與非門的邏輯功能 與非門的兩個(gè)輸入端接邏輯電平開關(guān)，以提供高低電平信號(hào)，開關(guān)向上，輸出邏輯“1”，向下為邏輯“0”。與非門輸出端接01指示器，LED燈亮?xí)r為邏輯“1”，暗時(shí)為邏輯“0”。按真值表逐個(gè)扳動(dòng)電平開關(guān)，進(jìn)行檢測(cè)就可判斷其邏輯功能是否正常，填入下表中：輸入A0011B0101輸出Y2、74LS00主要參數(shù)的測(cè)試A.按圖12、13、16（b）分別接線并進(jìn)行測(cè)試，將測(cè)試結(jié)果記入下表中。測(cè)量下列各直流參數(shù)（1）測(cè)低電平輸出時(shí)電源電流ICCL；（2）測(cè)高電平輸出時(shí)電源電流ICCH（3）測(cè)低電平輸入電流IiL（4）測(cè)高電平輸入電流IiH（5）測(cè)扇出

13、系數(shù)N0（6）平均傳輸延遲時(shí)間tpdICCL(mA)ICCH(mA)IiL(mA)IiH (mA)tpd = T/6(ns)B. 電壓傳輸特性按圖14接線，調(diào)節(jié)電位器RW，使vi從OV向高電平變化，逐點(diǎn)測(cè)量vi和vO的對(duì)應(yīng)值，記入表中。Vi(V)00.20.40.60.81.01.52.02.53.03.54.0VO(V)四、實(shí)驗(yàn)報(bào)告1、記錄、整理實(shí)驗(yàn)結(jié)果，并對(duì)結(jié)果進(jìn)行分析。 第 9 頁(yè)2、畫出實(shí)測(cè)的電壓傳輸特性曲線，并從中讀出各有關(guān)參數(shù)值。3、實(shí)驗(yàn)報(bào)告要求書寫工整，電路圖一律要求用鉛筆、直尺畫。五、集成電路芯片簡(jiǎn)介數(shù)字電路實(shí)驗(yàn)中所用到的集成芯片都是雙列直插式的，其引腳排列規(guī)則如圖11所示。識(shí)

14、別方法是：正對(duì)集成電路型號(hào)（如74LS00）或看標(biāo)記（左邊的缺口或小圓點(diǎn)標(biāo)記），從左下角開始按逆時(shí)針方向以1，2，3，依次排列到最后一腳（在左上角）。在標(biāo)準(zhǔn)形TTL集成電路中，電源端VCC一般排在左上端，接地端GND一般排在右下端。如74LS00為14腳芯片，14腳為VCC，7腳為GND。若集成芯片引腳上的功能標(biāo)號(hào)為NC，則表示該引腳為空腳，與內(nèi)部電路不連接。六、TTL集成電路使用規(guī)則1、接插集成塊時(shí)，要認(rèn)清定位標(biāo)記，不得插反。2、電源電壓使用范圍為4.5V5.5V之間，實(shí)驗(yàn)中要求使用Vcc5V。電源極性絕對(duì)不允許接錯(cuò)。3、閑置輸入端處理方法 (1) 懸空，相當(dāng)于正邏輯“1”，對(duì)于一般小規(guī)模集

15、成電路的數(shù)據(jù)輸入端，實(shí)驗(yàn)時(shí)允許懸空處理。但易受外界干擾，導(dǎo)致電路的邏輯功能不正常。因此，對(duì)于接有長(zhǎng)線的輸入端，中規(guī)模以上的集成電路和使用集成電路較多的復(fù)雜電路，所有控制輸入端必須按邏輯要求接入電路，不允許懸空。 (2) 直接接電源電壓VCC（也可以串入一只110K的固定電阻）或接至某一固定電壓(2.4V4.5V)的電源上， 或與輸入端為接地的多余與非門的輸出端相接。 (3) 若前級(jí)驅(qū)動(dòng)能力允許，可以與使用的輸入端并聯(lián)。4、輸入端通過電阻接地，電阻值的大小將直接影響電路所處的狀態(tài)。當(dāng)R680時(shí)，輸入端相當(dāng)于邏輯“0”；當(dāng)R4.7 K時(shí)，輸入端相當(dāng)于邏輯“1”。對(duì)于不同系列的器件，要求的阻值不同。

16、5、輸出端不允許并聯(lián)使用（集電極開路門(OC)和三態(tài)輸出門電路(3S)除外）。否則不僅會(huì)使電路邏輯功能混亂，并會(huì)導(dǎo)致器件損壞。 6、輸出端不允許直接接地或直接接5V電源，否則將損壞器件，有時(shí)為了使后級(jí)電路獲得較高的輸出電平，允許輸出端通過電阻R接至Vcc，一般取R35.1 K。第 2 章 教 學(xué) 實(shí) 施 計(jì) 劃課題 組合邏輯電路實(shí)驗(yàn)學(xué)時(shí)安排2授課時(shí)間 19：0021：00教學(xué)目的、要求（分了解、理解、掌握 三個(gè)層次）：1、理解異或門、與或門的邏輯功能。2、掌握組合邏輯電路的分析方法與測(cè)試方法。3、了解組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及其消除方法。教學(xué)內(nèi)容（并注明屬“三基”或一般綜合或綜合的內(nèi)容，教學(xué)

17、的重點(diǎn)、難點(diǎn)）： TTL集成與非門參數(shù)測(cè)試屬于數(shù)字邏輯電路的基礎(chǔ)知識(shí)之一。重點(diǎn)：通過實(shí)驗(yàn)，理解TTL集成與非門的邏輯功能難點(diǎn)：掌握TTL集成與非門主要參數(shù)的測(cè)試方法，并判斷測(cè)試數(shù)據(jù)是否正確，若不正確分析其可能存在的各種原因。討論/思考題、作業(yè)：列出消除冒險(xiǎn)現(xiàn)象的方法，并用實(shí)驗(yàn)驗(yàn)證，觀察其實(shí)驗(yàn)結(jié)果。本章參考書目（包括參考書、文獻(xiàn)資料等）：電子技 1、電子技術(shù)基礎(chǔ)（數(shù)電部分） 康華光 高等教育出版社 四版數(shù)字電 2、數(shù)電子技術(shù)基礎(chǔ)浙江天煌 第 3 頁(yè)第 章 教 學(xué) 總 結(jié)寫出關(guān)于本章授課情況的一些總結(jié)（包括學(xué)生的出勤情況、學(xué)生作業(yè)情況、學(xué)生掌握知識(shí)情況、教學(xué)方法的總結(jié)等內(nèi)容）： 第 4 頁(yè)第 2

18、次課教學(xué)過程設(shè)計(jì)：組織教學(xué)： 90 分鐘；復(fù)習(xí)舊課 分鐘；講授新課 分鐘；討論/答疑/小結(jié) 分鐘；授課類型（請(qǐng)打）：理論課 討論課 實(shí)驗(yàn)課 習(xí)題課 課教學(xué)方式（請(qǐng)打）：講授 討論 示教 指導(dǎo) 教學(xué)手段（請(qǐng)打）：多媒體 模型 實(shí)物 掛圖 音像 課 題： 組合邏輯電路實(shí)驗(yàn)教 學(xué) 內(nèi) 容：一、實(shí)驗(yàn)原理1、基本概念 半加器：指只考慮兩個(gè)加數(shù)本身，而沒有考慮相鄰低位來(lái)的進(jìn)位。 全加器：不但要考慮本位相加，還要考慮相鄰低位的進(jìn)位信號(hào)。2、半加器的邏輯表達(dá)式 其中：S表示和數(shù) C表示進(jìn)位數(shù)。 變換成與非形式： （1） 用與門構(gòu)成的半加器電路如圖21 圖21 第 11 頁(yè) （2） 用異或門和與非門構(gòu)成的半加器

19、的電路如圖2-2所示圖2-23全加器 （1） 用與非門構(gòu)成的全加器的電路如圖23所示（2） 用異或門和與或門構(gòu)成的全加器，如圖24所示 圖2-4 異或門和與或門構(gòu)成的全加器根據(jù)全加器的邏輯表達(dá)公式： 由此可知，一位全加器可以用兩個(gè)半加器和兩個(gè)與門一個(gè)或門組成。 第 頁(yè)4 觀察冒險(xiǎn)現(xiàn)象圖2-5按圖2-5接線。當(dāng)B=1時(shí)，C=1時(shí)，A輸入矩形波（f>1MHZ）。用示波器觀察Z輸入波形，若出現(xiàn)冒險(xiǎn)，試用添加校正項(xiàng)方法消除之。冒險(xiǎn)現(xiàn)象的消除方法：（1） 發(fā)現(xiàn)并消掉互補(bǔ)變量（2） 增加乘積項(xiàng)（3） 輸出端并聯(lián)電容器（其容量一般為：420pF之間）二、實(shí)驗(yàn)設(shè)備與器件1. TX0833 19電源板（+

20、5V）2. TX0531 29多功能信號(hào)發(fā)生器3. TX0833 07與或非、與或電平輸出實(shí)驗(yàn)板4. TX0833 09與-與非門實(shí)驗(yàn)板（74LS00）5. TX0833 10異或-異或非實(shí)驗(yàn)板（74LS86）三、驗(yàn)內(nèi)容與步驟1用與非門構(gòu)成半加器（1）寫出圖21的邏輯表達(dá)式：Z1Z2=Z3=S=C=（2）根據(jù)表達(dá)式列出真值表，填入表2-1中，并畫出卡諾圖看其能否簡(jiǎn)化。表2-1ABZ1Z2Z3SC00011011 （3）據(jù)圖21接線，A、B接電平輸出實(shí)驗(yàn)板，S、C接至邏輯電平顯示輸入，按表2-2要求進(jìn)行邏輯狀態(tài)的測(cè)試，將測(cè)試結(jié)果記入表2-2中，并與表2-1進(jìn)行比較，看看兩者是否一致。 表22AB

21、SC00000110101011012按圖2-2連接，用異或門和與非門構(gòu)成的半加器，A、B接邏輯電平開關(guān)，S、C接邏輯電平顯示輸入。分析、測(cè)試的方法同1（1）（3）項(xiàng)，將測(cè)試結(jié)果記入自擬表中，并驗(yàn)證邏輯功能。3與非門構(gòu)成全加器如圖23，按表23寫出真值表。表2-3AiBiCi-1SX1X2X3SiCi000010100110001011101111 根據(jù)上面的真值表畫出函數(shù)Si，Ci的卡諾圖按圖2-3接線，用，Ai、Bi、Ci接邏輯電平開關(guān)，Si、Ci接邏輯電平顯示輸入，按下表要求進(jìn)行狀態(tài)測(cè)試，將測(cè)試結(jié)果記入表6-4中，并與表2-3進(jìn)行比較，看看兩者是否一致。 表2-4AiBiCi-1SiCi

22、00000001100101001101100101010111001111114用異或門和與或門構(gòu)成全加器如圖2-4。Ai、Bi、Ci接邏輯電平開關(guān)，Si、Ci接邏輯電平顯示輸入，也接表24進(jìn)行邏輯狀態(tài)的測(cè)試。5用兩個(gè)半加器、兩個(gè)與門和一個(gè)或門構(gòu)成一個(gè)全加器。按表24填寫測(cè)試數(shù)據(jù)。6冒險(xiǎn)現(xiàn)象是由于從輸入到輸出的過程中，不同通路上門的級(jí)數(shù)不同，或門電路平均延遲時(shí)間的差異，使信號(hào)從輸入經(jīng)不同通路傳到輸出級(jí)的時(shí)間不同，故可能產(chǎn)生錯(cuò)誤輸出，稱冒險(xiǎn)現(xiàn)象。 當(dāng)B、C均為1時(shí)，可能產(chǎn)生“0”形冒險(xiǎn)。此時(shí)，加蘊(yùn)含項(xiàng)BC，當(dāng)B、C為1時(shí)，,不會(huì)出現(xiàn)“0”形冒險(xiǎn)，故清除了冒險(xiǎn)現(xiàn)象。圖2-6 冒險(xiǎn)現(xiàn)象波形 第 頁(yè)

23、四、實(shí)驗(yàn)報(bào)告1、記錄、整理實(shí)驗(yàn)結(jié)果，并對(duì)結(jié)果進(jìn)行分析。2、實(shí)驗(yàn)報(bào)告要求書寫工整，電路圖一律要求用鉛筆、直尺畫。3、根據(jù)所做的實(shí)驗(yàn)內(nèi)容書寫實(shí)驗(yàn)報(bào)告（根據(jù)不同專業(yè)，本次實(shí)驗(yàn)內(nèi)容略有不同） 第 頁(yè)第 3 章 教 學(xué) 實(shí) 施 計(jì) 劃課題 觸發(fā)器及其應(yīng)用學(xué)時(shí)安排2授課時(shí)間 19：0021：00教學(xué)目的、要求（分了解、理解、掌握 三個(gè)層次）：1、掌握基本RS、JK、D和T觸發(fā)器的邏輯功能 2、掌握集成觸發(fā)器的邏輯功能及使用方法 3、熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法教學(xué)內(nèi)容（并注明屬“三基”或一般綜合或綜合的內(nèi)容，教學(xué)的重點(diǎn)、難點(diǎn)）： 集成觸發(fā)器屬于數(shù)字邏輯電路的基礎(chǔ)知識(shí)之一。重點(diǎn)：通過實(shí)驗(yàn)，掌握基本RS、JK

24、、D和T觸發(fā)器的邏輯功能難點(diǎn)：觸發(fā)器之間相互轉(zhuǎn)換的方法。討論/思考題、作業(yè)：設(shè)計(jì)出乒乓球練習(xí)電路，電路功能要求：模擬二名運(yùn)動(dòng)員在練，乒乓球能往返運(yùn)球時(shí)轉(zhuǎn)。提示：采用雙D觸發(fā)器74LS74設(shè)計(jì)實(shí)驗(yàn)線路，兩個(gè)CP端觸發(fā)脈沖分別由兩名運(yùn)動(dòng)員操作，兩觸發(fā)器的輸出狀態(tài)用邏輯電平顯示器顯示。本章參考書目（包括參考書、文獻(xiàn)資料等）：電子技 1、電子技術(shù)基礎(chǔ)（數(shù)電部分） 康華光 高等教育出版社 四版數(shù)字電 2、數(shù)字電子技術(shù)基礎(chǔ)浙江天煌 第 3 頁(yè)第 章 教 學(xué) 總 結(jié)寫出關(guān)于本章授課情況的一些總結(jié)（包括學(xué)生的出勤情況、學(xué)生作業(yè)情況、學(xué)生掌握知識(shí)情況、教學(xué)方法的總結(jié)等內(nèi)容）： 第 4 頁(yè) 課 堂 教 學(xué) 實(shí) 施

25、 方 案 授 課 時(shí) 間：2007、4、23；2007、4、27第 1 次課教學(xué)過程設(shè)計(jì)：組織教學(xué)： 90 分鐘；復(fù)習(xí)舊課 分鐘；講授新課 分鐘；討論/答疑/小結(jié) 分鐘；授課類型（請(qǐng)打）：理論課 討論課 實(shí)驗(yàn)課 習(xí)題課 課教學(xué)方式（請(qǐng)打）：講授 討論 示教 指導(dǎo) 教學(xué)手段（請(qǐng)打）：多媒體 模型 實(shí)物 掛圖 音像 課 題：觸發(fā)器及其應(yīng)用教 學(xué) 內(nèi) 容：一、實(shí)驗(yàn)原理觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)，它是一個(gè)具有記憶功能的二進(jìn)制信息存貯器件，是構(gòu)成各種時(shí)序電路的最基本邏輯單元。1、基本RS觸發(fā)器圖41為由兩個(gè)與非門

26、交叉耦合構(gòu)成的基本RS觸發(fā)器，它是無(wú)時(shí)鐘控制低電平直接觸發(fā)的觸發(fā)器?；綬S觸發(fā)器具有置“0”、置“1”和“保持”三種功能。通常稱為置“1”端，因?yàn)?（1）時(shí)觸發(fā)器被置“1”；為置“0”端，因?yàn)?（1）時(shí)觸發(fā)器被置“0”，當(dāng)1時(shí)狀態(tài)保持；0時(shí)，觸發(fā)器狀態(tài)不定，應(yīng)避免此種情況發(fā)生，表41為基本RS觸發(fā)器的功能表?；綬S觸發(fā)器。也可以用兩個(gè)“或非門”組成，此時(shí)為高電平觸發(fā)有效。 輸 入輸 出Qn+1n+10110100111Qnn00 表 41 第 5 頁(yè)2、JK觸發(fā)器 在輸入信號(hào)為雙端的情況下，JK觸發(fā)器是功能完善、使用靈活和通用性較強(qiáng)的一種觸發(fā)器。本實(shí)驗(yàn)采用74LS73雙JK觸發(fā)器，是下降邊

27、沿觸發(fā)的邊沿觸發(fā)器。 JK觸發(fā)器的狀態(tài)方程為Qn+1 JnQn J和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K有兩個(gè)或兩個(gè)以上輸入端時(shí)，組成“與”的關(guān)系。Q與 為兩個(gè)互補(bǔ)輸出端。通常把 Q0、1的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q1，0定為“1”狀態(tài)。下降沿觸發(fā)JK觸發(fā)器的功能如表42 表42輸 入輸 出DDCPJKQn+1n+101×××1010×××0100×××1110 00Qnn1110 10101110 01011110 11nQn1110 ××Qnn注：× 任

28、意態(tài) 高到低電平跳變 低到高電平跳變Qn（n ） 現(xiàn)態(tài) Qn+1（n+1 ） 次態(tài) 不定態(tài) JK觸發(fā)器常被用作緩沖存儲(chǔ)器，移位寄存器和計(jì)數(shù)器。 第 頁(yè)3、D觸發(fā)器 在輸入信號(hào)為單端的情況下，D觸發(fā)器用起來(lái)最為方便，其狀態(tài)方程為Qn+1Dn，其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時(shí)鐘到來(lái)前D端的狀態(tài)，D觸發(fā)器的應(yīng)用很廣，可用作數(shù)字信號(hào)的寄存，移位寄存，分頻和波形發(fā)生等。有很多種型號(hào)可供各種用途的需要而選用。如雙D 74LS74、四D 74LS175、六D 74LS174等。圖43 為雙D 74LS74的引腳排列及邏輯符號(hào)。功能如表43。輸 入輸 出DDCPDQn1n101××1010××0100××111101100111×Qnn圖43 74LS74引腳排列及邏輯符號(hào) 表43 第 頁(yè)4、觸發(fā)器之間的相互轉(zhuǎn)換在集成觸發(fā)器的產(chǎn)品中，每一種觸發(fā)器都有自己固定的邏輯功能。但可以利用轉(zhuǎn)換的方法獲得具有其它功能的觸發(fā)器。例如將JK觸發(fā)器的J、k兩端連在一起，并認(rèn)它為T端，就得到所需的T觸發(fā)器。如圖44(a)所示，其狀態(tài)方程為： Qn+1 Tn Qn (a) T觸發(fā)器 (b) T'觸發(fā)器圖44 JK觸發(fā)器轉(zhuǎn)換為T、T'觸發(fā)器T觸發(fā)器的功能如表44。表44輸