第3章-邏輯門電路

1、精品文檔3邏輯門電路3.1 MOS邏輯門電路3.1.2求下列情況下TTL邏輯門的扇出數(shù)：（1）74LS門驅(qū)動(dòng)同類門；（2）74LS門驅(qū)動(dòng)74ALs系列TTL門。解：首先分別求出拉電流工作時(shí)的扇出數(shù)Noh和灌電流工作時(shí)的扇出數(shù)Nol,兩者中的最小值即為扇出數(shù)。從附錄A可查得74LS系列電流參數(shù)的數(shù)值為IoH=0.4mA,IoL=8mA,IiH=0.02mA,IiL=0.4mA;74ALS系列輸入電流參數(shù)的數(shù)值為IiH=0.02mA,IiL=0.1mA,其實(shí)省略了表示電流流向的符號(hào)。（1） 根據(jù)（3.1.4）和式（3.1.5）計(jì)算扇出數(shù)74LS系列驅(qū)動(dòng)同類門時(shí)，輸出為高電平的扇出數(shù)NOHIoh0.

2、4mA”2011H0.02mA輸出為低電平的扇出數(shù)Nol="=-8mA-=20Iil0.4mA所以，74LS系列驅(qū)動(dòng)同類門時(shí)的扇出數(shù)No為20。（2） 同理可計(jì)算出74LS系列驅(qū)動(dòng)NOH74ALS系列時(shí)，有OH0.4mAIH0.02mA=20OL8 mAIIL0.1mA所以，74LS系列驅(qū)動(dòng)74ALs系列時(shí)的扇出數(shù)N。為20。3.1.4已知圖題3.1.4所示各MOSFET管的V=2V,忽略電阻上的壓降，試確定其工作狀態(tài)（導(dǎo)通或截止）。解：圖題3.1.4（a）和（c）白N溝道增強(qiáng)型MOS,圖題3.1.4（b）和（d）為P溝道增強(qiáng)型MOS。N溝道增強(qiáng)型MOS管得開啟電壓Vt為正。當(dāng)Vgs

3、Vt時(shí)，MOS管處于截止?fàn)顟B(tài)；當(dāng)VGS>Vt,且VDS>（VGSVt）時(shí)，MOS管處于飽和導(dǎo)通狀態(tài)。對(duì)于圖題3.1.4（a）,Vgs=5V,vDS=5V,可以判斷該MOS管處于飽和導(dǎo)通狀態(tài)。對(duì)于圖題格凰3.1.43.1.4(c),Vgs=0VvVt,所以MOS管處于截止?fàn)顟B(tài)。P溝道增強(qiáng)型MOS管得開啟電壓Vt為負(fù)。當(dāng)Vgs>Vt時(shí)，MOS管處于截止?fàn)顟B(tài)；當(dāng)VgsWVt,且vDSW(VGSVt)時(shí)，MOS管處于飽和導(dǎo)通狀態(tài)。對(duì)于圖題3.1.4(b),VGS=0V>-2V,該MOS管處于截止?fàn)顟B(tài)。對(duì)于圖題3.1.4(d),Vgs=-5V,VGS=-5V,可以判斷該MOS管處

4、于飽和導(dǎo)通狀態(tài)。3.1.5為什么說74HC系列CMOS與非門在+5V電源工作時(shí)，輸入端在以下四種接法下都屬于邏輯0:(1)輸入端接地；(2)輸入端低于1.5V的電源；(3)輸入端同類與非門的輸出低電壓0.1V;(4)輸入端接10k的電阻到地。解：對(duì)于74HC系列CMOS門電路來說，輸出和輸入低電平的標(biāo)準(zhǔn)電壓值為：Vol=0.1V,Vil=1.5V。因此，有：(1) Vi=0<Vil=1.5V,屬于邏輯0。(2) VIv1.5V=Vil,屬于邏輯0。(3) VI=0.1V<Vil=1.5V,屬于邏輯0。(4) 由于CMOS管得柵極電流非常小，通常小于1uA,在10k電阻上產(chǎn)生的壓降小

5、于10mV即vI<0.01VvVil=1.5V,故亦屬于邏輯0。3.1.6試分析圖題3.1.6所示的電路，寫出其邏輯表達(dá)式，說明它是說明邏輯電路？解：該電路由兩部分組成，如圖題3.1.6所示，細(xì)線左邊為一級(jí)與非門，虛線右邊組成與或非門，其中Tin和T2N并聯(lián)實(shí)現(xiàn)與功能，兩者再與T3N串聯(lián)實(shí)現(xiàn)或功能。與非門的輸出X=AB。與或非門的輸出L為L=(AB)X=(AB)AB=ABAB=AB該電路實(shí)現(xiàn)同或功能。用題ILG3.1.7 求圖題3.1.7所示電路的輸出邏輯表達(dá)式。解：圖題3.1.7所示電路中，L1=AB,L2=BC,L3=D,L4實(shí)現(xiàn)與功能，即L4=LiL，L3,而L=L"E,

6、所以輸出邏輯表達(dá)式為L=ABBCDEo+5V3.1.8 用三個(gè)漏極開路與非門74HC03和一個(gè)TTL與非門74LS00實(shí)現(xiàn)圖題3.1.7所示的電路，已知CMOS管截止時(shí)的漏電流Ioz=5uA,試計(jì)算Rp(min)和Rp(max)。解：第一級(jí)的兩個(gè)與非門和一個(gè)非門用漏極開路與非門74HC03組成，第二級(jí)的與非門用TTL與非門74LS00實(shí)現(xiàn)。從附錄A查彳導(dǎo)74HC系列的參數(shù)為：VoL(max)=0.33V,IOL(max)=4mA,VoH(min)=3.84V；74LS系列的參數(shù)為：IIL(max)=0.4mA,IIH(max)=0.02mA。因?yàn)槿齻€(gè)漏極開路門的公共上拉電阻Rp的下端74LS0

7、0的一個(gè)輸入端，即：在灌電流情況下，求出Rp的最小值：精品文檔Rp (min)VDD -VoL(max)I OL (max) - I IL (total )里詠,1.3k.(4 - 0.4)mA在拉電流情況下，求出Rp的最大值VDD - VOH (min)RP(max) = "；I OZ (total) ' I IH (total)(5 -3.84)V(0.005 3 0.02)mA:33.1k3.1.9 .圖題31.9表示三態(tài)門作總線傳輸?shù)氖疽鈭D，圖中n個(gè)三態(tài)門的輸出接數(shù)據(jù)傳輸總線,Di、D2、Dn為數(shù)據(jù)輸入端，CS1、CS2、CSi為片選信號(hào)輸入端。試問：（1）CS信號(hào)如

8、何進(jìn)行控制，以便數(shù)據(jù)D1、D2、Dn通過該總線進(jìn)行正常傳輸；（2）CS信號(hào)能否有兩個(gè)或兩個(gè)以上同時(shí)有效？如果CS出現(xiàn)兩個(gè)或兩個(gè)以上有效，可能發(fā)生什么情況？（3）如果CS信號(hào)均無效，總線處在什么狀態(tài)?解：（1）根據(jù)圖題3.1.9可知，片選信號(hào)CS、CS2、CSi為高電平有效，當(dāng)CSi=1時(shí),第i個(gè)三態(tài)門被選中，其輸入數(shù)據(jù)被送到數(shù)據(jù)傳輸總線上。根據(jù)數(shù)據(jù)傳輸?shù)乃俣?，分時(shí)地給CS1、CS?、CSi端以正脈沖信號(hào)，使其相應(yīng)的三態(tài)門的輸出數(shù)據(jù)能分時(shí)地到達(dá)總線上。（2）CS信號(hào)不能有兩個(gè)或兩個(gè)以上同時(shí)有效，否則兩個(gè)不同的信號(hào)將在總線上發(fā)生沖突。即總線不能同時(shí)既為0又為1。（3）如果所有CS信號(hào)均無效，總線處

9、于高阻狀態(tài)。3.1.10某廠生產(chǎn)的雙互補(bǔ)對(duì)及反相器（4007）引出端如圖題3.1.10所示，試分別連接：（1）三個(gè)反相器；（2）三輸入端或非門；（3）三輸入端與非門；（4）或與非門L=C（A+B）；（5）傳輸門（一個(gè)非門控制兩個(gè)傳輸門分時(shí)傳送）。一12解：(1)三個(gè)反相器將圖題3.1.10所示電路按下列方式連接，可以得到三個(gè)反相器。8、13相連，6端為輸入，8端為輸出，14端接Vdd,7端接地;1、5相連，3端為輸入，5端為輸出，2端接Vdd,4端接地；10端為輸入，12端為輸出，11端接Vdd,9端接地。(2)三輸入端或非門電路圖如圖題解3.1.10(a)所示。(3) 三輸入端與非門電路圖如

10、圖題解3.1.10(b)所示。(4) 或與非門電路圖如圖題解3.1.10(c)所示。6傳輸門電路圖如圖題解3.1.10(d)所示，由6端輸入的信號(hào)控制TGi、TG2、分時(shí)傳送數(shù)據(jù)。6端接低電平時(shí)，TG1、導(dǎo)通，2端得數(shù)據(jù)傳送到12端；6端接高電平時(shí)，TG2導(dǎo)通，4端得數(shù)據(jù)傳送到12端。3.1.11 試分析圖題3.1.11所示某CMOS器件的電路，寫出其邏輯表達(dá)式，說明它是什么邏輯電路。解：電路由兩個(gè)輸入反相器、一個(gè)輸出反相器、一個(gè)傳輸門、T2、和T3構(gòu)成的電路組成。傳輸門由B和B控制，當(dāng)B=0時(shí)傳輸門導(dǎo)通，當(dāng)B=1時(shí)傳輸門截止。、T2、和T3構(gòu)成電路的工作狀態(tài)由B控制，當(dāng)B=1時(shí)T1、T3均截

11、止，丁1、丁2、和丁3構(gòu)成的電路不工作；當(dāng)B=0時(shí)、T3均導(dǎo)通，、T2和T3構(gòu)成的電路工作，并且起反相作用，其輸出等于A。綜上所述，當(dāng)B=0時(shí)，Ti、T2、和T3構(gòu)成的電路不工作，傳輸門導(dǎo)通，輸出L=A;當(dāng)B=1時(shí)Ti、T2、和T3構(gòu)成的電路工作，傳輸門截止，輸出L=入。列出真值表如表題解3.1.11所示。其邏輯表達(dá)式l=Ab+aB=a$b,故電路為異或門電路。3.1.12 試分析圖題3.1.12所示的CMOS電路，說明它們的邏輯功能。解：對(duì)于圖題3.1.12(a)所示的CMOS電路，當(dāng)EN=0時(shí)，Tp2和Tn2均導(dǎo)通，Tp1和EN(b)SMI1.12Tp2和TN2均截止，無論 A為高電平3.

12、1.12所示，該電路是低電平使能三Tn2構(gòu)成的的反相器正常工作，L=A;當(dāng)EN=1時(shí),還是低電平，輸出端均為高阻狀態(tài)，其真值表如表題解態(tài)非門，其表示符號(hào)如圖題解3.1.12(a)所示。圖題3.1.12(b)所示的CMOS電路，EN=0時(shí)，Tp2導(dǎo)通，或非門打開，Tp和Tn1構(gòu)成的反相器正常工作，L=A;當(dāng)EN=1時(shí)，Tp2截止，或非門輸出低電平，使Tn1截止，輸出端處于高阻狀態(tài)，該電路是低電平使能三態(tài)緩沖器，其標(biāo)示符號(hào)如圖題解3.1.12(b)所示。同理可以分析圖題3.1.12(c)和圖題3.1.12(d)所示的CMOS電路，它們分別為高電平使能三態(tài)緩沖器和低電平使能三態(tài)非門，其標(biāo)示符號(hào)分另如

13、圖題解3.1.12(c)和圖題解3.1.12(d)所示。Ml LU悶他第3.1.13 試分析圖題3.1.13所示傳輸門的電路，寫出其邏輯表達(dá)式，說明它是說明邏輯電路。解：對(duì)于圖題3.1.13所示的電路，輸入信號(hào)A作為傳輸門的控制信號(hào)，輸入信號(hào)B通過傳輸門與輸出L相連。當(dāng)A=0時(shí)，傳輸門TG1導(dǎo)通，TG2斷開，L=B;當(dāng)A=1時(shí)，傳輸門TG1斷開，TG2導(dǎo)通，L=B;其真值表如表題解3.1.13所示，該電路實(shí)現(xiàn)異或功能，L=A$B。3.1.14 由CMOS傳輸門構(gòu)成的電路如圖題3.1.14所示，試列出其真值表，說明該電路的邏輯功能。解：當(dāng)CS=1時(shí)，4個(gè)傳輸門均為斷開狀態(tài)，輸出處于高阻狀態(tài)。當(dāng)C

14、S=0時(shí)，4個(gè)傳輸門的工作狀態(tài)由A和B決定，A=B=0時(shí)，TG1和TG2導(dǎo)通，TG3和TG4截止，L=1。依此分析電路可以列出真值表如表題解3.1.14所示，根據(jù)真值表可得L=A+B。該電路實(shí)現(xiàn)三態(tài)輸出的2輸入的或非功能。3.2TTL邏輯門電路3.2.2 為什么說TTL與非門的輸入端在以下四種接法下，都屬于邏輯1:(1)輸入端懸空；(2)輸入端接高于2V的電源；(3)輸入端接同類與非門的輸出高電壓3.6V;(4)輸入端接10k電阻到地。解：對(duì)于TTL門電路來說，輸出和輸入高電平的標(biāo)準(zhǔn)電壓值為：Voh=2.7V,Vih=2V。(1) 對(duì)于圖題解3.2.2所示的與非門電路，當(dāng)輸入端懸空時(shí)，-的發(fā)射

15、極電流iEi=0,集電極結(jié)正偏。Vcc通過Rbi和Ti的繼電結(jié)向丁2、T3提供基極電流，使丁2、丁3飽和導(dǎo)通，輸出為低電平。可見輸入端懸空等效于邏輯1。(2) vI>2V=Vih,屬于邏輯1。(3) vI=3.6V>Vih,屬于邏輯1。(4) 對(duì)于圖題解3.2.2所示的與非門電路，考慮A端接10k電阻接地，B端懸空時(shí)，則電源電壓Vcc=5V分配到Rb1(4kQ)電阻、的發(fā)射結(jié)(0.7)和10kQ電阻上，顯然，V10kQ>VIH(2V),故此時(shí)輸入端亦屬于邏輯1。3.2.3設(shè)有一74LS04反相器驅(qū)動(dòng)兩個(gè)74ALs04反相器和4個(gè)74LS04反相器。(1)問驅(qū)動(dòng)門是否超載？(2

16、)若超載，試提出一改進(jìn)方案；若未超載，問還可增加幾個(gè)74LS04門？解：(1)根據(jù)題意，74LS04為驅(qū)動(dòng)門，同時(shí)它又是負(fù)載門，負(fù)載門中還有74ALs04.從附錄A種查出74LS04和74ALS04的參數(shù)如下(不考慮符號(hào))。74LS04:IOL(max)=8mA,IOH(max)=0.4mA,IIL(max)=0.4mA,IIH(max)=0.02mA。74ALS04:IIL(max)=0.1mA,IIH(max)=0.02mA。4個(gè)74LS04的輸入電流為：4IIL(max)=4X0.4mA=1.6mA,4"(max)=4X0.02mA=0.08mA。2個(gè)74ALS04的輸入電流為

17、：2IIL(max)=2X0.1mA=0.2mA,2Ih(max)=2X0.02mA=0.04mA。 拉電流負(fù)載情況下如圖題解3.2.3(a)所示，74LS04總的拉電流為兩部分，即4個(gè)74LS04的高電平輸入電流最大值4IiH(max)=4X0.02mA=0.08mA;2個(gè)74ALs04的高電平輸入電流最大值2IiH(max)=2X0.02mA=0.04mA。兩部分拉電流之和為0.08mA+0.04mA=0.12mA。而74LS04能提供0.4mA的拉電流，并不超載。 灌電流負(fù)載情況如圖題解3.2.3(b)所示，驅(qū)動(dòng)門的總灌電流為1.6mA+0.2mA=1.8mA。而74LS04能提供8mA

18、的灌電流，也未超載。(2)從上面分析計(jì)算可知，74LS04所驅(qū)動(dòng)的兩類負(fù)載無論是灌電流還是拉電流均未超載，仍有一定的負(fù)載裕量。I/6 74LSW-1/6 74WW5牌 MLSM在拉電流負(fù)載情況下電流裕量為0.4mA0.12mA=0.28mA,可增加74LS00負(fù)載為0.28mA/0.02mA=14。在灌電流負(fù)載情況下電流裕量為8mA1.8mA=6.2mA,可增加74LS04負(fù)載數(shù)為6.2mA/0.4mA=15。綜合考慮，除了2個(gè)74ALs04反相器和4個(gè)74LS04反相器負(fù)載外，再增加負(fù)載74LS04數(shù)目不能超過14個(gè)。3.2.4圖題3.2.4所示為集電極開路門74LS03驅(qū)動(dòng)5個(gè)CMOS邏輯

19、門。已知OC門輸出管截止時(shí)的漏電流IOZ=0.2mA；負(fù)載門的參數(shù)為：VIH(min)=4V,VIL(max)=1V,IIL=IIH=1uA。試計(jì)算上拉電阻的值。用閶3.2.4解：從附錄A查得74LS03的參數(shù)為：VoH(min)=2.7V,VOL(max)=0.5V,IOL(max)=8mA。根據(jù)式(3.1.6)和式(3.1.7)可以計(jì)算出上拉電阻的值。灌電流情況如圖題解3.2.4(a)所示，74LS03輸出為低電平，IiL(totai)=5IiL=5X0.001mA=0.005mA,有VDD-VoL(max)(5-0.5)V")=二00.56k11b(max)-ktotal)(8-0.005)mA拉電流情況如圖題解3.2