數(shù)字系統(tǒng)設(shè)計(jì)與VHDL課程大作業(yè)參考模板

1、 數(shù)字系統(tǒng)設(shè)計(jì)與VHDL課程大作業(yè) 霓虹燈電路設(shè)計(jì)學(xué)院： 計(jì)算機(jī)科學(xué)與工程班級(jí)：計(jì)算機(jī)科學(xué)與技術(shù)一班學(xué)號(hào)：1305010126姓名：唐艷香組員：鄭林升，袁博，唐艷香實(shí)驗(yàn)內(nèi)容：1) 使用平臺(tái)上的8個(gè)七段數(shù)碼管進(jìn)行顯示，即圍繞平臺(tái)上的8個(gè)數(shù)碼管轉(zhuǎn)圈；2) 要求同時(shí)顯示的段數(shù)為1、2、3段可選；3) 可進(jìn)行順向、逆向顯示（通過(guò)某一開(kāi)關(guān)鍵進(jìn)行選擇）；4) 按下復(fù)位鍵后，重新開(kāi)始旋轉(zhuǎn)；5) 多種點(diǎn)亮方式自選，如全亮等。總體模塊劃分： 1）定義輸入輸出端； 2）由于只有一個(gè)主程序，所有模塊都直接添加在里面。主程序中可看做復(fù)位，旋轉(zhuǎn)方向，旋轉(zhuǎn)速度，旋轉(zhuǎn)塊數(shù)的小程序結(jié)合； 3）建立波形圖，進(jìn)行仿真； 4）綁定

2、引腳，下載程序進(jìn)行測(cè)試； 5）修正小bug。代碼實(shí)現(xiàn)：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;1 / 12entity water_lamp is generic(n:integer:=60000); port(clk_sys:in std_logic; order:in std_logic; k:in std_logic; q:in std_logic; num:in std_logic_vector(2 downto 0); L

3、:out std_logic_vector(7 downto 0); LED:out std_logic_vector(7 downto 0);end water_lamp;architecture one of water_lamp is signal cnt:integer range 0 to n; signal cnt1:integer range 0 to n; signal cnt2:integer range 0 to n; signal clk_new:std_logic; signal cnm:integer range 19 downto 0; signal cnm0:in

4、teger range 19 downto 0; signal clk_new1:std_logic; signal clk_new2:std_logic_vector(0 to 1):=00;beginp1:process(clk_sys) beginif clk_sysevent and clk_sys=1 then if cntinteger(n/2)-1 thencnt=cnt+1; elsecnt=0;clk_new0 then cnm=cnm-1; else cnm=19; end if; else if cnm19 thencnm=cnm+1; else cnm=0; end i

5、f; end if; end if; end process p2;p3:process(cnm,num,clk_sys,cnt1,cnt2,clk_new2) begin if num=001 then cnm0=cnm; elsif num=011 then if clk_sysevent and clk_sys=1then if cnt1integer(n/1000) then cnt1=cnt1+1; else cnt1=0; clk_new1=not clk_new1; end if; end if;if clk_new1=0 thencnm0=cnm;elseif cnm=19 t

6、hencnm0=0;elsecnm0=cnm+1;end if;end if;elsif num=111 thenif clk_sysevent and clk_sys=1thenif cnt2integer(n/1000) then cnt2=cnt2+1; else cnt2=0; if clk_new2=00 then clk_new2=01; cnm0=cnm; elsif clk_new2=01 then clk_new2=10;if cnm=19 thencnm0=0;elsecnm0=cnm+1;end if; elsif clk_new2=10 then clk_new2=00

7、;if cnm=18 thencnm0=0;elsif cnm=19 thencnm0=1;elsecnm0L=01111111;LEDL=10111111;LEDL=11011111;LEDL=11101111;LEDL=11110111;LEDL=11111011;LEDL=11111101;LEDL=11111110;LEDL=11111110;LEDL=11111110;LEDL=11111110;LEDL=11111101;LEDL=11111011;LEDL=11110111;LEDL=11101111;LEDL=11011111;LEDL=10111111;LEDL=011111

8、11;LEDL=01111111;LEDL=01111111;LEDLED= 00000000; end case; else L=11111111;LED=00000000; end if; if q=1then L=00000000;LED=11111111; end if; end process p4;end one;仿真結(jié)果：（縮略圖）（展開(kāi)圖）設(shè)計(jì)總結(jié)及心得體會(huì) ： 經(jīng)過(guò)將近兩周的學(xué)習(xí)與動(dòng)手操作，終于將老師所布置的實(shí)驗(yàn)完成。鄭林升是我們組的核心開(kāi)發(fā)人員，跟著他一步一步感覺(jué)自己漲了很多知識(shí)說(shuō)不累那是騙人的，在期末將近時(shí)做這個(gè)實(shí)驗(yàn)，讓我們對(duì)以前一些不熟悉的知識(shí)點(diǎn)加深一些印象。也讓我們學(xué)

9、到了許多新的知識(shí)點(diǎn)，比如：在程序的編寫(xiě)過(guò)程中，我們可以利用if語(yǔ)句進(jìn)行優(yōu)先級(jí)順序的判斷，這一點(diǎn)是用VHDL語(yǔ)言進(jìn)行設(shè)計(jì)數(shù)字邏輯電路的共同點(diǎn)，也是我們學(xué)習(xí)過(guò)程中必須掌握的內(nèi)容。 我們剛開(kāi)始接觸到這些東西時(shí)，有種無(wú)從下手的感覺(jué)，雖然學(xué)過(guò)一些關(guān)于這方面的知識(shí)，但離實(shí)踐還差一大截，更何況我們對(duì)于這類(lèi)的編程軟件和編程模式完全不熟悉，所以在剛開(kāi)始編程時(shí)，老出現(xiàn)錯(cuò)誤，而且哪兒出錯(cuò)也不知道，查了很多資料還是沒(méi)解決，無(wú)奈之下，只能從頭開(kāi)始找尋錯(cuò)誤，最后還是鄭林升發(fā)現(xiàn)是由于軟件還沒(méi)破解才完成整個(gè)實(shí)驗(yàn)。在綁定引腳時(shí)，沒(méi)認(rèn)真看電路板的型號(hào)，也沒(méi)經(jīng)驗(yàn)，不知道具體電路板要由與之相符打device去匹配，導(dǎo)致在調(diào)試電路板時(shí)，電路板總不聽(tīng)使喚。最后在其他組同學(xué)