數(shù)電復習題(含答案)

1、.專業(yè)整理.數(shù) 電 復習 題選擇題：1 .下列四個數(shù)中，與十進制數(shù)（163） io不相等的是（D ）A （A3） i6B、（10100011） 2C、（000101100011） 8421BCD D 、 （203） 82 . N個變量可以構成多少個最小項（ C ）A NB、 2NC、2ND、2N-13 .下列功能不是二極管的常用功能的是（ C ）A、檢波B、開關C、放大D、整流4.將十進制數(shù)（18）10轉換成八進制數(shù)是（B ）A 20B、 22C、21D、235 .譯碼器的輸入地址線為4根，那么輸出線為多少根（C ）A 8B、 12C、16D、206 .能把正弦信號轉換成矩形脈沖信號的電路是（

2、D ）A多諧振蕩器B、D/A轉換器G JK觸發(fā)器D、施密特觸發(fā)器7 .三變量函數(shù)F A,B,C A BC的最小項表示中不含下列哪項（A ）A、m2B、m5C、m3D、m78 .用PRO陳實現(xiàn)組合邏輯電路，他的可編程陣列是（ B ）A與陣列B、或陣列C、與陣列和或陣列都可以D 、以上說法都不對9 . A/D轉換器中，轉換速度最高的為（ A ）轉換A并聯(lián)比較型B、逐次逼近型C、雙積分型D、計數(shù)型10 .關于PAL器件與或陣列說法正確的是（A ）A 只有與陣列可編程B、都是可編程的G 只有或陣列可編程D、都是不可編程的11 .當三態(tài)門輸出高阻狀態(tài)時，輸出電阻為（A ）A、無窮大B、約100歐姆C、無

3、窮小D、約10歐姆12為使采樣輸出信號不失真地代表輸入模擬信號，采樣頻率fs和輸入模擬信號的最高頻率flmax的關系是（Cf s , f Im axB、 f s & f Im axG f s 2 f Im axD、 fs< 2fImax13.下列說法不正確的是（C）A.集電極開品&的門稱為OC門B.三態(tài)門輸出端有可能出現(xiàn)三種狀態(tài)（高阻態(tài)、高電平、低電平）C. OC門輸出端直接連接可以實現(xiàn)正邏輯的線或運算D.利用三態(tài)門電路可實現(xiàn)雙向傳輸14 .以下錯誤的是（B ）A.數(shù)字比較器可以比較數(shù)字大小B.實現(xiàn)兩個一位二進制數(shù)相加的電路叫全加器C.實現(xiàn)兩個一位二進制數(shù)和來自低位的進位

4、相加的電路叫全加器D.編碼器可分為普通全加器和優(yōu)先編碼器15 .下列描述不正確的是（A ）A.觸發(fā)器具有兩種狀態(tài)，當 Q=1時觸發(fā)器處于1態(tài)B.時序電路必然存在狀態(tài)循環(huán)C.異步時序電路的響應速度要比同步時序電路的響應速度慢D.邊沿觸發(fā)器具有前沿觸發(fā)和后沿觸發(fā)兩種方式，能有效克服同步觸發(fā)器的空翻現(xiàn)象16 .離散的，不連續(xù)的信號，稱為（ B ）。A.模擬信號B.數(shù)字信號17 .組合邏輯電路通常由（ A ）組合而成。A.門電路 B. 觸發(fā)器 C. 計數(shù)器18 .8線一3線優(yōu)先編碼器的輸入為I017 ,當優(yōu)先級別最高的I7有效時，其輸出;的值是（C ）。A. 111B.010C.000D.10119.

5、十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ C ）個。A. 16B.2C.4D.820. 一位8421BC則譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是（ C ）。A. 4:6B.1:10C.4:10 D.2:421. .函數(shù)F A A B的結果是（C ）A. ABB.AbC. ABD.AB22. ROM!于（A ）0A.組合邏輯電路B.時序邏輯電路23. 有一個左移移位寄存器，當預先置入1011后，其串行輸入固定接0,在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（ A ）。A.1011-0110-1100-1000 0000 B.1011-0101-0010-0001 000024. 一個二進

6、制序列檢測電路，當輸入序列中連續(xù)輸入5位數(shù)碼均為1時，電路輸出1,則同步時序電路最簡狀態(tài)數(shù)為 （B ）A. 4B. 5C. 6D. 725.可以直接現(xiàn)與的器件是（A ）A. OC 門B. I2L 門C. ECL 門D. TTL門26. 16個觸發(fā)器構成計數(shù)器，該計數(shù)器可能的最大計數(shù)模值是（ D ）A. 16B. 32C.162D. 2 1627 .用1KX 1位的RAMT展成4Kx 2位應增加地址線（B ） 根。A.1B.2C.3D.428 .能把正弦信號轉換成矩形脈沖信號的電路是（ D ）A.多諧振蕩器B.D/A轉換器C.JK觸發(fā)器D.施密特觸發(fā)器29 .接通電源就能輸出矩形脈沖波形的是（A

7、 ）A.多諧振蕩器B.D/A轉換器C.JK觸發(fā)器D.施密特觸發(fā)器30 .在函數(shù)F=A&CD的真值表中，F(xiàn)=1的狀態(tài)有多少個？ （ D ）。A、2 B、4 C、6 D、7 E、1631 .對于題圖1所示波形，其反映的邏輯關系是：（B ）A、與非關系；B、異或關系；G同或關系；D或關系；E、無法判斷32、矩形脈沖信號的參數(shù)有衛(wèi)_。A.周期B.占空比 C.脈寬 D.以上都是33、電路的輸出態(tài)不僅與當前輸入信號有關，還與前一時刻的電路狀態(tài)有關，這種電路為 （B ）。A.組合電路 B. 時序電路34、米利和莫爾型時序電路的本質區(qū)別是（ B ）A沒有輸入變量。B、當時的輸出只和當時電路的狀態(tài)有關，

8、和當時的輸入無關。G沒有輸出變量。D當時的輸出只和當時的輸入有關，和當時電路狀態(tài)無關。35、十進制數(shù)25用8421BC則表示為B。A.10 101B.0010 0101C.100101D.101036、下列各函數(shù)等式中無冒險現(xiàn)象的函數(shù)式有 D。A. f bc ac AbB. f Ac bc ab C. f Ac bc ab 7bD. f BC ac Ab bc ab ACE. f bc ac ab ab37、在下列邏輯電路中，不是組合邏輯電路的有3。A.譯碼器B.編碼器C.全加器D.寄存器38、把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到 D 進制計數(shù) 器。A. 4B. 5C. 9D. 20

9、39、N個觸發(fā)器可以構成最大計數(shù)長度（進制數(shù)）為 D 的計數(shù)器。A. NB. 2NC. N2D. 2N40、同步時序電路和異步時序電路比較，其差異在于后者 B。A.沒有觸發(fā)器B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內部狀態(tài)有關41、尋址容量為16Kx8的RAM!要-C根地址線。A. 4 B. 8C. 14D. 16 E. 16K42、只讀存儲器ROM中的內容，當電源斷掉后又接通，存儲器中的內容一 D。A.全部改變B.全部為0 C.不可預料 D.保持不變43、將一個時間上連續(xù)變化的模擬量轉換為時間上斷續(xù)（離散）的模擬 量的過程稱為 A oA.采樣B.量化C.保持D.編碼44、若某A

10、DC取量化單位二1vref，并規(guī)定對于輸入電壓山，在00川jVREF 88 時，認為輸入的模擬電壓為0V,輸出的二進制數(shù)為000,則5 Vref < ui <8:Vref時，輸出的二進制數(shù)為_B。8A. 001B. 101C. 110D. 11145、指出下列電路中能把串行數(shù)據(jù)轉換為并行數(shù)據(jù)的是( C )A、JK觸發(fā)器B、3線-8線譯碼器C、移位寄存器D、十進制計數(shù)器46、邏輯函數(shù) F=A (A B) = A。A. BB. AC. AB D.A-B47、在何種輸入情況下，“與非”運算的結果是邏輯0o DA.全部/&入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是1

11、48、若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為B 位。A. 5B. 6C. 10D. 5049、在下列邏輯電路中，不是組合邏輯電路的有 D 。A.譯碼器B.編碼器C.全加器D.寄存器50、下列邏輯電路中為時序邏輯電路的是 C 。A.變量譯碼器 B.加法器 C.數(shù)碼寄存器 D.數(shù)據(jù)選擇器51、隨機存取存儲器具有 A 功能。A.讀/寫 B.無讀/寫 C.只讀D.只寫52、尋址容量為16Kx 8的RAM!要 C根地址線。A. 4 B. 8C. 14D. 16 E. 16K53、用二進制碼表示指定離散電平的過程稱為 D oA.采樣B.量化C.保持D.編碼54、將幅值上、時間上離散的階梯

12、電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為 B oA.采樣B.量化C.保持D.編碼填空題：1 .數(shù)制轉換：(8F) 16 = ( 143 ) 10= ( 10001111 ) 2 = ( 217 ) 8。2 .有一數(shù)碼10010011,作為自然二進制數(shù)時，它相當于十進制數(shù) (147),作為8421BCD碼時，它相當于十進制數(shù)(93)。 3 .已知某函數(shù)F B A CD AB CD ，該函數(shù)的反函數(shù)F =( B A CD AB CD)4 .如果對鍵盤上108個符號進行二進制編碼，則至少要(71位二進制數(shù)碼5 .在TTL門電路的一個輸入端與地之間接一個 10K電阻，則相當于在該輸入端輸入（高） 電平

13、；在CMOS1電路的輸入端與電源之間接一個 1K電阻，相當于在該輸入端輸入（高） 電平。6 .晶體三極管在工作時，發(fā)射結和集電結均處正向偏置，該晶體管工作在（飽和導通）狀態(tài)。7 . 74LS138是3線一8線譯碼器，譯碼為輸出低電平有效，若輸入為AAA）=110時，輸出 Y7Y6YY4Y3YYY0 應為（1011111.。8 . 一個10位地址碼、8位輸出的ROM其存儲容量為（8K或213）。9 .將一個包含有32768個基本存儲單元的存儲電路設計 16位為一個字節(jié)的ROM ig ROM 有（111根地址線，有（16）_根數(shù)據(jù)讀出線。10 .能夠實現(xiàn)“線與”的TTL門電路叫（OC門）。11 .

14、按邏輯功能的不同特點，數(shù)字電路可分為（ 組合邏輯電路）和（時序邏輯電路）兩大 類。12 .在邏輯電路中，三極管通常工作在（ 飽和）和（截止）狀態(tài)13 . （406） 10= （0100 0000 0110 ） 8421BCD14 . 一位數(shù)值比較器的邏輯功能是對輸入的（ A和B兩個）數(shù)據(jù)進行比較，它有（ Ya>b ）、 （Ya<b ）、（ Ya=b ）三個輸出端。15 . TTL集成JK觸發(fā)器正常工作時，其Rd和Sd端應接（高）電平。16 .單穩(wěn)態(tài)觸發(fā)器有兩個工作狀態(tài)（穩(wěn)態(tài)）和（暫穩(wěn)態(tài)），其中（暫穩(wěn)態(tài)）是暫時的。17 . 一般ADC勺轉換過程由（ 采樣 ）、（ 保持）、（ 量化 ）

15、和（編碼 ）4個步驟來完成18 .存儲器的存儲容量是指（存儲單元的總和）。某一存儲器的地址線為 A14A ,數(shù)據(jù)線為D3D0 ,其存儲容量是（215X4）。19 .電路如下圖（圖中為上升沿 Jk觸發(fā)器），觸發(fā)器當前狀態(tài) Q Q2 Q1為“100”，請問在 時鐘作用下，觸發(fā)器下一狀態(tài)（Q Q2 Q。為（011 ）20 .如果對160個符號進行二進制編碼，則至少需要（8）位二進制數(shù)21 .組合邏輯電路任何時刻的輸出信號，與該時刻的輸入信號 （有關）；與電路原來所處的 狀態(tài)（無關）；時序邏輯電路任何時刻的輸出信號，與該時刻的輸入信號 （有關）；與信號作 用前電路原來所處的狀態(tài)（有關）。（答案填有關或

16、無關）22 . OC門稱為（集電極開路）_門，多個OC門輸出端并聯(lián)到一起可實現(xiàn)（線 與功能。23 .發(fā)光二極管半導體數(shù)碼顯示器的內部接法有兩種形式：共（陰，接法和 共陽：L接法。對于以上兩種接法的發(fā)光二極管數(shù)碼顯示器，應分別采用 （高1電平驅動和（低）_電平驅動的七段顯示譯碼器。24 .府序邏輯電跖按領其觸發(fā)器是否有統(tǒng)一的時鐘控制分為（同步）時序 電路和L異步）_時序電路。25 . （ 5E. C）i6= （ 1011110.11 ） 2=（136.6） 8=（94.75） 10= （1001 0100.0111 0101） 842ibcd26 .邏輯函數(shù)F=A+B+CD的反函數(shù)F =（ABC

17、 ABD）o27 .邏輯函數(shù)F=A （B+C - 1的對偶函藪是（A BC 0）。28 .集電極開路門的英文縮寫OQ門，工作時必須外加（電源和（電阻U 多 個集電極開路門輸出端并聯(lián)到一起可實現(xiàn)（線與功能。29 .時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為（同步）時序電 路和匕異步）_時序電路。30 .在數(shù)字電路中，常用的計數(shù)制除十進制外，還有（二進制）、（八進制）、（十六進制）。判斷題：1 . TTL或非門多余輸入端可以接高電平。（ x ）2 .寄存器屬于組合邏輯電路。（ x ）3 .構成一個5進制計數(shù)器需要5個觸發(fā)器（x ） 4.石英晶體振蕩器的振蕩頻率取決 于石英晶體的固有頻率。（

18、V ）5.當時序邏輯電路存在有效循環(huán)時該電路能自啟動（ x ） 6.八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個。（ x ）7 .關門電平UOf懇允許的最大輸入高電平。（x ）8 .最常見的單片集成 DACS于倒T型電阻網(wǎng)絡DAC （ V ）9 . TTL門電路在高電平輸入時，具輸入電流很小，74LS系列每個輸入端的輸入電流在 40uA 以下（，）10 .三態(tài)門輸出為高阻時，其輸出線上電壓為高電平（ 乂 ）11 .超前進位加法器比串行進位加法器速度慢（ X ）12 .譯碼器哪個輸出信號有效取決于譯碼器的地址輸入信號（ V ）13 .五進制計數(shù)器的有效狀態(tài)為五個（ V ）14 .施密特觸發(fā)器的特

19、點是電路具有兩個穩(wěn)態(tài)且每個穩(wěn)態(tài)需要相應的輸入條件維持。（V ）15 .當時序邏輯電路存在無效循環(huán)時該電路不能自啟動（ V ）16 .RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉功能（ X ）17 . D/A的含義是模數(shù)轉換（X ）18 .構成一個7進制計數(shù)器需要3個觸發(fā)器（V ）19 .兩個二進制數(shù)相加，并加上來自高位的進位，稱為全加，所用的電路為全加器（ x ）20 .判斷時序邏輯電路能否自啟動可通過判斷該電路是否存在有效循環(huán)來實現(xiàn)（x ）21 .利用三態(tài)門可以實現(xiàn)數(shù)據(jù)的雙向傳輸。（V ）22 .有些OC門能直接驅動小型繼電器。（V ）23 . 555定時器可以構成多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸

20、發(fā)器。（ V ）24 . RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉功能（x ）25 . PLA的與陣列和或陣列均可編程。（ V ）26 .施密特觸發(fā)器電路具有兩個穩(wěn)態(tài)，而單穩(wěn)態(tài)觸發(fā)器電路只具有一個穩(wěn)態(tài)（ V ）27 .可用ADCa麥克風信號轉換后送入計算機中處理時（V ）28 .TTL輸出端為低電平時帶拉電流的能力為 5mA（ 乂 ）29 .TTL、CMOS1中未使用的輸入端均可懸空（ x ）30 .當決定事件發(fā)生的所有條件中任一個（或幾個）條件成立時，這件事件就會發(fā)生，這 種因果關系稱為與運算。（x ）31 .將代碼狀態(tài)的特點含義“翻譯”出來的過程稱為譯碼。實現(xiàn)譯碼操作的電路稱為譯碼 器。（，）

21、32 .設計一個3進制計數(shù)器可用2個觸發(fā)器實現(xiàn)（V ）33 .移位寄存器除了可以用來存入數(shù)碼外，還可以利用它的移存規(guī)律在一定的范圍內構成任意用K值n的計數(shù)器。所以又稱為移存型計數(shù)器（ V ）34 .在優(yōu)先編碼器電路中允許同時輸入2個以上的編碼信號（ V ） 35.施密特觸發(fā)器電路具有兩個穩(wěn)態(tài)，而多諧振蕩器電路沒有穩(wěn)態(tài)（ V ）36 .DRAMS要定期刷新，因此，在微型計算機中不如SRAW用廣泛（x ）證明題：1、利用基本定律和運算規(guī)則證明邏輯函數(shù) ABC ABC ABC AB AC 證明：左邊ABC ABC ABCABC ABC ABC ABCAB（C C） AC（B B） AB AC 二右邊

22、 原式得證2、利用基本定律和運算規(guī)則證明邏輯函數(shù) AB BD DCE AD AB D證明：左邊二 AB BD AD AD DCE=ABBDD DCE=ABD=右邊原式得證3、利用基本定律和運算規(guī)則證明邏輯函數(shù) AB AB C (A B)C 證明：左邊=(A B) C=A B C=(A B)C=右邊原式得證bC4、利用基本定律和運算規(guī)則證明邏輯函數(shù) (A B C)(A B C) AB AC證明：左邊 ABC ABC右邊(A B)(A C)(B C)(AA AC BC AB)(B C)(AC AB BC)(B C)(AC AB)(B C)ABC ACC ABB ABCABC ABC二左邊原式得證化

23、簡題：1、用卡諾圖化簡函數(shù) Y(A,B,C,D)(m0,m1,m2,m5,m8,m9,mi0,mi2,mi3).學習幫手.化簡得：Y AC BD CD2、用卡諾圖化簡函數(shù) Y(A,B,C,D) m(0,2,4,5,7,13)m (8,9,10,11,14,15)解：卡諾化簡得：Y BD BD ABC 3、用卡諾圖化簡下列函數(shù) y (A b)d (Ab bd)C ACdb d解： AB D ABC BCD ACDB卡諾圖：4、用卡諾圖化簡具有約束項的邏輯函數(shù)Y(A,B,C ,D)m(0,1,2,3,6,8)md (10,11,12,13,14,15)解：卡諾圖化簡得：Y1 BD AB CD5、用

24、公式法化簡 Y ABC ABC BC解： (A A)BC BCBC BCB(C C)B6、用公式法化簡 Y ABC AB AC解： ABC A(B C)ABC ABCA(BC BC)A簡答題：1、試說明施密特觸發(fā)器的工作特點和主要用途。答：施密特觸發(fā)器的工作特點：電路有兩個穩(wěn)態(tài)，是一個雙穩(wěn)態(tài)電路，但這兩個穩(wěn)態(tài) 是靠觸發(fā)信號維持的；電路狀態(tài)的翻轉由外觸發(fā)信號的電平?jīng)Q定，當外加觸發(fā)信號高于上 限觸發(fā)電平UT+值時電路處于一種穩(wěn)態(tài)，低于下限觸發(fā)電平UT-值時電路處于另一種穩(wěn)態(tài)。電 路存在回差特性或叫滯回特性。通常用于波形變換與整形、接口電路、幅度鑒別、和方波 發(fā)生器。2、什么叫單穩(wěn)態(tài)觸發(fā)器？單穩(wěn)態(tài)觸

25、發(fā)器和雙穩(wěn)態(tài)觸發(fā)器的區(qū)別是什么？答：具有穩(wěn)態(tài)和暫穩(wěn)態(tài)兩種工作狀態(tài)，在外界觸發(fā)脈沖的作用下，能從穩(wěn)態(tài)翻轉到暫 穩(wěn)態(tài)，暫穩(wěn)態(tài)維持一段時間后，再自動返回穩(wěn)態(tài)，暫穩(wěn)態(tài)持續(xù)時間由電路參數(shù)決定。雙穩(wěn) 態(tài)觸發(fā)器具有兩種穩(wěn)定狀態(tài)，外界觸發(fā)脈沖消失后，保持狀態(tài)不變。3、什么是量化單位和量化誤差，減小量化誤差可以從那幾個方面考慮？答：量化過程中所取得最小的數(shù)量單位叫做量化單位。因為模擬電壓是連續(xù)的，就不 一定能被量化單位整除，在量化過程中就會引入誤差，稱為量化誤差。減小量化誤差可以 將量化電平取在量化范圍的中間值。作圖題:1、555定時器的功能表如下，（1）該555定時器組成什么電路，（2）在題中輸出電壓Uo的坐

26、標上畫出相應的輸出波形輸入輸出TH ( Uii )TR(UI2)UoVP狀態(tài)0XX低導通12<q VCc 31<3 VCC高截止12<3 V1>3 Vcc不變不變12>z VCC 31>Y<CC3低導通555定時器功能表VccuiVcc RdDTR 555 OUTTHVssCOQ50.01 ii F解（1）該電路組成施密特觸發(fā)量.。 （2）波形圖2、用74LS161來構成一個十二進制計數(shù)器。74LS161的功能表如圖所示特入輸出RdLDETEPCFDoDi口 tDjQoQi91Qs0XXXXXXXX000010X乂T41,3di11L1TXXXX計皴1

27、10XXXXX保持，CO=01110XXXX保持T41a功能表Do DiD2 D3EPCOET 74161 一LDCPRdQo QiQ2 Q3解：用異步清零端CR歸零S12=1100CRQ3nQnQo Q1Q21 CTt CTP 0 CP74LS1611 a-a- CTt CT<CP74LS161I 士Do D1 D2 D3LD1=? 1CRoCO 1LDCRDo D1 D2 D3(a)用異步清零端CR歸零或：用H步置數(shù)端一LD歸奏S11 = 1011 LD QnQ7QnQo Q1 Q2 Q3Q Q Q q(b)用同步置數(shù)端LD歸零3、8選1數(shù)據(jù)選擇器CC4512的邏輯功能如表所示，電路

28、符號如圖所示。用CC4512J口最少 的門電路產(chǎn)生如下邏輯函數(shù)，要求變量 ABC分別對應于A2AA輸入管腳，寫出分析過程并 在CC4512的框圖上畫出電路連接圖。F ABCD ACD BCD B(A C)DDISINHA2AiA0Y00000D000001D00010C200011C300100D400101D500110D600111D701XXX01XXXX高阻CC4512功能表解：邏輯函數(shù)：F'-J1-* -A-一一 H.Do DiD2 D3 D4D5 D6 D7AoDISAiCC4512A2INHYAB CD ACD BCD B(A C)D AB CD ACD地監(jiān)連接圖為Do

29、D1D2 D3 D4 D5 D6 D7CAoDISB； 一A1CC4512A A2INHY4、555定時器構成單穩(wěn)態(tài)觸發(fā)器如圖（a）所示，輸入如圖（b）0畫出電容電壓u 波形Uo。和輸出UiVcc4876 555 3UoUiL"U(a)(b).專業(yè)整理.5、用512X4的RAMT展組成一個2Kx 8位的存儲器.需要幾片 RAM試畫出它們的連接圖，用圖示RAM實現(xiàn)I/Oo r011/02 1/0351 2 X4KAMCO)Ao Ai - AgB/WcSIII-I丁需要8片RAM同時做字擴展和位擴展。連接圖如下:I/OoI/O1-I/O2- I/O3I/O4I/O5I/O6I/O7A0A

30、iA8R/WA 9A10I/O。I/Oi I/O2 I/O3 512 x4RAM(0) A0A1 A8R/WCSI/Oo I/Oi I/O2 I/O3 512x4RAM(1) Ao Ai A8R/WCSI/Oo I/O1 I/O2 I/O3 512X4RAM(6) A0A1 . A 8R/WCSI/Oo I/O1 I/O2 I/O3 512X 4RAM(7) AoA1 A 8R/WCSYoYiY2Y32線-4線譯碼器6、試用3線一8線譯碼器74LS138和門電路實現(xiàn)下列函數(shù)Z （A、B、C） =AB+AC0.學習幫手一0A2A1A o74LS138STaSTbSTco- 1- 2- 3 1 5

31、 6 7Y-丫一丫一丫匕 丫一丫 Y.專業(yè)整理.解：z（A、b、C）=abfAc=ab（c+C）+Ac（b+b）=ABC+ABC + ABC+A BC=m 1+ m 3+ m 6+ m 7=mi?m3?m6?m7Z分析題：1、分析下列電路是幾進制的計數(shù)器解：驅動方一程二一 Jo 1,Ko 1,Ji Qo,Ki Q；輸出方程：Z Q1Q0掛性方程;Qn+1 JQn KQn (CP )(1分)狀態(tài)方程：Q0+1 J0Q： Kq； 1?Q； 1?Q； Q； (CP )Q；+1 J1Q1n -Qn QonQ1n Q：Q1n (CP ).學習幫手.CPQinQnQin+iQn+iZ00 00 i0i0

32、ii 002i 0i i03i i0 0i狀態(tài)表QiQo/Z狀態(tài)表或狀態(tài)圖任寫一種即可4進制加法計數(shù)器歸納上述分析結果可知，該時序電路為同步2、分析圖示電路的邏輯功能。要求有明確的分析步驟和過程并畫出時序圖YK2QinKiQonKoQ21解:nJ 2 QiJi Q01J 0 Q2驅動方程：Q211J2Q2nK2Q2QinQ2nQinQ21Qin代入特性方程求狀態(tài)方程：Qin1JiQ1nKiQnQ；QinQoQinQoQ01 1JoQonKoQO1Q2nQ0nQ2nQ；Q2n輸出方S：Y Q?Q；求各觸發(fā)器的次態(tài)和電路輸出，列狀態(tài)轉換圖或狀態(tài)轉換表現(xiàn)志次志輸出/Q；金Qi“ Qr:QtY0000

33、0000101001010100111110100000101010111010001111100排列順序：n n n /Y(b)無效循環(huán)Q；Q1nQ；/0/0J /0100110111/0/01 0000001 011(a)有效循環(huán)時序圖:電路功能：有效循環(huán)的6個狀態(tài)分別是05這6個十進制數(shù)字的格雷碼，并且在時鐘脈沖 CP的作用下，這6個狀態(tài)是按遞增規(guī)律變化的，即：000- 001 011 111 110 100 000一所以這是一個用格雷碼表示的六進制同步加法讓數(shù)圈。當對第6個脈沖計數(shù)時，計數(shù)器又重新從 000開始計數(shù)，并產(chǎn)生輸出丫= 1。3、分析圖示電路的邏輯功能。Y解：此電路為同步時序

34、電路驅動方程：T1 X Qn ; T0 1輸出方程：Y XQn X Q1nT觸發(fā)器的特性方程：Qn1 T Qn將各觸發(fā)器的驅動方程代入，即得電路的狀態(tài)方程:Q1n 1 T1 Q1n X Q01 Q1nQ01 To Q；1 Q0n Q；n通過計算得狀態(tài)表或狀態(tài)轉換圖：輸入現(xiàn)態(tài)次態(tài)輸出XQ1nQoQ1n1Q0n 1Y000011001101010111011001100110101000110011111101時序圖:CPXQoQ1Ycp _T-L_T-L_T-_TL_r_由狀態(tài)圖可以看出，當輸入 X=o時，在時鐘脈沖CP的作用下，電路的4個狀態(tài)按遞增 規(guī)律循環(huán)變化，即：00 - 01 - 10-

35、 11 - 00 一當*= 1時，在時鐘脈沖CP的作用下，電路的4個狀態(tài)按遞減規(guī)律循環(huán)變化，即：00 - 11 - 10- 01 - 00 一可見，該電路既具有遞增計數(shù)功能，又具有遞減計數(shù)功能，是一個2位二進制同步可逆計數(shù)器。.專業(yè)整理.4、8位A/D輸入滿量程為10V,當輸入下列電壓時，數(shù)字量的輸出分別為多少？(1) 3.5V;(2) 7.08V; (3) 5.97V1 10解：(1)第一步，當Vn-Vref 5V時，因為VN>Vx,所以取d7=0,存儲。2 2第二步，當Vn (0 1)Vref 2.5V時，因為Vn<VX,所以取de=1 ,存儲。 2 4 0 11第二步，當Vn (0 1 1)Vref 3.75V時，因為VN>Vx,所以取ds=0,存儲。 2 4 8 如此重復比較下去，經(jīng)過8個時鐘脈沖周期，轉換結束，最后得到A/D轉換器的轉換結果d7d0=01011001,則該數(shù)字所對應的模擬輸出電壓為0 10 11VN ()Vref 3.4765625V2 4 8 1627同理(2) 10110101=7.0703125V(3)