四選一選擇器

1、精選優(yōu)質(zhì)文檔-傾情為你奉上 實 驗 報 告實驗課程名稱 VHDL 四選一選擇器 年 級 電 技 111 專 業(yè) 電子科學與技術 學生姓名 周倫穩(wěn) 學 號 2013年12月 4選1數(shù)據(jù)選擇器1·設計背景和設計方案1·1設計背景該設計是以數(shù)字電子技術為基礎，實現(xiàn)數(shù)據(jù)從四位數(shù)據(jù)中按照輸入的信號選中一個數(shù)，來實現(xiàn)所期望的邏輯功能。1·2設計方案用撥碼開關作四位數(shù)據(jù)及兩位控制端的輸入，LED作輸出，通過撥碼開關組成控制輸入端s1和s0不同組合，觀察LED與數(shù)據(jù)輸入端a,b,c,d的關系，驗證四選一數(shù)據(jù)選擇器設計的正確性。使用邏輯門電路與、或、非的組合來表達4選1數(shù)據(jù)選擇器，

2、通過控制輸入的信號來控制輸出的信號值。其邏輯電路圖如下：其示意框圖如下：其中輸入數(shù)據(jù)端口為D0、D1、D2、D3，A、A為控制信號，Y為輸出。 令AA=“00”時，輸出Y=D0； 令AA=“01”時，輸出Y=D1； 令AA=“10”時，輸出Y=D2；令AA=“11 時，輸出Y=D3； 4 選 1 數(shù) 據(jù) 選 擇 器 D0 輸入 D 1 Y 數(shù)據(jù) D 2 D 3 A A真值表如下：輸入輸出D A1 A0 Y D0 0 0 D0D1 0 1 D1D2 1 0 D2 D3 1 1 D3 2·方案實施1）程序12·1·1設計思路 四選一多路選擇器設計時，定義輸入S為標準以

3、內(nèi)漏記為STD_LOGIC,輸出的信號Z的數(shù)據(jù)類型定義為2位標準邏輯矢量位STD_LOGIC_VECTOR( 1 DOWNTO 0 ).使用LIBRATY語句和USE語句，來打開IEEE庫的程序包STD_LOGIC_1164.ALL。當輸入信號時，程序按照輸入的指令來選擇輸出，例如輸入信號為“00”時，將a的值給z，進而輸出z的值，輸入信號為“11”是，將a的值給z，進而輸出z的值。若輸入信號是已經(jīng)定義的四個信號之外的值時（即當IF條件語句不滿足時），輸出值為x，并將x的值給輸出信號z。這樣即可實現(xiàn)四選一數(shù)據(jù)選擇的功能。2·1·2程序LIBRARY IEEE;USE IEE

4、E.STD_LOGIC_1164.ALL;ENTITY mux41 isPORT (a,b,c,d :IN STD_LOGIC; s :IN STD_LOGIC_VECTOR(1 DOWNTO 0); z : OUT STD_LOGIC);END mux41;ARCHITECTURE one OF mux41 ISBEGIN PROCESS( s,a,b,c,d) BEGIN CASE s IS WHEN "00" => z <= a; WHEN "01" => z <= b; WHEN "10" =>

5、z <= c; WHEN "11" => z <= d; WHEN OTHERS => z <=null; END CASE; END PROCESS;END one;2·1·3運行結果 當輸入信號“00”時，輸出信號z的值為a; 當輸入信號“01”時，輸出信號z的值為b; 當輸入信號“10”時，輸出信號z的值為c; 當輸入信號“11”時，輸出信號z的值為d;2·1·4波形仿真及描述輸入：a 的波形周期為10ns,b的波形周期為5ns,c的波形周期為15ns,d的波形周期為8ns。s1的波形周期為5ns,

6、s2的波形周期為10ns。輸出：2）程序22·2·1設計思路定義6個輸入信號，一個輸出信號，當控制信號A=1時，muxval的值加1，即muxval=muxval+1;當控制信號B=1時muxval的值加2，即muxval=muxval+2。當輸入值為i0時，輸出q的值為0，當輸入的值為i1時，輸出q的值為1，當輸入值為i2時，輸出q的值為2，當輸入值為i3時，輸出q的值為3。2·2·2程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux41 ISPORT ( i0,i1,i2,i3,a,b : IN

7、 STD_LOGIC; q : OUT STD_LOGIC );ENS mux4;ARCHITECTURE b_mux4 OF mux4 ISBEGINProcess ( i0,i1,i2,i3,a,b )Variable muxval : integer rang 7 downto 0;Begin muxval :=0;if ( a = '1' ) then muxval : muxval + 1; end if;if ( b = '1' ) then muxval : muxval + 2; end if;case muxval is when 0 = > q < = i0; when 1 = > q < = i1; when 2 = > q < = i2; when 3 = > q < = i3; When others = > null;end case;end process;END b_mux4;2·2·3運行結果當輸入信號“00”時，輸出信號z的值為i0; 當輸入信號“01”時，輸出信號z的值為i1; 當輸入信號“10”時，輸出信號z的值為i2; 當輸入信號“11”時，輸出信號z的值為i3;2·2·4波形仿真及描述輸入： a的