模擬cmos集成電路-2位數(shù)值比較器

1、 模擬CMOS集成電路課程設(shè)計(jì) 題目：二位數(shù)值比較器專業(yè)：電子科學(xué)與技術(shù)班級：學(xué)號：姓名：指導(dǎo)老師：完成時(shí)間：2014年 月 日目錄一. 設(shè)計(jì)目標(biāo)二. 一位數(shù)值比較器的設(shè)計(jì)三. 二位數(shù)值比較器的設(shè)計(jì)四. 原理圖的繪制及電路的仿真五. 實(shí)驗(yàn)電路的版圖設(shè)計(jì)六. 實(shí)驗(yàn)心得一 設(shè)計(jì)目標(biāo)本次課程設(shè)計(jì)把重點(diǎn)放在電路的設(shè)計(jì)、制作和仿真，以及版圖的設(shè)計(jì)。熟悉在UNIX系統(tǒng)下Cadence軟件的使用，掌握電路原理圖的輸入和編輯及電路的仿真。 在數(shù)字系統(tǒng)中，特別是在計(jì)算機(jī)中都需具有運(yùn)算功能，一種簡單的運(yùn)算就是比較兩個(gè)數(shù)A和B的大小。用以對兩數(shù)A、B的大小或是否相等進(jìn)行比較的邏輯電路稱為數(shù)值比較器。比較結(jié)果有A&g

2、t;B、A<B以及A=B三種情況。二一位數(shù)值比較器的設(shè)計(jì)1.一位數(shù)值比較器 設(shè)輸入的兩個(gè)二進(jìn)制數(shù)位A、B，輸出比較的結(jié)果為Y(A>B）、 Y(A<B）、 Y(A=B）三種情況。輸出時(shí)為1，否則為0。2 真值表如下：輸入 輸出A B Y(A>B） Y(A=B）Y(A<B）0 0 0 1 00 1 0 0 11 0 1 0 01 1 0 1 03.根真值表可寫出邏輯函數(shù)表達(dá)式為4 邏輯圖如下所示：三. 二位數(shù)值比較器的設(shè)計(jì)1.二位數(shù)值比較器二位數(shù)值比較器是在一位數(shù)值比較器上，加上3個(gè)與門和2個(gè)或門構(gòu)成的。為了減少符號的種類，不再使用字母L，而以（Ai>Bi）、（

3、Ai<Bi）、（Ai=Bi）直接表示邏輯函數(shù)?？梢杂烧嬷当韺晌槐容^器作如下簡要概述。當(dāng)高位（A1、B1）不相等時(shí)，無需比較低位（A0、B0），兩個(gè)數(shù)的比較結(jié)果就是高位比較的結(jié)果。當(dāng)高位相等時(shí)，兩數(shù)的比較結(jié)果由低位比較的結(jié)果決定。電路利用了1位數(shù)值比較器的輸出作為中間結(jié)果。它所依據(jù)的原理是，如果兩位數(shù)A1A0和B1B0的高位不相等，則高位比較結(jié)果就是兩數(shù)比較結(jié)果，與低位無關(guān)。這時(shí)，由于中間函數(shù)（A1=B1）=0，使與門G1、G2、G3均封鎖，而或門都打開，低位比較結(jié)果不能影響或門，高位比較結(jié)果則從或門直接輸出。如果高位相等，即（A1=B1）=1,使與門G1、G2、G3均打開，同時(shí)由（A1

4、>B1）=0和（A1<B1）=0作用，或門也打開，低位的比較結(jié)果直接送達(dá)輸出端，即低位的比較結(jié)果決定兩數(shù)誰大、誰小或者相等。2. 二位數(shù)值比較器的真值表001010 1 0 0A0 > B0A0 < B0A0 = B0A1 = B1A1 = B1A1 = B101 0×A1 < B100 1×A1 > B1FA=BFA<B FA>BA0 B0A1 B1輸 出輸 入3. 根據(jù)真值表可寫出邏輯函數(shù)表達(dá)式為FA>B = (A1>B1) + ( A1=B1)(A0>B0)FA<B = (A1<B1) +

5、( A1=B1)(A0<B0)FA=B=(A1=B1)(A0=B0)4. 兩位數(shù)值比較器的邏輯圖：四. 原理圖的繪制及電路的仿真1.調(diào)用cadence軟件 進(jìn)入U(xiǎn)NIX系統(tǒng)后，輸入icfb 命令調(diào)用cadence軟件。此時(shí)會彈出CIW 窗口（命令解釋窗口），如下圖所示：2. 創(chuàng)建模型庫與單元視圖 進(jìn)入cadence后，點(diǎn)擊CIW 窗口的filenewlibrary，將庫文件的路徑設(shè)置在cadence目錄下，Name欄輸入庫文件名為cmoscp。點(diǎn)擊filenewcellview，生成單元視圖Libray Name選取為cmoscp，Cell Name命名為text1，設(shè)置view nam

6、e為shcemetic，設(shè)置tool 為composer schematic。3. 畫原理圖非門電路圖與門電路圖或門電路圖或非門電路圖二位數(shù)值比較器電路圖畫原理圖的幾個(gè)常用的快捷鍵： i Add Instance w Add Wire p Add Pin q Edit Properties f Fit Window c Copy u Undo（在CIW 窗口點(diǎn)擊option>User Preferences >Undo Limit 可修改撤消次數(shù)。） m Stretch 的快捷鍵 del Delete 的快捷鍵4. 設(shè)置分析環(huán)境在原理圖編輯窗口下，仿真之前必須先對分析環(huán)境進(jìn)行設(shè)置。

7、點(diǎn)擊ToolsAnalogEnvironment，首先我們要設(shè)置模型庫文件的路徑，點(diǎn)擊Setup>Model librarie將庫路徑設(shè)為/mnt/hgfs/D/lib/csmoc/csmcof/models/s05mixddst02v23.scs,將Section 設(shè)為tt,如下圖所示：5.選擇分析類型 點(diǎn)擊Analyses>Choose，可以選擇分析類型，這里我們選擇Tran（暫態(tài)）分析，參數(shù)設(shè)置如下圖所示，我們同樣也可以選擇dc（直流）、ac（交流）、noise（噪聲）等作為我們的分析對象。6.選擇輸出信號保存點(diǎn)擊OutputsSave All，可選擇輸出，輸出信號選擇all

8、pub，器件電流選擇all。這樣我們可以有選擇性的得到我們需要最后看到的信號。7. 仿真點(diǎn)擊SimulationNetlist and Run 可進(jìn)行仿真，點(diǎn)擊后會彈出Welcome to Spectre窗口，點(diǎn)擊OK就開始仿真了,如果提示有錯(cuò)誤，就需要修改原理圖。8.仿真結(jié)果功耗五. 實(shí)驗(yàn)電路的版圖設(shè)計(jì)1.版圖的繪制在Icfb-Log:/home/004/CDS.log對話框中，F(xiàn)ileNewCellview在 Cellname：“D-TSPC”View name:SchematicTool:ComposerVirtuoso，即彈出Virtuoso Layout Editing : luwe

9、i D-TSPC Layout對話框； 根據(jù)電路圖繪制版圖。2. DRC驗(yàn)證打開要驗(yàn)證單元的版圖界面，點(diǎn)擊FILE下的DRACULA DRC，彈出在菜單欄上，在DRC菜單下的SETUP中，給出錯(cuò)誤文件的路徑，即可將錯(cuò)誤報(bào)告與Virtuoso的圖形界面結(jié)合起來，根據(jù)錯(cuò)誤層的提示，在圖中直接修改即可。根據(jù)錯(cuò)誤報(bào)告的提示，修改版圖的步驟為： （1）將錯(cuò)誤文件導(dǎo)入Virtuoso界面。 （2）找到錯(cuò)誤層，根據(jù)錯(cuò)誤提示進(jìn)行修改。 （3）更新編譯規(guī)則文件，進(jìn)行DRC驗(yàn)證，重復(fù)上述（1），（2）操作，直至版圖完全通過DRC驗(yàn)證。六. 實(shí)驗(yàn)心得由于平時(shí)Candence實(shí)驗(yàn)沒怎么認(rèn)

10、真做，所以開始那一天，做的很辛苦，很多東西都不懂，上午基本就學(xué)會了建工程和文件，然后畫原理圖，畫的原理圖也經(jīng)常編譯時(shí)出錯(cuò)，原理圖畫了又畫，當(dāng)時(shí)就覺得很煩；下午，開始仿真，由于對仿真也不熟悉，就不斷的問同學(xué)，但效果還是不怎么好，自己理解到才能真正做好；晚上繼續(xù)做，發(fā)現(xiàn)了下午沒仿真出來的原因，原來是或門電路圖畫錯(cuò)，于是重新修改，時(shí)間關(guān)系，沒做完；繼續(xù)前一天的圖，終于成功仿真出波形。通過這次課程設(shè)計(jì)，使我深刻地認(rèn)識到學(xué)好專業(yè)知識的重要性，也理解了理論聯(lián)系實(shí)際的含義，并且檢驗(yàn)了大學(xué)課程的學(xué)習(xí)成果，雖然在這次設(shè)計(jì)中對于知識的運(yùn)用和銜接還不夠熟練，但是我將在以后的工作和學(xué)習(xí)中繼續(xù)努力不斷完善，這四天的設(shè)計(jì)的對過去所學(xué)知識的系統(tǒng)提高和擴(kuò)充過程，為今后的發(fā)展打下了良好的基礎(chǔ)。課程設(shè)計(jì)剛開始，拿著選定的題目不知如何入手。畢竟課程設(shè)計(jì)不同于實(shí)驗(yàn)課。靜下心來，仔細(xì)分析題目，回想了以前做實(shí)驗(yàn)的基本步驟，再加上指導(dǎo)老師的說明與提示，心中才有了譜。 本次課程實(shí)習(xí)我雖然用了很多天的時(shí)間，但整個(gè)過程我都認(rèn)真的完成了。這次版圖設(shè)計(jì)也讓我受益匪淺，首先我對于數(shù)值比較器的工作原理有進(jìn)一步理解。同時(shí)在版圖設(shè)計(jì)中，對于0.6um設(shè)計(jì)規(guī)則更加熟悉，對于設(shè)計(jì)版圖的一些技巧