復(fù)習(xí)題(數(shù)電答案)

1、1下列四種類型的邏輯門中，可以用（ D ）實(shí)現(xiàn)與、或、非三種基本運(yùn)算。A. 與門 B. 或門 C. 非門 D. 與非門 2. 根據(jù)反演規(guī)則，的反函數(shù)為（A ）。A. B. C. D. 3.邏輯函數(shù)F= =（ A ）。A. B B. A C. D. 4. 最小項(xiàng)的邏輯相鄰最小項(xiàng)是（ A ）。A. B. C. D. 5. 對(duì)CMOS與非門電路，其多余輸入端正確的處理方法是（D ）。 A. 通過大電阻接地（>1.5K） B. 懸空 C. 通過小電阻接地（<1K） D. 通過電阻接+VCC6. 下列說法不正確的是（ C ）。 A當(dāng)高電平表示邏輯0、低電平表示邏輯1時(shí)稱為正邏輯。 B三態(tài)門輸

2、出端有可能出現(xiàn)三種狀態(tài)（高阻態(tài)、高電平、低電平）。 COC門輸出端直接連接可以實(shí)現(xiàn)正邏輯的線與運(yùn)算。D集電極開路的門稱為OC門。7已知74LS138譯碼器的輸入三個(gè)使能端（E1=1， E2A = E2B=0）時(shí)，地址碼A2A1A0=011，則輸出 Y7 Y0是( C ) 。 A. 11111101 B. 10111111 C. 11110111 D. 111111118. 若用JK觸發(fā)器來實(shí)現(xiàn)特性方程為，則JK端的方程為（ A ）。A.J=AB，K= B.J=AB，K= C. J =，K =AB D.J=，K=AB9要將方波脈沖的周期擴(kuò)展10倍，可采用（ C ）。 A、10級(jí)施密特觸發(fā)器 B、

3、10位二進(jìn)制計(jì)數(shù)器 C、十進(jìn)制計(jì)數(shù)器 D、10位D/A轉(zhuǎn)換器 10. 一個(gè)16選1的數(shù)據(jù)選擇器，其地址輸入端有（ C ）個(gè)。A.1 B.2 C.4 D.1611. 8線3線優(yōu)先編碼器的輸入為I0I7 ，當(dāng)優(yōu)先級(jí)別最高的I7有效時(shí)，其輸出的值是（ C ）。A111 B. 010 C. 000 D. 10112已知某觸發(fā)的特性表如下（A、B為觸發(fā)器的輸入）其輸出信號(hào)的邏輯表達(dá)式為( C )。ABQn+1說明00Qn保持010置0101置111Qn翻轉(zhuǎn)A Qn+1 A B. C. D. Qn+1 B13將D觸發(fā)器改造成T觸發(fā)器，如圖所示電路中的虛線框內(nèi)應(yīng)是（ C ）。 A. 或非門 B. 與非門 C

4、. 異或門 D. 同或門14. 用觸發(fā)器設(shè)計(jì)一個(gè)12進(jìn)制的計(jì)數(shù)器，至少需要( B )個(gè)觸發(fā)器。A3 B4 C6 D515. 若輸入CP脈沖的頻率為10kHz，通過某計(jì)數(shù)器后輸出信號(hào)的頻率為1kHz；則該計(jì)數(shù)器的模為（ C ）。A.4 B.8 C.10 D.12 16. 右圖所示電路為由555定時(shí)器構(gòu)成的（ A ）。 A、施密特觸發(fā)器 B、多諧振蕩器 C、單穩(wěn)態(tài)觸發(fā)器 D、T觸發(fā)器 17. 下列A/D轉(zhuǎn)換器，轉(zhuǎn)換速度最快的是 (B )。A. 逐次比較型 B. 并行比較型 C. 雙積分型 D. 以上一樣18在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯1（ A ）。 A全部輸入是0 B.全部輸入是1

5、C.任一輸入為0，其他輸入為1 D.任一輸入為1，其他輸入為0。19. 對(duì)TTL與非門電路，其多余輸入端正確的處理方法是（ B ）。 A. 通過大電阻接地（>1.5K） B. 懸空 C. 通過小電阻接地（<1K） D. 通過電阻接+VCC20. 下列說法不正確的是（ C ）。 A當(dāng)高電平表示邏輯0、低電平表示邏輯1時(shí)稱為正邏輯 B三態(tài)門輸出端有可能出現(xiàn)三種狀態(tài)（高阻態(tài)、高電平、低電平） COC門輸出端直接連接可以實(shí)現(xiàn)正邏輯的線與運(yùn)算 D集電極開路的門稱為OC門21. 4位環(huán)形計(jì)數(shù)器，可得到最大計(jì)數(shù)長度是（ D ）。 A. 0 B. 4 C . 8 D. 1622. 假設(shè)某3位異步二

6、進(jìn)制加法計(jì)數(shù)器的初始狀態(tài)為010，則4個(gè)CP后計(jì)數(shù)狀態(tài)為（ B ）。A. 001 B. 110C. 000 D. 11123. 八輸入端的編碼器按二進(jìn)制數(shù)編碼時(shí)，輸出端的個(gè)數(shù)是（ B ）。A2個(gè) B3個(gè) C4個(gè) D8個(gè)24四個(gè)輸入的譯碼器，其輸出端最多為（D ）。A4個(gè) B8個(gè) C10個(gè) D16個(gè)25. 為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（A ）。A.J=D,K=D B. K=D,J=D C.J=K=D D.J=K=26. 某計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，其計(jì)數(shù)的容量為( B )000001010011100101110111A 八 B. 五 C. 四 D. 三27. 有555定時(shí)器組成的多諧振

7、蕩器，欲使振蕩頻率增加，則可( A )。 A.減少C B.增加R1和R2 C.增加UCC D.增大C28.下列哪個(gè)不需要觸發(fā)信號(hào)就能輸出矩形波的是（ C ）。A斯密特觸發(fā)器 B.單穩(wěn)態(tài)觸發(fā)器 C.多諧振蕩器 D. 計(jì)數(shù)器29. 有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（ A ）。 A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000 C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-011130. 某EPROM有8位

8、數(shù)據(jù)線，13位地址線，其存儲(chǔ)容量為（C ）。A. 8×13 B. 28×13C. 213×8 D. 28×213 31 .已知8位A/D轉(zhuǎn)換器的參考電壓UR=-5V，輸入模擬電壓UI=3.91V，則輸出數(shù)字量為（ A ）。 A.11001000 B.11001001 C.11001010 D.1100101132. 74HC48輸出高電平有效，它可以用來驅(qū)動(dòng)（ B ）顯示器。A. 共陽極 B. 共陰極C. 共陽極或共陰極 D. 共陽極與共陰極（101101）2=( 45 )10=( 2D )16 ( 27 )10=( 11011 )2=( 1B )16

9、（57）10=（ 01010111 ）8421BCD 2. = ，a= 10 3、A+AB= A+B ； A(A+B)= A+B ； ；A+B4將2004個(gè)“1”異或起來得到的結(jié)果是 0 。11FFEH（8190）10； （1011.01）2=（）102. 異或AB=_AB+AB_； 同或 AB=_AB+AB_3. 如下圖所示，Y1= (AB)(CD) ，該電路實(shí)現(xiàn) 線與 功能。6利用對(duì)偶規(guī)則，寫出下列函數(shù)的對(duì)偶式：L=，則其對(duì)偶式= AB+AC 7. 將邏輯函數(shù)L轉(zhuǎn)換成最小項(xiàng)表達(dá)式:L(A,B,C)= = A BC+ABC+ABC+ABC 4. 不僅考慮兩個(gè)_加數(shù)_相加，而且還考慮來自_低位

10、進(jìn)位_相加的運(yùn)算電路，稱為全加器。5. 組合邏輯電路的輸出只與 輸入 有關(guān)；與組合邏輯電路相比，時(shí)序邏輯電路的輸出不僅僅取決于此刻的輸入有關(guān)，還與電路的 狀態(tài) 有關(guān)。6. 觸發(fā)器按邏輯功能可分為RS觸發(fā)器、 JK 觸發(fā)器、 T 觸發(fā)器和D觸發(fā)器。8. 函數(shù)最小項(xiàng)和的形式為 ABC+ABC+ABC+ABC+ABC 9邏輯函數(shù)的最簡與或式為 A+B 10. 某邏輯門V0H(min)=2.4V，V0(min)=.4V，VH(min)=2.V，V(min)=.V，則高電平的噪聲容限 ，低電平的噪聲容限 。7. JK觸發(fā)器的特征方程：=( )，D觸發(fā)器的特征方程：= ( )。8. 555定時(shí)器的應(yīng)用非常

11、廣泛，應(yīng)用555定時(shí)器可以方便地組成_施密特觸發(fā)器_、_多諧振蕩器_等電路。9. A/D轉(zhuǎn)換器的主要性能指標(biāo)有轉(zhuǎn)換精度、 轉(zhuǎn)換速度 ，已知被轉(zhuǎn)換信號(hào)的上限頻率為10KHz，則A/D轉(zhuǎn)換器的采樣頻率應(yīng)高于 20KHZ 。10. 存儲(chǔ)容量為4K×8位的RAM存儲(chǔ)器，其地址線為 12 條、數(shù)據(jù)線為 8 條。12兩二進(jìn)制數(shù)相加時(shí)，不考慮低位的進(jìn)位信號(hào)是 半 加器。=1=1ABCL13如圖1-1所示為TTL的三態(tài)門電路，EN=0時(shí)，Y= 高阻態(tài) ；EN=1時(shí)，Y= A 。圖11圖121（57）10=（ 01010111 ）8421BCD=( 111001 )2 。2. A+AB=_；A(A+B

12、)=_ 。3. TTL器件輸入腳懸空相當(dāng)于輸入 高 電平。用CMOS門電路驅(qū)動(dòng)TTL門電路必須考慮 電平匹配 問題。4. 組合邏輯電路的基本單元是 門電路 ，時(shí)序邏輯電路的基本單元是 觸發(fā)器 。5. 邏輯函數(shù)L= 是否可能產(chǎn)生競爭冒險(xiǎn)？ 可能 ；如果可能，該表達(dá)式應(yīng)改成 AC+BC+AB 就會(huì)消除競爭冒險(xiǎn)。（如果判斷不會(huì)產(chǎn)生競爭冒險(xiǎn)，則第二空不填。）14. 設(shè)周期性數(shù)字波形的高電平持續(xù)10ms，低電平持續(xù)5ms，占空比q 10/15 。該數(shù)字波形若為方波，則占空比q 1/2 。15. 電路圖如圖12，L= ABC ，該電路可以實(shí)現(xiàn) 奇偶判別 功能。1574LS138是3線8線譯碼器，譯碼為輸出

13、低電平有效，若輸入為A2A1A0=110時(shí)，輸出 應(yīng)為（ 10111111 ）。6. “計(jì)數(shù)器”一詞中的“計(jì)數(shù)”，所計(jì)的是_時(shí)鐘脈沖_的個(gè)數(shù)，要構(gòu)成一個(gè)11進(jìn)制的計(jì)數(shù)器，最少要 4 個(gè)觸發(fā)器。7. 欲構(gòu)成能記最大十進(jìn)制數(shù)為999的計(jì)數(shù)器，至少需要 3 片十進(jìn)制加法計(jì)數(shù)器，或 3 片4位二進(jìn)制加法計(jì)數(shù)器芯片。8. 555定時(shí)器的應(yīng)用非常廣泛，應(yīng)用555定時(shí)器可以方便地組成_、_等電路。21、異步清零的概念是 該控制端不受時(shí)鐘控制，只要有效，觸發(fā)器狀態(tài)馬上清零 。 22、設(shè)A，B，C開關(guān)合上為1，L燈亮為1： L的邏輯表達(dá)式為L（ABC ） L的邏輯表達(dá)式為L（AB+C ）9. 某D/A轉(zhuǎn)換器的最

14、小輸出電壓為0.04V，最大輸出電壓為10.02V,該轉(zhuǎn)換器的分辨率為 0.00399 ，位數(shù)為 8 。10. 存儲(chǔ)容量為4K×8位的RAM存儲(chǔ)器，其地址線為 12 條、數(shù)據(jù)線為 8 條28圖13是多路數(shù)據(jù)選擇器構(gòu)成的電路，A1、A0分別是地址碼高位和低位的輸入端，以A、B為輸入變量，則輸出信號(hào)Y AB+ABC+ABC 。圖1-374LS15374LS161圖1-429. 如圖1-4所示電路，采用 置數(shù)法 方式構(gòu)成計(jì)數(shù)器，可以實(shí)現(xiàn) 7 進(jìn)制計(jì)數(shù)器。若CP的頻率是140KHz，則輸出頻率= 20K Hz。30. 兩片中規(guī)模集成電路10進(jìn)制計(jì)數(shù)器串聯(lián)后，最大計(jì)數(shù)容量為 100 進(jìn)制。31

15、. 某8位D/A轉(zhuǎn)換器器，已知UREF=10V，已，輸入10000000，則輸出 5 。32. 寫出題中各觸發(fā)器的特性方程。 （Q）（Q） （X ） （Q ）24. 本圖是一個(gè)八段共陰LED，8段的引腳為dp至a （dp為最高位，a為最低位）。在圖上標(biāo)出a,b,c,d,e,f,g,dp；若數(shù)據(jù)線為3FH，則LED將顯示 8 。25驅(qū)動(dòng)共陽極七段數(shù)碼管的譯碼器的輸出電平為 低電平 有效。26. 與下列真值表對(duì)應(yīng)的表達(dá)式L= X Y 。輸入輸出XYL0010101001111 用公式法將函數(shù)化為最簡與或式：=A+BC（過程自己寫出來）.2.用公式法將函數(shù)化為最簡與或式： =3用卡諾圖法化簡函數(shù)（要

16、求畫出化簡過程）：F(A，B，C，D)m(2，3，9，11，12)+d(5，6，7，8，10，13)=AC+BC（過程自己寫）4.用卡諾圖法化簡函數(shù)（要求畫出化簡過程）：Y（A、B、C、D）=m（0, 2, 3, 4,） d（ 8, 10, 11）=ACD+BC(過程自己寫)1、根據(jù)輸入信號(hào)A、B、C的波形，畫出輸出信號(hào)F的波形：2、用與非門和反相器實(shí)現(xiàn)邏輯函數(shù)（注：先把原式化為適合題意的表達(dá)式，后作電路圖）F=(AB)(AB) （ 電路圖自己畫）3、請(qǐng)用74138加適當(dāng)?shù)呐c非門實(shí)現(xiàn)函數(shù)：（注：X為高位，Z為低位），要求先推導(dǎo)出適合題意的邏輯表達(dá)式，后作圖。（74138各引腳接線都要標(biāo)注）A=

17、X,B=Y,C=Z; F=(Y0Y3Y5Y7) G1=1，G2A=G2B=0，（電路圖自己畫好）4.設(shè)邊沿（下降沿）JK觸發(fā)器的初始狀態(tài)為0，CP、J、K信號(hào)如圖所示，試畫出觸發(fā)器輸出端Q的波形。Q6試畫出下列觸發(fā)器的輸出波形Q1和Q2。設(shè)觸發(fā)器的初態(tài)為0。7. 其中X=18. （注：下列各圖，QDQCQBQA中QD為最高位，DCBA中D為最高位，RCO為進(jìn)位輸出端）、用反饋清零法實(shí)現(xiàn)12進(jìn)制計(jì)數(shù)（74161是異步清0）EP=ET=1，LD=1,ABCD=0000，QD和QC接與非門輸入端，與非門輸出接RD。（自行完成作圖）、反饋置數(shù)法實(shí)現(xiàn)12進(jìn)制計(jì)數(shù)（74161是同步預(yù)置） EP=ET=1，

18、RD=1,ABCD=0000，QD,QB,QA接與非門輸入端，與非門輸出接LD。（自行完成作圖）、用RCO端反饋至LD置數(shù)法實(shí)現(xiàn)12進(jìn)制計(jì)數(shù)EP=ET=1，RD=1,DCBA=0100，RCO接LD, （自行完成作圖）、用二塊74161的級(jí)聯(lián)構(gòu)成30進(jìn)計(jì)數(shù)器，其中1#74161為低位，2#74161為高位，采用反饋清零法，作圖。 9. 試?yán)?線8線譯碼器74138和與非門實(shí)現(xiàn)邏輯函數(shù)： = （要求寫出必要的過程，并在下圖上畫出電路圖）A2=A,A1=B,A0=C;S1=1，S2=S3=0;L=(Y1Y3Y4Y7)（自行完成作圖部分）10.某同步時(shí)序邏輯電路如圖所示。寫出該電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程。驅(qū)動(dòng)方程：J1= X K1= X J2= Q1 K2= Q1 狀態(tài)方程： X Q1 輸出方程：Z Q1Q2 11.寫出圖示邏輯圖中各電路的狀態(tài)方程。 1.Q*=A 2.Q*=Q 3.Q*=Q 4.Q*=Q 5.Q*=Q13. 用兩片同步十進(jìn)制計(jì)數(shù)器74160構(gòu)成二十四進(jìn)制計(jì)數(shù)器，要求:具有進(jìn)位輸出信號(hào)，畫出電路圖，加上適當(dāng)?shù)恼f明，并標(biāo)明哪