基于DSP數據采集電路設計

1、DSP原理及應用課程設計設計說明書基于DSP數據采集電路設計一、課程設計的目的通過本課程設計，鍛煉學生查閱資料、方案比較、運用知識的能力。使學生掌握C54系列DSP 芯片的結構、原理和典型應用，并且能夠熟悉DSP的開發(fā)流程和基本的設計方法，既鞏固所學的基礎理論知識， 又為學生日后從事開發(fā)設計奠定基礎。 二、課程設計的內容及要求 選擇合適的器件，了解元器件的工作原理，進行數據采集電路設計，完成1、硬件電路設計2、編寫A/D數據采集程序。3、書寫設計說明書三、參考資料：1、吳冬梅 張玉杰 北京大學出版社 DSP技術及應用2、戴明楨 周建江 北京航天航空大學出版社 TMS320C54X DSP結構、

2、原理及應用3、王安民 陳明欣 清華大學出版社 TMS320C54X XDSP實用技術4、蘇濤 .DSP實用技術 .西安:西安電子科技大學出版社指導教師（簽字）： 教研室主任（簽字）： 批準日期： 2012 年 12 月 22 日目錄一、摘要：3二、基本理論4三、選擇芯片51、TMS320c541652、DAC762553、AD78645四、硬件結構及其工作原理61、元器件工作原理6（1） AD78646（2） TMS320c54硬件結構82、DSP與AD7864的接口電路93、DAC7625與TMS320VC5416接口設計10五、A/D數據采集程序設計121、程序設計思想122、程序流程圖1

3、2六、心得體會13參考文獻14一、摘要：通過利用TI公司的TMS320c5416和DAC7625相組合連接成的數據采集系統(tǒng)和AD7864，利用AD、I/O口等方面知識，組成DSP數據采集電路。利用c語言編程設計A/D數據采集程序，從硬件和軟件兩個方面的設計進行闡述，介紹了存儲器模塊、A/D、D/A模塊以及接口等硬件電路和TMS320c54x02 DSP軟件開發(fā)流程進行了分析研究和設計。在采集信號時需要前向通道AD輸入和后向通道通道DA使DSP芯片和實際系統(tǒng)連接起來，最終形成了數據采集系統(tǒng)。關鍵字：AD7864，TMS320c5416，DAC7625，數據采集二、基本理論數據采集：由于一個模擬信

4、號在時間上是連續(xù)的，而數字信號要求在時間上是離散的，這就要求系統(tǒng)每經過一個固定的時間間隔對模擬信號進行測量。這種測量就叫做采樣。這個時間周期就叫做采樣周期，它的倒數稱為采樣頻率。 采樣頻率滿足采樣定理：對于一個模擬信號，如果能夠滿足采樣頻率大于或等于模擬信號中最高頻率分量的兩倍，那么依據采樣后得到的離散序列就能夠沒有失真地恢復出模擬信號。 量化：所謂量化就是把采集到的數值送到量化器（A/D轉換器）編碼成數字，每個數字代表一次采樣所獲得的聲音信號的瞬間值。量化時，把整個幅度劃分為幾個量化級（量化數據位數），把落入同一級的樣本值歸為一類，并給定一個量化值。量化級數越多，量化誤差就越小，聲音質量就越

5、好。目前常用量化數據位來表示量化級，例如數據位為8位，則表示個量化級，最高量化級有個（65536個）等級。量化過程存在量化誤差，反映到接收端，這種誤差作為噪聲再生，稱為量化噪聲。增加量化位數能夠把噪聲降低到無法察覺的程度，但隨著信號幅度的降低，量化噪聲與信號之間的相關性變得更加明顯。 編碼：將取得的量化數值轉換為二進制數數據的過程，把數字數據轉換成某種數字脈沖信號常見的有兩類：不歸零碼和曼徹斯特編碼5。本系統(tǒng)通過選擇合適的元器件組成數據采集系統(tǒng)。DSP系統(tǒng)的核心部分是DSP芯片，但是DSP芯片能處理的信號必須是數字的，而實際系統(tǒng)中的信號一般都是模擬信號。所以在采集信號時需要前向通道AD輸入和后

6、向通道通道DA使DSP芯片和實際系統(tǒng)連接起來。根據以上敘述得出系統(tǒng)的結構框圖如圖圖一、DSP數據采集結構圖三、選擇芯片1、TMS320c54162、DAC7625DAC7625是具有12位數據并行輸入、4路模擬輸出的數模轉換器，撿了時間是10us，功耗為20mw，電源可采用單電源供電(+5V)和雙電源供電(5V)供電。特點是低功耗支持單操作和雙操作，雙寄存器數據輸入。3、AD7864AD7864是一種高速、低功耗、可以4通道同時采樣的A/D轉換器。它的主要特性有：高速12位A/D轉換器；同時采樣4個輸入通道，并具有4個采樣、保持放大器；0.35ms采樣保持獲取時間，每一個通道轉換時間1.65m

7、s；可以通過軟件或者硬件的方法選取用于采樣的通道；單電源供電(+5V)；多個轉換電壓范圍；具有高速并行接口，可以與處理器直接連接；低功耗，每通道功耗90mW；對于每一個模擬輸入通道均有過壓保護電路。AD7864 4通道同時工作時，最大采樣率可以高達130KHz。四、硬件結構及其工作原理1、元器件工作原理（1） AD7864特點：高速 (1.65us)12位ADC四同步采樣輸入、四采樣保持放大器、0.35 us 采樣時間、1.65 us 轉換時間通道轉換順序可由硬件或軟件選擇、單電源供電輸入范圍選擇: AD7864-1 ±10V ±5V、AD7864-3 ±2.5V

8、AD7864-2 0 - 2.5V , 0 5V高速并行接口可以和3V處理器接口、低功耗 典型值為90mW、省電模式 典型值為5uA模擬輸入端過電壓保護芯片的工作原理：ADS7864包含兩個可以同時工作的12位A/D轉換器。其個保持信號(HOLDA,HOLDB,HOLDC)選擇輸入的多路開關并且啟動A/D轉換。這個保持信號同時有效就可以同時保持路輸入信號，轉換的數據分別存放在個寄存器中。模擬信號輸入：模擬信號輸入一般有兩種方法，即單端輸入和差分輸入。單端輸入時-IN輸入端保持在共模電壓，+IN輸入模擬信號；差分輸入時，輸入信號的幅值為+IN和-IN輸入的差。雙極性輸入的信號，如±2.

9、5V, ±5V, ±10V,可以通過如下的電路將其轉換成0V5V的輸入范圍。啟動A/D轉換：當保持信號HOLDX變?yōu)榈碗娖綍r，對應的輸入信號立即被保持，只要這時ADC是空閑的,即可進行A/D轉換。如果這時已有其它的通道處于保持態(tài)，則該通道將等待前面的通道完成轉換后才能進行 A/D轉換。如果在一個時鐘周期各通道都處于保持態(tài)時，則通道A先轉換，接著通道B，最后是通道C。另外，如果一個通道正在進行A/D轉換時，該通道又產生了保持有效信號，則這次保持信號無效。在通道沒有啟動一次新的轉換時，保持信號可以保持低電平，但是要啟動一次新的轉換時，則要使保持控制信號HOLDX先變?yōu)楦唠娖剑?

10、5ns），然后再變?yōu)榈碗娖讲艜行?。數據輸出：ADS7864有16位輸出數據線，其中D15表明數據是否有效(有效為“1”)，D14、D13、D12用于表示通道(如表1所示)，其余的D11D0為該通道轉換的數據值。16位輸出數據為三態(tài)，當微處理器或DSP讀數據時，RD、CS控制信號應為低電平。圖二、AD7864管腳及結構圖引腳功能描述：1.BUSY輸出. CONVST 的上升沿觸發(fā)BUSY至高電平直到所有被選擇的通道轉換結束.2.FRSTDATA 輸出.當FRSTDATA為高時,表示輸出數據寄存器的指針指向寄存器1.3. CONVST 輸入.當CONVST從低到高發(fā)生跳變時,所有被選擇的通道開始

11、轉換.4. CS 輸入.片選信號,低電平有效. 5. RD 輸入.和CS聯合使用,執(zhí)行讀操作.此時WR必須為高電平.6. WR 輸入.7-10. SL1SL4.當H/S SEL為低時轉換順序可以通過這四個引腳來選擇.11. H/S SEL 輸入.當該腳接低電平時,轉換順序可以通過SL1SL4來選擇.接高電平時,轉換順序可以通過通道選擇寄存器來控制.12. AGND 模擬地.接系統(tǒng)模擬地.13-16. VIN4X, VIN3X 模擬輸入端.17. AGND 模擬地.1821. VIN2X, VIN1X 模擬輸入端.22. STBY 正常操作接高電平.23. VREF GND 參考地.接系統(tǒng)模擬地

12、 .24. VREF 在此腳和AGND之間接一0.1?F的去藕電容.25. AVDD 模擬電源輸入, +5.0 V? 5%.26. AGND 模擬地. DAC 電路的模擬參考地.27. INT/EXT 時鐘選擇輸入.接低電平時,使用內部時鐘.反之則使用外部時鐘.28. CLKIN 時鐘輸入.29-34. DB11DB6. 三態(tài)TTL輸出.35. DVDD 數字電源輸入, +5.0 V? 5%. 在此腳和AGND之間應跨接一0.1?F去藕電容. DVDD和AVDD應在外部接在一起.36. VDRIVE 此腳為DB0-DB11, BUSY, EOC和FRSTDATA提供驅動電壓.通常和DVDD接在

13、一起.此腳也應接0.1?F電容.若要和3V處理器或DSP接口,則應接3 V? 10%.37. DGND 數字地. 此腳應在AGND 腳上和系統(tǒng)模擬地接在一起.38,39 DB5, DB440-43 DB3DB0.雙向數據總線.當讀操作時,為輸出.在CS和WR有效時,通道選擇寄存器可以通過DB3DB0編程, DB0代表通道1, DB3代表通道4.44 EOC 轉換結束信號.每一通道轉換結束后,由此腳輸出低電平來表示.（2） TMS320c54硬件結構2、DSP與AD7864的接口電路AD7864具有片內時鐘、讀寫允許邏輯、多種通道選擇方式以及內部精確的2.5V參考電壓，這使得其與高速處理器的接口

14、變得非常簡單。考慮到實際工程中要求的工作電壓、轉換精度以及系統(tǒng)硬件設計的便利等因素，在硬件系統(tǒng)中選用AD7864-1。DSP選用TI公司的TMS320C54AD7864轉換后的數據讀取有兩種方法，即轉換中讀取數據和轉換后讀取數據。轉換中讀取數據是在下一個通道轉換結束之前讀取前一個通道的數據。轉換后讀取數據是在全部通道均轉換結束后，才讀取數據。在此硬件系統(tǒng)中，采用轉換后讀取數據的方式。其具體工作過程如下：當轉換起始信號有效時(上升沿)，所有采樣保持器進入保持狀態(tài)，開始對選擇的通道采樣。Busy輸出信號在轉換起始信號上升沿時被觸發(fā)為高電 平，并在轉換過程中一直保持為高，當全部通道轉換結束后，才變?yōu)?/p>

15、低電平。轉換結束信號在被選擇的通道中每一個通道轉換結束時均有效。各個通道轉換后的數據 保存在AD7864內部相應的鎖存器中。所有通道轉換結束后，當讀信號和片選信號有效時，就可以并行地從數據總線上讀取數據。數據讀取時，按照轉換順序進 行讀取，每次讀取后自動修改內部鎖存器指針(指向存放下一個轉換結束的數據鎖存器)。當所有通道數據均讀取后，內部鎖存器指針自動復位(指向存放第一個轉 換結束的數據鎖存器)。圖三、DSP與AD7864的接口電路 根據上述AD7864的工作原理，DSP與AD7864的接口電路如圖1所示。 AD7864的軟硬選擇信號/S SEL置低，這時被選擇的轉換通道就由硬件通道信號的狀態(tài)

16、來決定，由于需要對4路信號進行采樣，所以把全部置高，即4路通道全部選通。DSP與AD7864具體邏輯控制關系由CPLD來完成。 AD7864的12位數據線DB0-DB11經過緩存與DSP數據線的低12位D0-D11相連，DSP另外高4位則始終為邏輯低；對于正數， 這種數據擴展不會產生影響，而對于負數，則需要在軟件上進行一定的處理。DSP的通用I/O引腳XF接到AD7864的引腳，XF信號由軟件控制來啟動 AD7864的模數轉換。DSP的I/O空間選擇信號引腳和地址線A15的邏輯組合作為AD7864的片選信號。當有效，即為低電平時，如果地址線A15 為低，則AD7864被片選。此時可以對AD78

17、64進行讀寫操作，AD7864的地址為# 7FFF。DSP讀寫信號RW 和AD7864的片選信號的組合作為AD7864的讀信號。當AD7864被片選，且RW為高時，就可以從AD7864讀取數據，此時AD7864的寫信 號必須為高電平。DSP的存儲器選通信號和讀信號經過邏輯與后作為緩存的使能信號，分別控制DSP外部程序和A/D轉換數據從緩存中送到DSP的數據總線 上去。3、DAC7625與TMS320VC5416接口設計TMS320VC5416片上提供3個MCBSP口，該串行口是一種高速、同步、帶緩沖的串行接口，它支持多種通信方式，在硬件連接上可以配置為SPI接口，該串口可以根據設計者的不同需求

18、方便的與其它器件接口。MCBSP口物理上包括6 個引腳， 分別是串行數據發(fā)送信號DX、串行數據接收信號RX、發(fā)送時鐘信號CLKX、接收時鐘信號CLKR、發(fā)送幀同步信號FSX 和接收幀同步信號FSR。由于MCBSP內帶有一個可編程的采樣和幀同步時鐘產生器，所以串口接收、發(fā)送時鐘和幀同步等信號既可由內部產生，也可以由外部輸入?？梢钥闯?，該串口接口方便簡單，可以實現器件間高速通信，尤其對于高分辨率的A/D轉換器件大多采用MCBSP接口。它的主要特點如下：全雙工的串行通信；連續(xù)的發(fā)送和接收數據流功能；具有外部時鐘輸入或內部可編程時鐘兩種時鐘控制方式；可獨立編程的發(fā)送和接收幀同步；多通道數據傳輸（最多可

19、達128個通道）； 可選的數據寬度：8、12、16、24、32位；用于數據壓縮的律和A律壓縮擴展；可編程的時鐘和幀同步極性。MCBSP發(fā)送接收原理如圖所示。圖四、接口原理圖在發(fā)送數據時，首先將要發(fā)送的數據寫到發(fā)送寄存器中，若發(fā)送移位寄存器為空（說明上一次發(fā)送的數據已經由DX引腳送出）， 則將發(fā)送寄存器中的數據拷貝到發(fā)送移位寄存器中；然后在發(fā)送幀同步FSX和發(fā)送時鐘CLKX 的作用下，將發(fā)送移位寄存器中的數據逐位移到DX引腳輸出。在數據從發(fā)送寄存器復制到發(fā)送移位寄存器后， 就可以將下一個要發(fā)送的數據寫到發(fā)送寄存器中，從而可以保證數據的連續(xù)發(fā)送。串口接收數據的原理與發(fā)送基本類似， 區(qū)別是數據移動方

20、向相反，并且多通道串口的接收帶三個緩沖器。對于同步串口的控制主要通過片上MCBSP控制寄存器及子地址寄存器來完成。配置FSR、FSX、CLKR、CLKXY引腳為輸入還是輸出以及它們的極性；配置傳輸數據是單相位還是雙相位幀同步；配置每幀所包含的數據個數；配置傳輸數據的字寬（若為雙相位幀同步，每一相位對應的字寬可設為不一樣）； 配置第一個幀同步之后的幀同步是否被忽略；配置數據位的延遲；配置數據的符號擴展方式；配置所選擇的傳輸通道；若采用內部產生時鐘和幀同步信號，還需要對時鐘和幀同步產生器進行配置。對于DSP和MCBSP之間數據傳輸一般采用的DMA通道和中斷技術來完成。圖五、數模轉換系統(tǒng)的電路原理圖DSP輸出數字信號通過總線傳輸至DAC7625,由于TMS320VC5416與DAC7625的信號電平不同。兩者的數據線之間需要加入74LVTH16245做電平轉換。在DAC7625的輸出端，為了增加輸出功率，連接一個運放TLC2274，輸出范圍0+5V。