事件管理控制電路設(shè)計(jì)與實(shí)現(xiàn)

1、Word參考資料，下載后可編輯事件管理控制電路設(shè)計(jì)與實(shí)現(xiàn) 摘要:事件管理操縱電路廣泛應(yīng)用于運(yùn)動(dòng)操縱、電機(jī)操縱等工業(yè)操縱領(lǐng)域，為使用者提供了強(qiáng)大的操縱功能。在深入解讀、分析事件管理操縱電路工作機(jī)理的根底上，提出了一種事件管理操縱電路的設(shè)計(jì)與實(shí)現(xiàn)方案，詳細(xì)闡述了電路的功能設(shè)計(jì)、實(shí)現(xiàn)及驗(yàn)證。該電路功能穩(wěn)定可靠，自動(dòng)化程度高，可移植性強(qiáng)，具有較高的成熟度，可以滿(mǎn)足運(yùn)動(dòng)操縱和電機(jī)操縱系統(tǒng)的應(yīng)用需求，已成功應(yīng)用于一款SoC電路的設(shè)計(jì)中。 關(guān)鍵詞:事件管理;脈沖寬度調(diào)制（PWM）;死區(qū);正交編碼 TI公司的DSP（數(shù)字信號(hào)處理器）中的事件管理功能以其操縱簡(jiǎn)單、穩(wěn)定性好、可靠性高等優(yōu)點(diǎn)廣泛應(yīng)用于自動(dòng)化領(lǐng)域中的

2、運(yùn)動(dòng)操縱和電機(jī)操縱12，但隨著高性能和小型化應(yīng)用需求的不斷提升，僅僅使用TMS320x281x家族的處理器越來(lái)越無(wú)法滿(mǎn)足要求3。為了滿(mǎn)足不斷增加的高性能和小型化應(yīng)用需求，需要在板級(jí)或者芯片級(jí)集成更高性能的處理器和事件管理操縱電路，而這種實(shí)現(xiàn)方式的關(guān)鍵本身又取決于事件管理操縱電路的實(shí)現(xiàn)。本文介紹的事件管理操縱電路的設(shè)計(jì)與實(shí)現(xiàn)技術(shù)有效滿(mǎn)足了運(yùn)動(dòng)操縱和電機(jī)操縱系統(tǒng)的高性能和小型化的應(yīng)用實(shí)現(xiàn)要求。 1事件管理操縱電路的功能設(shè)計(jì) 依據(jù)對(duì)TI公司的DSP數(shù)字信號(hào)處理器中的事件管理功能的研究和分析4，結(jié)合邏輯電路設(shè)計(jì)過(guò)程中模塊劃分的一般原則，事件管理操縱電路的功能主要由AHB（高級(jí)高性能總線(xiàn)）總線(xiàn)接口電路、

3、配置及操縱電路、通用定時(shí)器電路、計(jì)時(shí)比較電路、正交編碼及捕獲電路、PWM產(chǎn)生及死區(qū)操縱電路、AD（模數(shù)轉(zhuǎn)換）操縱電路以及輸入輸出操縱電路等模塊構(gòu)成。事件管理操縱電路的功能框圖如圖1所示。11AHB總線(xiàn)接口電路。事件管理操縱電路需要與處理器交互，才能實(shí)現(xiàn)其功能，這種交互一般通過(guò)總線(xiàn)接口來(lái)實(shí)現(xiàn)。設(shè)計(jì)中為了便于實(shí)現(xiàn)片上集成，提高性能，選用AMBA（高級(jí)微操縱器總線(xiàn)結(jié)構(gòu)）總線(xiàn)標(biāo)準(zhǔn)中的AHB總線(xiàn)作為事件管理操縱電路總線(xiàn)接口。處理器通過(guò)該接口實(shí)現(xiàn)對(duì)事件管理操縱電路的操縱。12配置及操縱電路。配置及操縱電路的主要功能是實(shí)現(xiàn)對(duì)事件管理操縱電路中存放器的配置以及在工作過(guò)程中依據(jù)事件管理操縱電路的狀態(tài)實(shí)行操縱。配

4、置及操縱的機(jī)理主要是通過(guò)將AHB總線(xiàn)接口時(shí)序轉(zhuǎn)換為內(nèi)部的簡(jiǎn)單的存儲(chǔ)器總線(xiàn)時(shí)序。13通用定時(shí)器電路。通用定時(shí)器電路由計(jì)時(shí)器組1和計(jì)時(shí)器組2構(gòu)成。計(jì)時(shí)器組1主要用于計(jì)時(shí)比較、捕獲功能和PWM產(chǎn)生;計(jì)時(shí)器組2主要用于捕獲功能和正交脈沖計(jì)數(shù)操作。每一組計(jì)時(shí)器包括一個(gè)可選擇使用外部引足操縱加減使能的16位定時(shí)存放器、一個(gè)16位的比較存放器、一個(gè)16位的定時(shí)周期存放器和一個(gè)16位的計(jì)時(shí)操縱存放器。通用定時(shí)器電路能夠選擇可編程分頻的內(nèi)部或外部輸入的定時(shí)時(shí)鐘，計(jì)時(shí)器組1和計(jì)時(shí)器組2可以獨(dú)立操作，也可以互相同步。每個(gè)計(jì)時(shí)器組中的定時(shí)存放器能夠工作在連續(xù)加、直接加減和連續(xù)加減三種操作模式。每一個(gè)計(jì)時(shí)器組的比較存放

5、器與計(jì)時(shí)比較電路中的一個(gè)比較功能單元以及PWM產(chǎn)生及死區(qū)操縱電路協(xié)同工作，可以產(chǎn)生需要的PWM波形。定時(shí)周期存放器和比較存放器具有雙緩沖，可以實(shí)現(xiàn)PWM周期以及比較或PWM脈沖寬度的編程。14計(jì)時(shí)比較電路。計(jì)時(shí)比較電路中設(shè)計(jì)了三個(gè)比較單元，這些比較單元使用計(jì)時(shí)器組1中的定時(shí)存放器作為時(shí)基，通過(guò)PWM產(chǎn)生及死區(qū)操縱電路產(chǎn)生6個(gè)比較輸出或具有可編程死區(qū)的PWM輸出。6個(gè)輸出中的每一個(gè)輸出狀態(tài)可獨(dú)立配置，比較單元中的比較存放器為雙緩存，可實(shí)現(xiàn)比較或PWM脈沖寬度的可編程。15正交編碼及捕獲電路。正交編碼及捕獲電路主要用來(lái)檢測(cè)正交編碼脈沖或者捕獲外部輸入引足的轉(zhuǎn)換狀態(tài)，設(shè)計(jì)中的3個(gè)外部捕獲輸入引足中的

6、2個(gè)可以復(fù)用為正交編碼脈沖電路的輸入。通過(guò)將2個(gè)復(fù)用的捕獲引足同步，然后輸入到正交編碼脈沖電路中，能夠檢測(cè)方向或正交的脈沖序列。計(jì)時(shí)器組2中的計(jì)數(shù)存放器依據(jù)正交編碼脈沖電路的檢測(cè)結(jié)果增加或減少。捕獲電路提供了對(duì)不同事件和變化記錄的功能，主要由1個(gè)16位的捕獲操縱存放器、1個(gè)16位的捕獲狀態(tài)存放器和3個(gè)16位的兩級(jí)深度FIFO（先進(jìn)先出）構(gòu)成。當(dāng)3個(gè)外部捕獲輸入引足中的任意1個(gè)狀態(tài)發(fā)生變化時(shí)，它將所選擇的計(jì)時(shí)器組1或者計(jì)時(shí)器組2的計(jì)數(shù)存放器的值保存到該引足所對(duì)應(yīng)的一個(gè)2級(jí)16位的FIFO中。外部捕獲輸入引足經(jīng)過(guò)時(shí)鐘同步后進(jìn)行捕獲采樣，為了捕獲到狀態(tài)轉(zhuǎn)換，引足的狀態(tài)至少要維持兩個(gè)同步時(shí)鐘周期，捕獲

7、狀態(tài)變化可編程為上升沿、下降沿以及上升下降沿。16PWM產(chǎn)生及死區(qū)操縱電路。事件管理操縱電路同時(shí)可以產(chǎn)生8個(gè)PWM波形，其中6個(gè)可構(gòu)成3對(duì)帶死區(qū)的PWM由計(jì)時(shí)比較電路產(chǎn)生，2個(gè)不帶死區(qū)的PWM由計(jì)時(shí)器組1和計(jì)時(shí)器組2中的比較存放器產(chǎn)生。死區(qū)操縱電路包括3個(gè)4位的計(jì)數(shù)器和一個(gè)16位的比較存放器。為了適應(yīng)不同的應(yīng)用需求，PWM產(chǎn)生及死區(qū)操縱電路具有可編程功能，包括3對(duì)帶死區(qū)PWM的輸出死區(qū)寬度范圍可編程，死區(qū)使能或禁止可編程，PWM的占空比和周期可編程等5。17AD操縱電路。事件管理器支持外部ADC的啟動(dòng)功能，該功能可以編程為禁止或同意。當(dāng)同意時(shí)，會(huì)產(chǎn)生一個(gè)32周期的低脈沖輸出，啟動(dòng)ADC轉(zhuǎn)換;禁

8、止時(shí)，輸出為高阻抗?fàn)顟B(tài)。18輸入輸出操縱電路。為了方便不同實(shí)現(xiàn)目標(biāo)之間的移植，在設(shè)計(jì)中將輸入和輸出操縱電路與功能電路分開(kāi)，作為一個(gè)單獨(dú)的模塊設(shè)計(jì)。在進(jìn)行設(shè)計(jì)復(fù)用時(shí)，只需替換輸入輸出操縱電路，而不用對(duì)功能電路修改，這種方法既提高了設(shè)計(jì)效率也防止功能出錯(cuò)的可能性。 2事件管理操縱電路功能實(shí)現(xiàn)及驗(yàn)證 事件管理操縱電路實(shí)現(xiàn)及驗(yàn)證主要包括Verilog（硬件描述語(yǔ)言）代碼設(shè)計(jì)、代碼檢查、仿真驗(yàn)證等。21事件管理操縱電路的Verilog代碼設(shè)計(jì)。按照事件管理操縱電路的功能設(shè)計(jì)以及模塊劃分，Verilog代碼設(shè)計(jì)時(shí)先進(jìn)行各功能模塊的設(shè)計(jì)，然后再通過(guò)頂層模塊的設(shè)計(jì)，將各功能模塊互連。事件管理操縱電路的代碼層次

9、結(jié)構(gòu)框圖如圖2所示，其中E-?ventv為頂層模塊，AHBintv為AHB總線(xiàn)接口模塊，CfgCtlv為配置及操縱模塊，TimerCmpv為計(jì)時(shí)比較模塊，Gptimerv為通用定時(shí)器模塊，QEP_Capv為正交編碼及捕獲模塊，PWM_DeadBv為PWM產(chǎn)生及死區(qū)操縱模塊，ADCtlv為AD操縱模塊，IOCtlv為輸入輸出操縱模塊。本電路在Verilog代碼設(shè)計(jì)過(guò)程中遵循了良好的編碼風(fēng)格，采納了頂層模塊無(wú)膠連邏輯、各個(gè)模塊的輸出采納存放器輸出、不同時(shí)鐘域的信號(hào)進(jìn)行跨時(shí)鐘域處理等方法，使事件管理操縱電路在滿(mǎn)足功能的同時(shí)，有效提高了電路的綜合效率、可靠性和可移植性。22事件管理操縱電路的Veril

10、og代碼檢查。代碼檢查的目的是為了保證代碼的可讀性、功能正確性以及電路魯棒性和可綜合性。雖然在代碼設(shè)計(jì)過(guò)程中已經(jīng)遵循了良好的代碼設(shè)計(jì)風(fēng)格、采納了多種技術(shù)保證代碼的功能正確、電路可靠和可綜合性，但整個(gè)設(shè)計(jì)代碼是否具有高的可讀性，功能實(shí)現(xiàn)和魯棒性是否存在隱患，單靠人工檢查是無(wú)法保證的，需要依靠于專(zhuān)用的工具。專(zhuān)業(yè)的代碼檢查工具主要有Cadence公司的HAL和Synopsys公司的SpyGlass，SpyGlass工具相比HAL工具功能更強(qiáng)大，屬于行業(yè)內(nèi)廣泛使用的代碼檢查EDA工具。本設(shè)計(jì)中使用SpyGlass工具對(duì)事件管理操縱電路的Verilog代碼進(jìn)行了檢查，檢查的內(nèi)容主要包括:代碼風(fēng)格、可綜合

11、性、仿真與實(shí)際電路的功能一致性、CDC以及可測(cè)性。并對(duì)檢查報(bào)告中的內(nèi)容進(jìn)行了逐條確認(rèn)，對(duì)存在的問(wèn)題作了修改。23事件管理操縱電路仿真驗(yàn)證。事件管理操縱電路設(shè)計(jì)完成后，需要通過(guò)仿真驗(yàn)證來(lái)確認(rèn)其邏輯功能的正確性。虛擬仿真驗(yàn)證一般先進(jìn)行模塊級(jí)驗(yàn)證，然后進(jìn)行頂層互連后的整體功能的驗(yàn)證。由于本設(shè)計(jì)各個(gè)功能模塊的規(guī)模相對(duì)較小，在驗(yàn)證過(guò)程中，不進(jìn)行模塊級(jí)驗(yàn)證，而直接進(jìn)行整體功能的驗(yàn)證。在驗(yàn)證過(guò)程中，首先依據(jù)電路的功能設(shè)計(jì)虛擬驗(yàn)證的仿真平臺(tái)，然后開(kāi)發(fā)測(cè)試用例，最后使用Candence公司的NCsim仿真器進(jìn)行驗(yàn)證。驗(yàn)證平臺(tái)主要由Tb和被測(cè)頂層模塊Event以及相關(guān)功能模型構(gòu)成。Tb的主要功能是通過(guò)一個(gè)與Event的AHB從接口互連的AHB主模型，依據(jù)事件管理操縱電路的功能，發(fā)起AHB總線(xiàn)操作，操縱事件管理操縱電路工作，實(shí)現(xiàn)各種功能的驗(yàn)證。驗(yàn)證的主要功能包括:AHB總線(xiàn)接口、帶死區(qū)和不帶死區(qū)的PWM、正交編碼及捕獲等功能。經(jīng)驗(yàn)證，該電路的功能正確，滿(mǎn)足設(shè)計(jì)要求。PWM的仿真波形如圖3所示。 3結(jié)束語(yǔ)