燕山大學(xué)EDA課程設(shè)計(jì)電子日歷(共11頁(yè))

1、精選優(yōu)質(zhì)文檔-傾情為你奉上燕 山 大 學(xué)EDA課程設(shè)計(jì)報(bào)告書姓名： 班級(jí)： 學(xué)號(hào)： 日期： 一、 設(shè)計(jì)題目：電子日歷二、 設(shè)計(jì)要求1. 能顯示年、月、日、星期，如01.11.08 6，星期日顯示82. 年、月、日、星期可調(diào)3. 不考慮閏年三、 設(shè)計(jì)思路為實(shí)現(xiàn)本電路要求，采取模塊電路設(shè)計(jì)方法。本電路系統(tǒng)主要包括以下三大模塊：1. 計(jì)數(shù)模塊2. 控制模塊3. 譯碼器顯示模塊四、 設(shè)計(jì)過(guò)程1.計(jì)數(shù)模塊1）星期計(jì)數(shù)模塊由于星期日要顯示8，一般芯片難以實(shí)現(xiàn)，可通過(guò)四個(gè)JKFF觸發(fā)器設(shè)計(jì)而成。電路圖如下：波形仿真圖如下：2）天計(jì)數(shù)模塊通過(guò)兩個(gè)74160芯片作計(jì)數(shù)電路和DFF作去毛刺電路設(shè)計(jì)而成，若沒(méi)有去毛

2、刺電路，在硬件仿真時(shí)，月計(jì)數(shù)會(huì)出現(xiàn)連續(xù)計(jì)兩次的情況。由于不同月份有不同天數(shù)（31、30、28），故需要三個(gè)輸入端（C31、C30、C28）選擇計(jì)數(shù)的進(jìn)制，同一時(shí)刻只能有一個(gè)有效（輸入高電平）。電路圖如下：C30端有效時(shí)的波形仿真圖如下：3）月計(jì)數(shù)模塊通過(guò)兩個(gè)74160芯片設(shè)計(jì)而成，電路圖如下：波形仿真圖如下：4）月計(jì)數(shù)對(duì)天計(jì)數(shù)的反饋模塊通過(guò)畫真值表列出邏輯表達(dá)式，從而設(shè)計(jì)出如下電路：波形仿真圖如下：5）年計(jì)數(shù)模塊通過(guò)兩個(gè)74160芯片設(shè)計(jì)而成，為了實(shí)現(xiàn)可調(diào)，將年個(gè)位對(duì)十位的進(jìn)位輸出端C先到控制模塊上。電路圖如下：波形仿真圖如下：2.控制模塊時(shí)鐘脈沖經(jīng)CP端輸入，K、Kweek、Kday、Kmonth、Kyear1、Kyear2為手動(dòng)控制端。K端輸入高電平時(shí)為調(diào)節(jié)狀態(tài)，輸入低電平時(shí)為自動(dòng)計(jì)數(shù)狀態(tài)。電路圖如下：3. 譯碼器顯示模塊該模塊由一個(gè)74160芯片、四個(gè)數(shù)據(jù)選擇74151和譯碼驅(qū)動(dòng)器7449組成。電路圖如下：4. 總圖連接控制模塊和計(jì)數(shù)模塊。電路圖如下：該部分波形仿真圖如下：在其中可以發(fā)現(xiàn)，月比天滯后1.5個(gè)時(shí)鐘周期（其中1個(gè)時(shí)鐘周期是由于天計(jì)數(shù)模塊的去毛刺電路產(chǎn)生的），年個(gè)位比月滯后0.5個(gè)時(shí)鐘周期，年十位比年個(gè)位滯后0.5個(gè)時(shí)鐘周期。由于時(shí)間有限，知識(shí)經(jīng)驗(yàn)不足等限制，在答辯前仍未解決該問(wèn)題。再連接譯碼器顯示模塊。電路圖如下：接通電源時(shí)，