數(shù)字電子技術(shù)實(shí)驗(yàn)報(bào)告

1、實(shí)驗(yàn)十一  組合邏輯電路分析 一、實(shí)驗(yàn)?zāi)康?、掌握組合邏輯電路的分析方法2、驗(yàn)證半加器、全加器、半減器、全減器、奇偶校驗(yàn)器、原碼/反碼轉(zhuǎn)換器邏輯功能。二、實(shí)驗(yàn)設(shè)備及器件1實(shí)驗(yàn)箱（臺(tái)）1套2、數(shù)字萬(wàn)用表1塊3、74LS00 （四二輸入與非門）2片4、74LS86 （四二輸入異或門）1片三、實(shí)驗(yàn)內(nèi)容與步驟1、分析半加器的邏輯功能（1）用74LS00和74LS86各一片（引腳圖見附錄），按圖11接線。74LS00和74LS86芯片14腳接+5V,7腳接地。（2）寫出該電路的邏輯表達(dá)式。（3）按表11-1的要求改變An、Bn輸入，觀測(cè)相應(yīng)的Sn、Cn值,并填入表11-1中

2、,并驗(yàn)證半加器的邏輯功能。      2、分析全加器的邏輯功能（1）用74LS00和74LS86各一片，按圖112接線。74LS00和74LS86芯片14腳接+5V，7腳接地。 圖112（2）析該線路，寫出Sn、Cn的邏輯表達(dá)式，列出其真值表。（3）表11-2利用開關(guān)改變An、Bn、Cn-1的輸入狀態(tài)，借助指示燈或萬(wàn)用表觀測(cè)Sn、Cn的值填入表11-2中。              &#

3、160;  表11-2輸    入輸   出AnBnCn-1SnCn000  001  010  011  100  101  110  111  3、分析四位奇偶校驗(yàn)器的邏輯功能（1）用74LS86按圖11-3接好線。74LS86芯片14腳接 +5V，7腳接地。圖11-3（2）分析該線路，寫出邏輯表達(dá)式，列出真值表。（3）按表11-3改變A、B、

4、C、D開關(guān)狀態(tài)，借助指示燈或萬(wàn)用表觀測(cè)輸出Q狀態(tài)，填入表11-3中。                   表11-3      輸        入輸 出ABCDQ0000 0001 0010 0011 0100 010

5、1 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 4、分析四原碼/反碼轉(zhuǎn)換器的邏輯功能(1)用74LS86按圖11-4接好線。74LS86芯片14腳接 +5V,7腳接地。圖11-4(2)分析該線路，寫出邏輯表達(dá)式，列出真值表。(3) 按表11-4利用開關(guān)改變M、K3、K2、K1、K0的輸入狀態(tài)，借助指示燈或萬(wàn)用表觀測(cè) Q3、Q2、Q1、Q0的狀態(tài)，填入表11-4中。     

6、0;                             表11-4輸    入輸     出M=0M=1K3K2K1K0Q3Q2Q1Q0Q3Q2Q1Q00000    

7、60;   0001        0011        0111        1111         五、實(shí)驗(yàn)報(bào)告要求1、將各組合邏輯電路的觀測(cè)結(jié)果認(rèn)真填入表格中。2、分析各組合邏輯電路的邏輯功能，寫出邏輯表達(dá)式。3、學(xué)會(huì)用與非門設(shè)

8、計(jì)半加器、全加器。4、獨(dú)立操作，交出完整的實(shí)驗(yàn)報(bào)告。實(shí)驗(yàn)五 組合邏輯電路的設(shè)計(jì)與測(cè)試 一、實(shí)驗(yàn)?zāi)康?掌握組合邏輯電路的設(shè)計(jì)與測(cè)試方法 二、實(shí)驗(yàn)原理1、 使用中、小規(guī)模集成電路來(lái)設(shè)計(jì)組合電路是最常見的邏輯電路。設(shè)計(jì)組合電路的一般步驟如圖51所示。圖51 組合邏輯電路設(shè)計(jì)流程圖 根據(jù)設(shè)計(jì)任務(wù)的要求建立輸入、輸出變量，并列出真值表。然后用邏輯代數(shù)或卡諾圖化簡(jiǎn)法求出簡(jiǎn)化的邏輯表達(dá)式。并按實(shí)際選用邏輯門的類型修改邏輯表達(dá)式。 根據(jù)簡(jiǎn)化后的邏輯表達(dá)式，畫出邏輯圖，用標(biāo)準(zhǔn)器件構(gòu)成邏輯電路。最后，用實(shí)驗(yàn)來(lái)驗(yàn)證設(shè)計(jì)的正確性。 2、 組合邏輯電路設(shè)計(jì)舉例 用“與非”門設(shè)計(jì)一個(gè)表決電路。當(dāng)四個(gè)輸入端中有三個(gè)或四個(gè)為

9、“1”時(shí)，輸出端才為“1”。設(shè)計(jì)步驟：根據(jù)題意列出真值表如表51所示，再填入卡諾圖表52中。 表51 A0000000011111111B0000111100001111C0011001100110011D0101010101010101Z0000000100010111 表52 DABC000111100001111111101 由卡諾圖得出邏輯表達(dá)式，并演化成“與非”的形式 ZABCBCDACDABD根據(jù)邏輯表達(dá)式畫出用“與非門”構(gòu)成的邏輯電路如圖52所示。圖52 表決電路邏輯圖用實(shí)驗(yàn)驗(yàn)證邏輯功能在實(shí)驗(yàn)裝置適當(dāng)位置選定三個(gè)14P插座，按照集成塊定位標(biāo)記插好集成塊CC4012。按圖52接線，

10、輸入端A、B、C、D接至邏輯開關(guān)輸出插口，輸出端Z接邏輯電平顯示輸入插口，按真值表（自擬）要求，逐次改變輸入變量，測(cè)量相應(yīng)的輸出值，驗(yàn)證邏輯功能，與表51進(jìn)行比較，驗(yàn)證所設(shè)計(jì)的邏輯電路是否符合要求。 三、實(shí)驗(yàn)設(shè)備與器件 1、 5V直流電源 2、 邏輯電平開關(guān) 3、 邏輯電平顯示器 4、 直流數(shù)字電壓表3、 CC4011×2（74LS00） CC4012×3（74LS20） CC4030（74LS86）CC4081（74LS08） 74LS54×2(CC4085) CC4001 (74LS02) 四、實(shí)驗(yàn)內(nèi)容 1、設(shè)計(jì)用與非門及用異或門、與門組成的半加器電路。 要求按本文所述的設(shè)計(jì)步驟進(jìn)行，直到測(cè)試電路邏輯功能符合設(shè)計(jì)要求為止。2、 設(shè)計(jì)一個(gè)一位全加器，要求用異或門、與門、或門組成。3、設(shè)計(jì)一位全加器，要求用異或、與或非門、非門實(shí)現(xiàn)。 4、設(shè)計(jì)一個(gè)對(duì)兩個(gè)兩位無(wú)符號(hào)的二進(jìn)制數(shù)進(jìn)行比較的電路；根據(jù)第一個(gè)數(shù)是否大于、等于、小于第二個(gè)數(shù)，使相應(yīng)的三個(gè)輸出端中的一個(gè)輸出為“1”，要求用與門、與非門及或非門實(shí)現(xiàn)。 五、實(shí)驗(yàn)預(yù)習(xí)要求1、 根據(jù)實(shí)驗(yàn)任務(wù)要求設(shè)計(jì)組合電路，并根據(jù)所給的標(biāo)準(zhǔn)器件畫出邏輯圖。2、 如