電子設(shè)計(jì)自動(dòng)化第三章

1、uVHDL程序的基本結(jié)構(gòu)及各部分作用。程序的基本結(jié)構(gòu)及各部分作用。uVHDL的語(yǔ)言要素有哪些。的語(yǔ)言要素有哪些。uVHDL語(yǔ)句（順序和并行）的類型及特點(diǎn)。語(yǔ)句（順序和并行）的類型及特點(diǎn)。uVHDL的描述風(fēng)格（行為級(jí)的描述風(fēng)格（行為級(jí)+RTL級(jí)級(jí)+結(jié)構(gòu)級(jí)）。結(jié)構(gòu)級(jí)）。uVHDL的基本邏輯電路的描述。的基本邏輯電路的描述。3.1 概述概述常用的硬件描述語(yǔ)言有常用的硬件描述語(yǔ)言有VHDL、Verilog、ABEL語(yǔ)言語(yǔ)言。VHDL起源于美國(guó)國(guó)防部的起源于美國(guó)國(guó)防部的VHSIC；Veilog起源于集成電路的設(shè)計(jì)；起源于集成電路的設(shè)計(jì)；ABEL來(lái)源于可編程器件的設(shè)計(jì)。來(lái)源于可編程器件的設(shè)計(jì)。u邏輯描述層

2、次邏輯描述層次u設(shè)計(jì)要求設(shè)計(jì)要求u綜合過(guò)程綜合過(guò)程u支持的支持的EDA工具工具u國(guó)際化程度國(guó)際化程度VHDL語(yǔ)言的選用語(yǔ)言的選用VHDL的優(yōu)點(diǎn)：的優(yōu)點(diǎn)：（1）VHDL語(yǔ)言具有更強(qiáng)的行為描述能力。語(yǔ)言具有更強(qiáng)的行為描述能力。（2）VHDL具有豐富的仿真語(yǔ)句和庫(kù)函數(shù)。具有豐富的仿真語(yǔ)句和庫(kù)函數(shù)。（3）VHDL語(yǔ)句具有分層設(shè)計(jì)的能力。語(yǔ)句具有分層設(shè)計(jì)的能力。（4）VHDL程序可利用程序可利用EDA工具進(jìn)行綜合和工具進(jìn)行綜合和 優(yōu)優(yōu)化，并自動(dòng)完成門(mén)級(jí)網(wǎng)表的轉(zhuǎn)換?；?，并自動(dòng)完成門(mén)級(jí)網(wǎng)表的轉(zhuǎn)換。（5）VHDL對(duì)設(shè)計(jì)的描述具有相對(duì)的獨(dú)立性。對(duì)設(shè)計(jì)的描述具有相對(duì)的獨(dú)立性。（6）VHDL具有類屬描述和子程序調(diào)用

3、功能。具有類屬描述和子程序調(diào)用功能。VHDL的約定：的約定：1）語(yǔ)句結(jié)構(gòu)描述中，方括號(hào)內(nèi)的內(nèi)容為可選內(nèi)容。）語(yǔ)句結(jié)構(gòu)描述中，方括號(hào)內(nèi)的內(nèi)容為可選內(nèi)容。2）VHDL的編譯器和綜合器對(duì)大小寫(xiě)不加區(qū)分。的編譯器和綜合器對(duì)大小寫(xiě)不加區(qū)分。3）程序中的注釋使用雙橫線）程序中的注釋使用雙橫線“-”，不參與程序的，不參與程序的編譯和綜合。編譯和綜合。4）程序的輸入采用層次縮寫(xiě)格式。）程序的輸入采用層次縮寫(xiě)格式。5）MAX+PLUS要求要求VHDL的源程序文件的名字與的源程序文件的名字與實(shí)體名必須一致。實(shí)體名必須一致。3.2 VHDL程序基本結(jié)構(gòu)程序基本結(jié)構(gòu)一個(gè)一個(gè)2輸入的與門(mén)的邏輯描述輸入的與門(mén)的邏輯描述L

4、IBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY and2 ISPORT(a,b: IN STD_LOGIC; y : OUT STD_LOGIC);END and2;ARCHITECTURE and2x OF and2 ISBEGINy=a AND b;END and2x;結(jié)構(gòu)體部分結(jié)構(gòu)體部分-程序包說(shuō)明語(yǔ)句程序包說(shuō)明語(yǔ)句-庫(kù)說(shuō)明語(yǔ)句庫(kù)說(shuō)明語(yǔ)句VHDL設(shè)計(jì)文件的設(shè)計(jì)文件的兩個(gè)基本組成部分兩個(gè)基本組成部分實(shí)體實(shí)體（Entity）結(jié)構(gòu)體結(jié)構(gòu)體（Architecture）配置配置（Configuration）包集合包集合（Package）庫(kù)庫(kù)（Lib

5、rary）一個(gè)完整的一個(gè)完整的VHDL程序程序庫(kù)庫(kù) 用于存放已編譯的實(shí)體、用于存放已編譯的實(shí)體、結(jié)構(gòu)體、包集合和配置結(jié)構(gòu)體、包集合和配置lVHDL程序基本結(jié)構(gòu)程序基本結(jié)構(gòu)結(jié)構(gòu)體結(jié)構(gòu)體用于描述用于描述系統(tǒng)的內(nèi)部電路系統(tǒng)的內(nèi)部電路配置配置用于從庫(kù)中選取用于從庫(kù)中選取所需元件安裝到設(shè)計(jì)所需元件安裝到設(shè)計(jì)單元的實(shí)體中單元的實(shí)體中包集合包集合存放各設(shè)計(jì)模存放各設(shè)計(jì)模塊能共享的數(shù)據(jù)類型、塊能共享的數(shù)據(jù)類型、常數(shù)、子程序等常數(shù)、子程序等實(shí)體部分實(shí)體部分描述設(shè)計(jì)系描述設(shè)計(jì)系統(tǒng)的外部接口信號(hào)統(tǒng)的外部接口信號(hào)（即輸入（即輸入/輸出信號(hào)）輸出信號(hào)）實(shí)體的一般格式為：實(shí)體的一般格式為：ENTITY 實(shí)體名實(shí)體名 IS

6、類屬參數(shù)說(shuō)明類屬參數(shù)說(shuō)明；端口說(shuō)明端口說(shuō)明；END； ENTITY、IS、END是是VHDL的關(guān)鍵字（保留字）。的關(guān)鍵字（保留字）。 實(shí)體中的每一個(gè)實(shí)體中的每一個(gè)I/O信號(hào)被稱為信號(hào)被稱為端口端口，其功能對(duì)應(yīng)于電路圖，其功能對(duì)應(yīng)于電路圖符號(hào)的一個(gè)引腳。符號(hào)的一個(gè)引腳。端口說(shuō)明端口說(shuō)明則是對(duì)一個(gè)實(shí)體的一組端口的定義，則是對(duì)一個(gè)實(shí)體的一組端口的定義，即對(duì)基本設(shè)計(jì)實(shí)體與外部接口的描述。即對(duì)基本設(shè)計(jì)實(shí)體與外部接口的描述。端口是設(shè)計(jì)實(shí)體和外部端口是設(shè)計(jì)實(shí)體和外部環(huán)境動(dòng)態(tài)通信的通道。環(huán)境動(dòng)態(tài)通信的通道。ayand2b 類屬參數(shù)說(shuō)明是可選部分。如果需要，可使用以類屬參數(shù)說(shuō)明是可選部分。如果需要，可使用以“G

7、ENERIC”語(yǔ)句來(lái)指定該設(shè)計(jì)單元的類屬參數(shù)（如延時(shí)、功耗等）。語(yǔ)句來(lái)指定該設(shè)計(jì)單元的類屬參數(shù)（如延時(shí)、功耗等）。 實(shí)體名、實(shí)體名、端口名等均應(yīng)為端口名等均應(yīng)為符合符合VHDL命名規(guī)則命名規(guī)則 的標(biāo)識(shí)符。的標(biāo)識(shí)符。端口說(shuō)明的一般格式為：端口說(shuō)明的一般格式為： PORT（端口名（端口名，端口名，端口名：端口模式：端口模式 數(shù)據(jù)類型；數(shù)據(jù)類型； 端口名端口名，端口名，端口名：端口模式：端口模式 數(shù)據(jù)類型）；數(shù)據(jù)類型）； 端口模式端口模式用來(lái)說(shuō)明數(shù)據(jù)傳輸通過(guò)該端口的方向。端口模式有以下用來(lái)說(shuō)明數(shù)據(jù)傳輸通過(guò)該端口的方向。端口模式有以下幾類：幾類： IN（輸入）：（輸入）：僅允許數(shù)據(jù)流進(jìn)入端口。主要用于

8、時(shí)鐘輸入、僅允許數(shù)據(jù)流進(jìn)入端口。主要用于時(shí)鐘輸入、控制輸入、單向數(shù)據(jù)輸入。控制輸入、單向數(shù)據(jù)輸入。 OUT（輸出）：（輸出）：僅允許數(shù)據(jù)流由實(shí)體內(nèi)部流出端口。該模式僅允許數(shù)據(jù)流由實(shí)體內(nèi)部流出端口。該模式通常用于終端計(jì)數(shù)一類的輸出，不能用于反饋。通常用于終端計(jì)數(shù)一類的輸出，不能用于反饋。 BUFFER（緩沖）：（緩沖）：該模式允許數(shù)據(jù)流出該實(shí)體和作為內(nèi)部反該模式允許數(shù)據(jù)流出該實(shí)體和作為內(nèi)部反饋時(shí)用，但不允許作為雙向端口使用。饋時(shí)用，但不允許作為雙向端口使用。 INOUT（雙向）：（雙向）：可以允許數(shù)據(jù)流入或流出該實(shí)體。該模式可以允許數(shù)據(jù)流入或流出該實(shí)體。該模式也允許用于內(nèi)部反饋。也允許用于內(nèi)部反

9、饋。數(shù)據(jù)類型數(shù)據(jù)類型原則上可以是任何標(biāo)準(zhǔn)的數(shù)據(jù)類型和用戶自定義類型。原則上可以是任何標(biāo)準(zhǔn)的數(shù)據(jù)類型和用戶自定義類型。PORT (a,b: IN STD_LOGIC; y : OUT STD_LOGIC);inininoutoutbufferinoutmodemode模式及其信號(hào)源模式及其信號(hào)源類屬參數(shù)說(shuō)明的格式為：類屬參數(shù)說(shuō)明的格式為： GENERIC（端口名（端口名，端口名，端口名：IN 子類型子類型 ：=初始值初始值 ；端口名；端口名，端口名，端口名： IN 子類型子類型 ：=初始值初始值 ）；）； 加入類屬說(shuō)明的加入類屬說(shuō)明的2輸入的與門(mén)的邏輯描述輸入的與門(mén)的邏輯描述ENTITY and

10、2 ISGENERIC (rise,fall:time);PORT(a,b: IN STD_LOGIC; y : OUT STD_LOGIC);END and2;ARCHITECTURE and2x OF and2 ISSIGNAL u: BIT;BEGINu=a AND b;y=u after(rise) when u=1 else u after(fall) ;END and2x;四位加法器實(shí)體說(shuō)明程序四位加法器實(shí)體說(shuō)明程序ENTITY add4 IS PORT(a, b: IN STD_LOGIC_VECTOR(3 downto 0); Ci: IN STD_LOGIC; Sum: OU

11、T STD_LOGIC_VECTOR(3 downto 0); Co: OUT STD_LOGIC);END add4;由實(shí)體說(shuō)明畫(huà)出四位加法器由實(shí)體說(shuō)明畫(huà)出四位加法器add4的電路圖如下所示。的電路圖如下所示。add4a3.0b3.0Sum3.0CiCo舉例：舉例：l 結(jié)構(gòu)體（結(jié)構(gòu)體（ARCHITECTURE ）結(jié)構(gòu)體的一般格式如下：結(jié)構(gòu)體的一般格式如下：ARCHITECTURE 結(jié)構(gòu)體名結(jié)構(gòu)體名 OF 實(shí)體名實(shí)體名 IS結(jié)構(gòu)體說(shuō)明部分結(jié)構(gòu)體說(shuō)明部分;BEGIN處理語(yǔ)句處理語(yǔ)句；END 結(jié)構(gòu)體名；結(jié)構(gòu)體名； 結(jié)構(gòu)體說(shuō)明是指對(duì)結(jié)構(gòu)體需要使用的信號(hào)、常數(shù)、數(shù)據(jù)類結(jié)構(gòu)體說(shuō)明是指對(duì)結(jié)構(gòu)體需要使用的信

12、號(hào)、常數(shù)、數(shù)據(jù)類 型型和函數(shù)進(jìn)行定義和說(shuō)明。和函數(shù)進(jìn)行定義和說(shuō)明。 并發(fā)處理語(yǔ)句位于并發(fā)處理語(yǔ)句位于BEGIN和和END之間，具體地描述結(jié)構(gòu)體的之間，具體地描述結(jié)構(gòu)體的行為。行為。并發(fā)處理語(yǔ)句是功能描述的核心部分，也是變化最豐富的并發(fā)處理語(yǔ)句是功能描述的核心部分，也是變化最豐富的部分部分。并發(fā)處理語(yǔ)句可以使用賦值語(yǔ)句、進(jìn)程語(yǔ)句、元件例化語(yǔ)并發(fā)處理語(yǔ)句可以使用賦值語(yǔ)句、進(jìn)程語(yǔ)句、元件例化語(yǔ)句、塊語(yǔ)句以及子程序等。句、塊語(yǔ)句以及子程序等。需要注意的是需要注意的是，這些語(yǔ)句都是并發(fā)，這些語(yǔ)句都是并發(fā)（同時(shí)）執(zhí)行的，與排列順序無(wú)關(guān)。（同時(shí)）執(zhí)行的，與排列順序無(wú)關(guān)。l庫(kù)（庫(kù)（LIBRARY） 庫(kù)是用來(lái)放

13、置可編譯的設(shè)計(jì)單元的地庫(kù)是用來(lái)放置可編譯的設(shè)計(jì)單元的地方，通過(guò)其目錄可查詢和調(diào)用。方，通過(guò)其目錄可查詢和調(diào)用。v IEEE庫(kù)。庫(kù)。常用的資源庫(kù)。常用的資源庫(kù)。STD_LOGIC_1164包集合、包集合、STD_LOGIC_ARITH、STD_LOGIC_UNSIGNED等。等。v STD庫(kù)。庫(kù)。VHDL的標(biāo)準(zhǔn)庫(kù)。庫(kù)標(biāo)準(zhǔn)包集合定義了多種常用的的標(biāo)準(zhǔn)庫(kù)。庫(kù)標(biāo)準(zhǔn)包集合定義了多種常用的數(shù)據(jù)類型，均不加說(shuō)明可直接引用。數(shù)據(jù)類型，均不加說(shuō)明可直接引用。STD庫(kù)中還包含有稱為庫(kù)中還包含有稱為“textio”的包集合。在使用的包集合。在使用“textio”包集合中的數(shù)據(jù)時(shí)，應(yīng)先說(shuō)包集合中的數(shù)據(jù)時(shí)，應(yīng)先說(shuō)明庫(kù)和

14、包集合名，然后才可使用該包集合中的數(shù)據(jù)。明庫(kù)和包集合名，然后才可使用該包集合中的數(shù)據(jù)。v ASIC矢量庫(kù)。矢量庫(kù)。在在VHDL語(yǔ)言中，為了進(jìn)行門(mén)級(jí)仿真，各公司語(yǔ)言中，為了進(jìn)行門(mén)級(jí)仿真，各公司可提供面向可提供面向ASIC的邏輯門(mén)庫(kù)。在該庫(kù)中存放著與邏輯門(mén)一一對(duì)的邏輯門(mén)庫(kù)。在該庫(kù)中存放著與邏輯門(mén)一一對(duì)應(yīng)的實(shí)體。為了使用面向應(yīng)的實(shí)體。為了使用面向ASIC的庫(kù)，對(duì)庫(kù)進(jìn)行說(shuō)明是必要的。的庫(kù)，對(duì)庫(kù)進(jìn)行說(shuō)明是必要的。vWORK庫(kù)。庫(kù)。WORK庫(kù)是現(xiàn)行作業(yè)庫(kù)。設(shè)計(jì)者所描述庫(kù)是現(xiàn)行作業(yè)庫(kù)。設(shè)計(jì)者所描述的的VHDL語(yǔ)句不需要任何說(shuō)明，將都存放在語(yǔ)句不需要任何說(shuō)明，將都存放在WORK庫(kù)中。庫(kù)中。WORK庫(kù)對(duì)所有設(shè)計(jì)

15、都是隱含可見(jiàn)的，因此在使用該庫(kù)庫(kù)對(duì)所有設(shè)計(jì)都是隱含可見(jiàn)的，因此在使用該庫(kù)時(shí)無(wú)需進(jìn)行任何說(shuō)明。時(shí)無(wú)需進(jìn)行任何說(shuō)明。v用戶定義庫(kù)。用戶定義庫(kù)。用戶定義庫(kù)簡(jiǎn)稱用戶庫(kù)，是由用戶自己用戶定義庫(kù)簡(jiǎn)稱用戶庫(kù)，是由用戶自己創(chuàng)建并定義的庫(kù)。設(shè)計(jì)者可以把自己經(jīng)常使用的非標(biāo)準(zhǔn)創(chuàng)建并定義的庫(kù)。設(shè)計(jì)者可以把自己經(jīng)常使用的非標(biāo)準(zhǔn)（一般是自己開(kāi)發(fā)的）包集合和實(shí)體等匯集成在一起定（一般是自己開(kāi)發(fā)的）包集合和實(shí)體等匯集成在一起定義成一個(gè)庫(kù)，作為對(duì)義成一個(gè)庫(kù)，作為對(duì)VHDL標(biāo)準(zhǔn)庫(kù)的補(bǔ)充。用戶定義庫(kù)標(biāo)準(zhǔn)庫(kù)的補(bǔ)充。用戶定義庫(kù)在使用時(shí)同樣要首先進(jìn)行說(shuō)明。在使用時(shí)同樣要首先進(jìn)行說(shuō)明。上述上述5類庫(kù)中，除了類庫(kù)中，除了STD庫(kù)和庫(kù)和WOR

16、K庫(kù)之外的其它庫(kù)均庫(kù)之外的其它庫(kù)均為資源庫(kù)。資源庫(kù)是存放常規(guī)元件和標(biāo)準(zhǔn)模塊的庫(kù)，使為資源庫(kù)。資源庫(kù)是存放常規(guī)元件和標(biāo)準(zhǔn)模塊的庫(kù)，使用時(shí)需預(yù)先說(shuō)明。用時(shí)需預(yù)先說(shuō)明。 庫(kù)說(shuō)明語(yǔ)句的語(yǔ)法形式為：庫(kù)說(shuō)明語(yǔ)句的語(yǔ)法形式為： LIBRARY 庫(kù)名；庫(kù)名； -說(shuō)明使用什么庫(kù)說(shuō)明使用什么庫(kù)USE 包集合名；包集合名； -說(shuō)明使用庫(kù)中哪一個(gè)包集合及包說(shuō)明使用庫(kù)中哪一個(gè)包集合及包 集合中的項(xiàng)目（如過(guò)程名、函數(shù)名等）集合中的項(xiàng)目（如過(guò)程名、函數(shù)名等） 包集合名最多為三個(gè)層次，即 ： library-name. packge-name. item-name LIBRARY 語(yǔ)句和語(yǔ)句和USE語(yǔ)句的作用范圍：語(yǔ)句的作用

17、范圍： 僅限于緊跟起后的實(shí)體和結(jié)構(gòu)體。僅限于緊跟起后的實(shí)體和結(jié)構(gòu)體。l配置（配置（CONFIGURATION） 配置的基本格式為：配置的基本格式為： CONFIGURATION 配置名配置名 OF 實(shí)體名實(shí)體名 IS配置說(shuō)明配置說(shuō)明； END 配置名；配置名； 配置語(yǔ)句配置語(yǔ)句描述了層與層之間的連接關(guān)系，描述了層與層之間的連接關(guān)系，以及實(shí)體與構(gòu)造體之間的連接關(guān)系。設(shè)計(jì)者可以及實(shí)體與構(gòu)造體之間的連接關(guān)系。設(shè)計(jì)者可以利用配置語(yǔ)句選擇不同的構(gòu)造體，使其與要以利用配置語(yǔ)句選擇不同的構(gòu)造體，使其與要設(shè)計(jì)的實(shí)體相對(duì)應(yīng)。設(shè)計(jì)的實(shí)體相對(duì)應(yīng)。 CONFIGURATION 配置名配置名 OF 實(shí)體名實(shí)體名 IS

18、FOR 選配結(jié)構(gòu)體名選配結(jié)構(gòu)體名 END FOR; END 配置名配置名; 配置語(yǔ)句根據(jù)不同情況，其說(shuō)明語(yǔ)句有簡(jiǎn)有繁。最簡(jiǎn)單配置語(yǔ)句根據(jù)不同情況，其說(shuō)明語(yǔ)句有簡(jiǎn)有繁。最簡(jiǎn)單的缺省配置格式為：的缺省配置格式為：加入了配置的加入了配置的4位等值比較器設(shè)計(jì)文件位等值比較器設(shè)計(jì)文件LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY comp4 IS PORT(a, b: IN STD_LOGIC_VECTOR(3 downto 0); y: OUT STD_LOGIC);END comp4;-結(jié)構(gòu)體結(jié)構(gòu)體 1：ARCHITECTURE behavior OF comp4 ISBEGINComp: