基于FPGA和USB的音頻數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

1、 Southwest university of science and technology 本科畢業(yè)設(shè)計(jì)（論文）題目名稱：基于FPGA和USB2.0的音頻數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)學(xué)院名稱專業(yè)名稱學(xué)生姓名學(xué)號(hào)指導(dǎo)教師二一年六月 基于FPGA和USB2.0的音頻數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)摘要：在現(xiàn)代工業(yè)生產(chǎn)、控制和科學(xué)研究中，對(duì)各種現(xiàn)場(chǎng)數(shù)據(jù)進(jìn)行采集、傳輸并處理已是必不可少的組成部分。本系統(tǒng)采用FPGA芯片作為系統(tǒng)主控制器，構(gòu)建了一個(gè)基于USB接口的音頻數(shù)據(jù)采集、傳輸和處理平臺(tái)，通過音頻數(shù)據(jù)采集模塊將采集到的模擬音頻信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，并將其通過FPGA芯片和USB 接口芯片處理、上傳至PC機(jī)。本系統(tǒng)實(shí)現(xiàn)了將嵌入

2、式系統(tǒng)的實(shí)時(shí)性、靈活性和PC機(jī)強(qiáng)大的數(shù)據(jù)存儲(chǔ)、處理、顯示功能相結(jié)合。因此，研究基于FPGA芯片和USB總線的數(shù)據(jù)采集系統(tǒng)具有較高的理論價(jià)值和廣泛的應(yīng)用前景。關(guān)鍵詞：FPGA USB2.0 數(shù)據(jù)采集； 傳輸 處理Audio Data Acquisition System Based on FPGA and USB2.0Abstract：In modern industrial production, control and scientific research, It is essential to collect, transmit and process field data. This

3、system uses FPGA chip as the system master controller, builts an audio data collection, transmission and processing platform based on USB Interface, converts the collected analog audio signal to digital signal through the audio data acquisition module, processes it through the FPGA chip and USB inte

4、rface chip, and uploads to the PC. This system combines the Real-timing, Flexibility of Embedded and storing, processing a powerful data and displaying images. In consequence, it is a high theoretical value and broad application prospects to research the audio data acquisition system based on FPGA a

5、nd USB2.0.Key words: FPGA USB2.0 Data Acquisition Transmission Processing目 錄第1章 緒 論11.1 課題背景和意義1 課題的提出1 研究的可行性2 數(shù)據(jù)采集系統(tǒng)方面的發(fā)展動(dòng)態(tài)31.2 課題的主要研究?jī)?nèi)容和主要工作3第2章 USB2.0協(xié)議規(guī)范概述42.1 引言42.2 USB的體系結(jié)構(gòu)4 USB系統(tǒng)的描述4 USB總線結(jié)構(gòu)4 USB的電氣及機(jī)械特性52.3 USB的數(shù)據(jù)傳輸6 數(shù)據(jù)傳輸要素6 數(shù)據(jù)傳輸類型72.4 本章小結(jié)8第3章 系統(tǒng)總體方案9第4章 音頻數(shù)據(jù)采集系統(tǒng)的硬件設(shè)計(jì)104.1 音頻數(shù)據(jù)采集系統(tǒng)基本結(jié)構(gòu)10

6、4.2 音頻數(shù)據(jù)采集模塊電路設(shè)計(jì)10 芯片選型11 采集電路設(shè)計(jì)124.3 FPGA外圍硬件電路設(shè)計(jì)16 電源轉(zhuǎn)換電路設(shè)計(jì)16 I2S轉(zhuǎn)換電路設(shè)計(jì)184.4 USB接口電路設(shè)計(jì)20 USB接口芯片選型20 FX2特性簡(jiǎn)介20 Slave FIFO傳輸22 CY7C68013接口芯片外圍電路設(shè)計(jì)22 模擬地與數(shù)字地244.4 本章小結(jié)24第5章 音頻數(shù)據(jù)采集系統(tǒng)下位機(jī)軟件設(shè)計(jì)255.1 TLV320AIC23芯片固件程序設(shè)計(jì)25 I2C簡(jiǎn)介25 TLV320AIC23配置265.2 FPGA邏輯模塊設(shè)計(jì)28 I2S接口模塊設(shè)計(jì)28 Slave FIFO控制模塊設(shè)計(jì)305.3 USB接口芯片固件程

7、序設(shè)計(jì)32 開發(fā)工具335.3.2 固件框架335.3.3 從屬FIFO模式下固件程序設(shè)計(jì)345.4 本章小結(jié)37第6章 音頻數(shù)據(jù)采集系統(tǒng)上位機(jī)軟件設(shè)計(jì)386.1 USB驅(qū)動(dòng)程序設(shè)計(jì)38 WDM驅(qū)動(dòng)程序體系38 WDM驅(qū)動(dòng)程序組成39 USB設(shè)備驅(qū)動(dòng)程序開發(fā)406.2 上位PC機(jī)應(yīng)用程序設(shè)計(jì)45 PC機(jī)端軟件設(shè)計(jì)45 PC機(jī)端軟件實(shí)現(xiàn)46第7章 系統(tǒng)測(cè)試507.1 系統(tǒng)前期準(zhǔn)備測(cè)試50 USB驅(qū)動(dòng)程序安裝測(cè)試50 USB固件程序下載測(cè)試50 FPGA邏輯程序下載測(cè)試517.2 系統(tǒng)數(shù)據(jù)采集測(cè)試527.3 本章小結(jié)54致 謝55參考文獻(xiàn)56附錄1 音頻采集模塊原理圖57附錄2 音頻采集模塊PCB

8、圖58附錄3 FPGA模塊硬件原理圖59附錄4 FPGA模塊硬件PCB圖60附錄5 系統(tǒng)實(shí)物連接圖61第1章 緒 論1.1 課題背景和意義 課題的提出在現(xiàn)代工業(yè)生產(chǎn)、控制和科學(xué)研究中，對(duì)各種現(xiàn)場(chǎng)數(shù)據(jù)進(jìn)行采集、傳輸并處理已是必不可少的組成部分。數(shù)據(jù)采集系統(tǒng)，它主要完成數(shù)據(jù)信息的采集、A/D轉(zhuǎn)換、壓縮處理，然后通過接口總線將處理后的數(shù)據(jù)送入計(jì)算機(jī)作進(jìn)一步處理。目前，以這樣的系統(tǒng)為核心的設(shè)備在國內(nèi)外得到了廣泛的應(yīng)用，比如工業(yè)生產(chǎn)中的液位、溫度、壓力、頻率等數(shù)據(jù)采集系統(tǒng)；生物醫(yī)學(xué)方面的電生理信號(hào)的采集系統(tǒng)，機(jī)場(chǎng)、商場(chǎng)、交通等重要的場(chǎng)所安裝的監(jiān)控設(shè)備、視頻會(huì)議、可視電話等多媒體設(shè)備等。以前的數(shù)據(jù)采集系統(tǒng)

9、中，處理器一般采用單片機(jī)，單片機(jī)價(jià)格比較低廉、結(jié)構(gòu)簡(jiǎn)單、接口擴(kuò)展能力強(qiáng)。但很明顯的缺點(diǎn)就是數(shù)學(xué)運(yùn)算能力差，對(duì)于實(shí)時(shí)性要求高、傳輸率要求快、對(duì)信號(hào)的數(shù)學(xué)處理比較復(fù)雜的領(lǐng)域來說，單片機(jī)就顯得力不從心了。在電路的設(shè)計(jì)上，傳統(tǒng)的采集系統(tǒng)多采用分離式的元器件，這樣的系統(tǒng)，體積大、結(jié)構(gòu)復(fù)雜、開發(fā)調(diào)試周期長(zhǎng)，而且穩(wěn)定性和抗干擾性都比較差。同樣在和上位PC機(jī)之間的數(shù)據(jù)傳輸問題上，傳統(tǒng)的數(shù)據(jù)采集板卡，主要有基于ISA、PCI總線的A/D卡，基于串口、并口的采集卡，以及基于422、485等總線板卡。采用板卡不僅安裝麻煩，易受機(jī)箱內(nèi)環(huán)境的干擾，而且由于受計(jì)算機(jī)插槽數(shù)量和地址、中斷資源的限制，不可能掛接很多設(shè)備，尤其

10、對(duì)工業(yè)現(xiàn)場(chǎng)來說，基于ISA、PCI總線的采集裝置幾乎不可能得到應(yīng)用，而基于串口、并口及422、485等總線的板卡其速度大大限制了其應(yīng)用范圍。語音信號(hào)處理技術(shù)的迅猛發(fā)展對(duì)語音信號(hào)的采集提出了越來越高的要求：高動(dòng)態(tài)范圍、低功耗、便于攜帶、能與計(jì)算機(jī)進(jìn)行實(shí)時(shí)高速數(shù)據(jù)傳輸。本文針對(duì)這種需求提出了一種基于USB2.0接口的高動(dòng)態(tài)范圍(16BitADC，DAC)語音采集卡。USB(Universal Serial Bus)是由Intel，Compaq，Microsoft，IBM，DEC和NEC等七家公司共同制定的一種針對(duì)PC的串行接口標(biāo)準(zhǔn)。它的主要特點(diǎn)是：真正實(shí)現(xiàn)了即插即用，可隨時(shí)插拔你的設(shè)備，連接簡(jiǎn)單，

11、傳輸速度快等很多優(yōu)點(diǎn)。目前數(shù)據(jù)采集卡主要存在以下問題：1）接口卡的配置必須停機(jī)，并需打開PC機(jī)箱進(jìn)行安裝和拆卸；2）接口插卡作為一種硬件設(shè)備插入PC后，總要占用PC的各種硬件資源。而當(dāng)擴(kuò)展卡較多時(shí)，常會(huì)出現(xiàn)一塊或多塊插卡因無法合理配置而不能正常工作的情況，嚴(yán)重時(shí)可導(dǎo)致系統(tǒng)崩潰；3）接口插卡的兼容性和標(biāo)準(zhǔn)性的程度直接影響計(jì)算機(jī)的壽命和系統(tǒng)的穩(wěn)定性；4）接口卡不適合移動(dòng)應(yīng)用；5）PC插槽中的各種接口卡易受PC內(nèi)部的高頻干擾，使其性能受到很大的影響；6）傳輸速率不高，對(duì)于傳輸大量的實(shí)時(shí)性數(shù)據(jù)，如動(dòng)態(tài)圖像實(shí)時(shí)傳輸、多媒體數(shù)據(jù)以及高實(shí)時(shí)性要求的工業(yè)控制等，不能滿足要求。綜上所述，傳統(tǒng)的數(shù)據(jù)采集卡安裝、配

12、置不方便、不便于攜帶，無法滿足野外及現(xiàn)場(chǎng)測(cè)試的需求；由于與主機(jī)的傳輸方式存在瓶頸，不能滿足現(xiàn)在的測(cè)試系統(tǒng)對(duì)傳輸速率越來越高的要求。本論文著眼于開發(fā)一種能滿足集數(shù)據(jù)采集、數(shù)據(jù)處理、高速傳輸以及便于攜帶等功能的通用型數(shù)據(jù)采集處理系統(tǒng)。 研究的可行性在電子技術(shù)飛速發(fā)展的今天，F(xiàn)PGA（現(xiàn)場(chǎng)可編程門陣列）和CPLD（復(fù)雜可編程邏輯器件）應(yīng)用已十分廣泛，它們隨著EDA技術(shù)的發(fā)展而成為電子設(shè)計(jì)領(lǐng)域的重要角色。由于該器件可以通過軟件編程而對(duì)其硬件的結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷，極大的改變了傳統(tǒng)的設(shè)計(jì)方法、設(shè)計(jì)過程，乃至設(shè)計(jì)觀念。借助于大規(guī)模集成的可編程邏輯器件和高效的設(shè)計(jì)軟

13、件，用戶不僅可通過直接對(duì)芯片結(jié)構(gòu)的設(shè)計(jì)實(shí)現(xiàn)多種數(shù)字邏輯系統(tǒng)功能，而且由于管腳定義的靈活性，大大減輕了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的工作量和難度；同時(shí)，這種基于可編程邏輯器件芯片的設(shè)計(jì)大大減少了系統(tǒng)芯片的數(shù)量，縮小了系統(tǒng)的體積，提高了系統(tǒng)的可靠性1。1994年，Compaq、Intel、Microsoft、NEC等七家世界著名的計(jì)算機(jī)和通訊公司，于1995年11月正式制定了USB0.9通用串行總線(Universal Serial Bus)規(guī)范。USB1.1是目前推出的在支持USB的計(jì)算機(jī)與外設(shè)上普遍采用的標(biāo)準(zhǔn)，主要應(yīng)用在中低速外部設(shè)備上，它支持的傳輸速率有低速1.5MbPs和全速12MbPs兩種。1

14、999年初在Intel的開發(fā)者論壇大會(huì)上，介紹了USB2.0規(guī)范。USB2.0向下兼容USB1.l，數(shù)據(jù)的傳輸率將達(dá)到480Mbps，已超過了目前IEEE1394接口400Mbps的傳輸速率，可以支持寬帶數(shù)字?jǐn)z像設(shè)備及下一代掃描儀、打印機(jī)及存儲(chǔ)設(shè)備。USB技術(shù)具備很多優(yōu)點(diǎn)：1）USB支持熱插拔和即插即用；2）占用的系統(tǒng)資源少(只占用一個(gè)IRP)，無總線競(jìng)爭(zhēng)；3） 速度快：USB1.1支持1.5 Mbp和12Mbps兩種傳輸速率，而USB2.0可達(dá)480Mbps，比串口快了整整4000倍，比并口也快了400多倍；4）USB端口支持多個(gè)不同設(shè)備的串聯(lián)，一個(gè)USB口理論上可連接127個(gè)USB設(shè)備；5

15、）USB事務(wù)處理包括錯(cuò)誤檢測(cè)機(jī)制，用以確保數(shù)據(jù)無錯(cuò)誤的發(fā)送；6）設(shè)備能夠直接由USB總線進(jìn)行供電；7）支持四種傳輸方式：控制傳輸、中斷傳輸、塊傳輸和同步傳輸。綜上所述，采用FPGA芯片作為系統(tǒng)主控制器，而采用USB(通用串行總線)和上位機(jī)連接將是實(shí)現(xiàn)外置式、高速、實(shí)時(shí)連續(xù)采集系統(tǒng)的關(guān)鍵。因此，研究開發(fā)基于FPGA芯片和USB總線的數(shù)據(jù)采集系統(tǒng)具有較高的理論價(jià)值和廣泛的應(yīng)用前景。 數(shù)據(jù)采集系統(tǒng)方面的發(fā)展動(dòng)態(tài)目前數(shù)據(jù)采集卡大致分為3大類，即：基于ISA總線、基于PCI總線和基于485等串行總線的遠(yuǎn)端模塊。隨著PC機(jī)的發(fā)展，ISA總線逐漸被淘汰；基于PCI的采集卡，價(jià)格一直據(jù)高不下；而各種遠(yuǎn)端模塊由

16、于使用PC機(jī)的串口，速率受到極大限制。隨著USB總線在各種電子產(chǎn)品中的普及，USB端口成為計(jì)算機(jī)的標(biāo)準(zhǔn)設(shè)備，USB接口的數(shù)據(jù)采集卡也開始出現(xiàn)在測(cè)控領(lǐng)域，現(xiàn)在普遍采用的是USB1.1協(xié)議，支持的傳輸速率有低速1.5Mb/s和全速12Mb/s兩種，主要應(yīng)用在中低速的測(cè)控系統(tǒng)中。2000年發(fā)布的USB2.0協(xié)議將傳輸速率提高到480Mb/s，且擁有更高的帶寬，為開發(fā)高速的USB接口的數(shù)據(jù)采集系統(tǒng)提供了極好的支持。1.2 課題的主要研究?jī)?nèi)容和主要工作本采集系統(tǒng)的設(shè)計(jì)構(gòu)建了一個(gè)基于USB接口的音頻數(shù)據(jù)采集、傳輸和處理平臺(tái)，將嵌入式系統(tǒng)的實(shí)時(shí)性、靈活性和PC機(jī)強(qiáng)大的數(shù)據(jù)存儲(chǔ)、處理、顯示功能結(jié)合起來。系統(tǒng)主

17、要由USB2.0接口模塊、FPGA模塊、音頻數(shù)據(jù)采集模塊和PC機(jī)端軟件平臺(tái)組成。首先，通過音頻數(shù)據(jù)采集模塊對(duì)語音的采集，將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)；然后，由數(shù)據(jù)采集模塊將數(shù)字信號(hào)傳給FPGA，F(xiàn)PGA對(duì)其實(shí)時(shí)處理；處理后再將數(shù)據(jù)通過USB2.0接口模塊上傳至PC機(jī)；最后，由PC機(jī)的程序控制處理，在顯示屏上顯示語音波形、揚(yáng)聲器上播放語音文件和將語音文件存儲(chǔ)在硬盤上。綜上所述，本系統(tǒng)的設(shè)計(jì)主要完成音頻數(shù)據(jù)采集模塊部分、FPGA部分、USB接口模塊部分和PC機(jī)端軟件平臺(tái)部分四大模塊的設(shè)計(jì)。第2章 USB2.0協(xié)議規(guī)范概述2.1 引言本文所討論的數(shù)據(jù)采集與處理系統(tǒng)是基于USB2.0接口實(shí)現(xiàn)的，為此，本章

18、具體介紹USB的有關(guān)協(xié)議，主要包括USB體系結(jié)構(gòu)、數(shù)據(jù)流模型、USB傳輸數(shù)據(jù)的要素以及傳輸數(shù)據(jù)的類型、USB標(biāo)準(zhǔn)設(shè)備請(qǐng)求和設(shè)備的描述符等。2.2 USB的體系結(jié)構(gòu)USB是一種電纜總線，支持在主機(jī)和各式各樣的即插即用的外設(shè)之間進(jìn)行數(shù)據(jù)傳輸。由主機(jī)預(yù)定的標(biāo)準(zhǔn)的協(xié)議使各種設(shè)備分享USB帶寬，當(dāng)其它設(shè)備和主機(jī)在運(yùn)行時(shí)，總線允許添加、設(shè)置、使用以及拆除外設(shè)。 USB系統(tǒng)的描述一個(gè)USB系統(tǒng)主要被定義為三個(gè)部分: USB的互連，USB的設(shè)備，USB的主機(jī)。 USB總線結(jié)構(gòu)USB連接了USB設(shè)備和USB主機(jī)，USB的物理連接是有層次性的星型結(jié)構(gòu)。每個(gè)網(wǎng)絡(luò)集線器是在星型的中心，每條線段是點(diǎn)點(diǎn)連接。從主機(jī)到集線

19、器或其功能部件，或從集線器到集線器或其功能部件，從圖2.1中可看出USB的拓?fù)浣Y(jié)構(gòu)。在任何USB系統(tǒng)中，只有一個(gè)主機(jī)。USB和主機(jī)系統(tǒng)的接口稱作主機(jī)控制器，主機(jī)控制器可由硬件、固件和軟件綜合實(shí)現(xiàn)。根集線器是由主機(jī)系統(tǒng)整合的，用以提供更多的連接點(diǎn)。由圖2.1可知，USB的拓?fù)浣Y(jié)構(gòu)體系由3種元素組成:主機(jī)、Hub和設(shè)備。在PC平臺(tái)上的USB中，PC就是主機(jī)和根Hub，用戶可以將設(shè)備和下級(jí)Hub與之連接。而這些附加的Hub又可以連接更下一級(jí)的Hub和設(shè)備，從而構(gòu)成了星形結(jié)構(gòu)。在USB協(xié)議1.1中，一個(gè)USB的拓?fù)渚W(wǎng)絡(luò)最多可以支持4個(gè)Hub層(包括最后一級(jí)設(shè)備的話就是共5層)共127個(gè)外設(shè)。圖2.1

20、USB總線的拓?fù)浣Y(jié)構(gòu) USB的電氣及機(jī)械特性USB傳送信號(hào)和電源是通過一種四線電纜，圖2.2中的兩根線是用于發(fā)送信號(hào)。圖2.2 USB的電纜USB存在三種數(shù)據(jù)傳輸率:1）USB的高速信號(hào)的比特率定為480Mbps；2）USB的全速信號(hào)的比特率定為12Mbps；3）USB的低速信號(hào)的比特率定為1.5Mbps。USB2.0主機(jī)控制器和集線器提供了使全速和低速數(shù)據(jù)可以在它們之間以高速傳送的能力，而在集線器和設(shè)備之間數(shù)據(jù)仍以全速或低速傳輸。這種能力使全速和低速設(shè)備對(duì)高速設(shè)備可用帶寬的影響最小。因?yàn)檫^多的低速模式的使用將降低總線的利用率，所以該模式只支持有限個(gè)低帶寬的設(shè)備(如鼠標(biāo))。時(shí)鐘被調(diào)制后與差分?jǐn)?shù)

21、據(jù)一同被傳送出去，時(shí)鐘信號(hào)被轉(zhuǎn)換成NRZI碼，并填充了比特以保證轉(zhuǎn)換的連續(xù)性，每一數(shù)據(jù)包中附有同步信號(hào)以使得收方可還原出原時(shí)鐘信號(hào)。電纜中包括VBUS、GND二條線，向設(shè)備提供電源。VBUS使用+5V電源。USB對(duì)電纜長(zhǎng)度的要求很寬，最長(zhǎng)可為幾米。通過選擇合適的導(dǎo)線長(zhǎng)度以匹配指定的IRdrop和其它一些特性，如設(shè)備能源預(yù)算和電纜適應(yīng)度。為了保證足夠的輸入電壓和終端阻抗。重要的終端設(shè)備應(yīng)位于電纜的尾部。在每個(gè)端口都可檢測(cè)終端是否連接或分離，并區(qū)分出高速、全速或低速設(shè)備。2.3 USB的數(shù)據(jù)傳輸U(kuò)SB數(shù)據(jù)傳輸類型包括批量傳輸、中斷傳輸、同步傳輸和控制傳輸。端點(diǎn)0只能配置為控制傳輸類型，其他端點(diǎn)傳輸

22、類型的選擇則比較靈活?？刂苽鬏斂煽啃允亲罡叩?，但速度最慢。同步傳輸速度快，滿足是實(shí)時(shí)性，但可靠性低。傳輸類型選擇的原則是根據(jù)工程應(yīng)用的傳輸速度和可靠性。例如，語音傳輸，要求高速度和實(shí)時(shí)性，對(duì)于丟失幀的情況也可以接受，所以選擇同步傳輸類型;打印機(jī)要求的速度較快，而且不能出現(xiàn)數(shù)據(jù)丟失，綜合傳輸速度和可靠性，所以選擇批量傳輸類型。 數(shù)據(jù)傳輸要素1、端點(diǎn)端點(diǎn)實(shí)際上就是設(shè)備硬件上具有一定大小的數(shù)據(jù)緩沖區(qū)。USB系統(tǒng)中，每一個(gè)端點(diǎn)都有唯一的地址，這是由設(shè)備地址和端點(diǎn)號(hào)給出的。而設(shè)備的大小、屬性等在設(shè)備出廠時(shí)由廠家定義。所以，每一個(gè)USB設(shè)備在主機(jī)看來就是一系列端點(diǎn)的集合，主機(jī)通過端點(diǎn)與設(shè)備進(jìn)行通信。端點(diǎn)的

23、特性，主要有數(shù)據(jù)傳輸方式(用于取事務(wù)的端點(diǎn)、OUT事務(wù)的端點(diǎn)和SETUP事務(wù)的端點(diǎn)等)、總線訪問頻率、帶寬、端點(diǎn)號(hào)和數(shù)據(jù)包最大容量等。除了端點(diǎn)0(用作控制傳輸端點(diǎn)，默認(rèn))外，端點(diǎn)必須在設(shè)備被主機(jī)配置后才能使用。2、管道管道并不像端點(diǎn)那樣具有實(shí)在的意義。它只是一種邏輯上的概念。端點(diǎn)是數(shù)據(jù)緩沖區(qū)；管道是主機(jī)和設(shè)備端點(diǎn)之間的連接。用于數(shù)據(jù)傳輸?shù)墓艿?，代表了主機(jī)的數(shù)據(jù)緩沖區(qū)與設(shè)備端點(diǎn)之間交換數(shù)據(jù)的能力。設(shè)備被配置后，端點(diǎn)就可以使用了，此時(shí)管道也就存在了。管道包括數(shù)據(jù)流管道和消息管道兩種。USB沒有定義通過數(shù)據(jù)流管道移動(dòng)的數(shù)據(jù)的格式。而消息管道中的數(shù)據(jù)有USB定義好的格式。此外，還有一種特殊的管道控制管

24、道。其實(shí)，它可以歸結(jié)到消息管道中去。只是為了與端點(diǎn)0的特殊性相配合，因而這里單獨(dú)提一下。所以設(shè)備必須支持端點(diǎn)0以構(gòu)筑設(shè)備的控制通道。通過控制通道，主機(jī)可以獲取USB設(shè)備的完整信息，包括設(shè)備類型、電源管理、配置及端點(diǎn)描述等。作為USB即插即用特點(diǎn)的體現(xiàn)，只要設(shè)備連接到主機(jī)上，端點(diǎn)就可以被訪問，即與之相應(yīng)的管道也就存在了。3、幀和微幀USB2.O和USB1.1規(guī)范最大的不同之處就是數(shù)據(jù)幀。在USB1.1規(guī)范中，USB數(shù)據(jù)采用每毫秒一個(gè)數(shù)據(jù)幀的方式進(jìn)行數(shù)據(jù)傳輸，在毫秒數(shù)據(jù)幀的開始，USB主機(jī)首先產(chǎn)生幀開始(SOF)數(shù)據(jù)包，并傳輸當(dāng)前數(shù)據(jù)幀號(hào)，后面是傳輸數(shù)據(jù)。對(duì)于USB2.0規(guī)范，為了支持48OMbp

25、s高速傳輸速度，USB2.0提出了微幀的概念，每毫秒數(shù)據(jù)幀又包括8個(gè)微幀。在USB每個(gè)數(shù)據(jù)幀中包括控制、中斷、同步和批量傳輸數(shù)據(jù)，每個(gè)傳輸類型分配一定的帶寬，中斷傳輸和同步傳輸有時(shí)間要求，所以每個(gè)數(shù)據(jù)幀中均要分配一定帶寬。 數(shù)據(jù)傳輸類型USB定義了4種傳輸類型，這些傳輸類型必須符合通過總線來傳輸不同數(shù)據(jù)類型的要求。1、批量傳輸批量傳輸是一種突發(fā)的傳輸模式。此種傳輸模式中，在全速方式時(shí)，以8、16、32、64字節(jié)信息包傳輸:在高速方式時(shí)，以512字節(jié)信息包傳輸。此外，由于其具有自動(dòng)的錯(cuò)誤數(shù)據(jù)校驗(yàn)機(jī)制(CRC)，所以批量傳輸能夠確保其正確性。若總線上有可用的帶寬時(shí)，則主機(jī)會(huì)安排批量信息包。另外，批

26、量傳輸類型可通過握手包所提供的內(nèi)建流程來控制。2、中斷傳輸中斷傳輸有點(diǎn)類似于批量傳輸。中斷傳輸?shù)男畔谌俜绞綍r(shí)為164字節(jié)，而在高速方式時(shí)可達(dá)到1024字節(jié)。中斷端點(diǎn)必須設(shè)置輪詢間隔，以保證經(jīng)過主機(jī)做有規(guī)則的詢問。因此，此種中斷傳輸方式有點(diǎn)像PC主機(jī)的輪詢方式。3、同步傳輸同步傳輸具有時(shí)間臨界的特性，應(yīng)用在如音頻和視頻的數(shù)據(jù)流中。一個(gè)同步信息包，在全速方式時(shí)可達(dá)到1023字節(jié);而在高速方式時(shí)可達(dá)到1024字節(jié)。對(duì)于同步傳輸，傳輸?shù)臅r(shí)間是最重要的請(qǐng)求信息。在每一個(gè)USB幀中，會(huì)聲明某些帶寬給同步傳輸使用。為了減輕帶寬分配的負(fù)擔(dān)，同步傳輸沒有設(shè)置任何的握手包，而且也不會(huì)在發(fā)生錯(cuò)誤時(shí)重試。錯(cuò)誤檢

27、測(cè)僅限于16位CRC錯(cuò)誤校驗(yàn)碼。由于同步傳輸沒有采用data-toggle機(jī)制，所以在全速方式中，同步傳輸僅使用了 DATAO-PID；而在高速方式中，同步傳輸使用了DATA0、DATA1、DATA2和MDATA。在全速方式下，每一個(gè)端點(diǎn)、每一幀僅只有一個(gè)同步信息包能被傳輸；在高速方式下，可以有3個(gè)同步信息包。4、控制傳輸控制傳輸用于配置設(shè)備和給設(shè)備發(fā)送命令。由于控制傳輸?shù)淖饔檬侨绱酥匾詡鬏斨胁捎昧俗顝?qiáng)的USB錯(cuò)誤校驗(yàn)。對(duì)于控制傳輸，主機(jī)在每一個(gè)USB幀中都留有余量(一般為10%)。控制傳輸包含23個(gè)階段。其中，SETUP階段中包含了8個(gè)USB CONTROL數(shù)據(jù)。如有必要，可執(zhí)行DAT

28、A階段，此階段包含有更多的數(shù)據(jù)。在STATUS(或握手)階段中，允許設(shè)備指示一個(gè)控制操作已經(jīng)成功完成。2.4 本章小結(jié)本章介紹了USB2.0協(xié)議中的相關(guān)協(xié)議:USB體系結(jié)構(gòu)和系統(tǒng)描述，數(shù)據(jù)流模型，端點(diǎn)、通道、幀和微幀，數(shù)據(jù)傳輸類型、以及敘述了USB標(biāo)準(zhǔn)設(shè)備請(qǐng)求和USB設(shè)備的描述符等。在此基礎(chǔ)上，下一章將討論基于USB2.0數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計(jì)。第3章 系統(tǒng)總體方案本采集系統(tǒng)的設(shè)計(jì)構(gòu)建了一個(gè)基于USB接口的音頻數(shù)據(jù)采集、傳輸和處理平臺(tái)，主要由音頻數(shù)據(jù)采集模塊部分、FPGA部分、USB接口模塊部分和PC機(jī)端軟件平臺(tái)部分四大模塊組成。本系統(tǒng)的具體設(shè)計(jì)框圖如圖3.1所示。圖3.1 系統(tǒng)框圖本采集系

29、統(tǒng)的工作過程：首先由MP3等設(shè)備作為數(shù)據(jù)的輸入，該數(shù)據(jù)流進(jìn)入語音芯片后，由于FPGA的I2C控制部分早已在系統(tǒng)上電的時(shí)候?qū)φZ音芯片配置完畢，經(jīng)過語音芯片采樣、轉(zhuǎn)換，再輸出相應(yīng)格式的數(shù)據(jù)。然后這些數(shù)據(jù)被FPGA分析處理，最后轉(zhuǎn)換為并行的數(shù)據(jù)寫入設(shè)定好的FIFO中，F(xiàn)PGA 根據(jù)相應(yīng)的FIFO狀態(tài)對(duì)USB芯片進(jìn)行寫與禁寫的操作。同時(shí)在PC的采集軟件上點(diǎn)擊開始采集，這時(shí)候的數(shù)據(jù)會(huì)穩(wěn)定的、高效的存儲(chǔ)在計(jì)算機(jī)的硬盤中，同時(shí)會(huì)實(shí)時(shí)的在PC機(jī)上播放采集的聲音文件和在顯示器上顯示數(shù)據(jù)波形。此時(shí)，采集系統(tǒng)已經(jīng)順利的完成了它的工作。第4章 音頻數(shù)據(jù)采集系統(tǒng)的硬件設(shè)計(jì)本章詳細(xì)介紹了音頻數(shù)據(jù)采集系統(tǒng)的硬件設(shè)

30、計(jì)，主要包括硬件各模塊的電路設(shè)計(jì)、芯片選型以及設(shè)計(jì)細(xì)節(jié)等。4.1 音頻數(shù)據(jù)采集系統(tǒng)基本結(jié)構(gòu)本系統(tǒng)采用FPGA芯片為系統(tǒng)邏輯控制器，用以控制音頻數(shù)據(jù)的采集、處理和傳輸。USB芯片選用內(nèi)部嵌入微控制器的USB2.0接口芯片,易于系統(tǒng)的開發(fā)與升級(jí)。音頻數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)框圖如圖4.1圖4.1 采集系統(tǒng)結(jié)構(gòu)框圖系統(tǒng)由MP3等設(shè)備作為數(shù)據(jù)的輸入，該數(shù)據(jù)流進(jìn)入語音芯片后，由于FPGA的I2C控制部分早已在系統(tǒng)上電的時(shí)候?qū)φZ音芯片配置完畢。該數(shù)據(jù)流被FPGA分析處理，再轉(zhuǎn)換為并行的數(shù)據(jù)寫入設(shè)定好的FIFO中，F(xiàn)PGA根據(jù)相應(yīng)的FIFO狀態(tài)對(duì)USB芯片進(jìn)行讀與禁讀的操作。同時(shí)通過USB接口芯片將數(shù)據(jù)上傳至PC機(jī)

31、，由主機(jī)做相應(yīng)的處理。此時(shí)，采集系統(tǒng)已經(jīng)順利的完成了它的工作。4.2 音頻數(shù)據(jù)采集模塊電路設(shè)計(jì)本部分的設(shè)計(jì)主要實(shí)現(xiàn)音頻數(shù)據(jù)的采集，并將采集的模擬音頻信號(hào)，經(jīng)過內(nèi)部邏輯進(jìn)行采樣，轉(zhuǎn)化為幾種常用的語音數(shù)據(jù)模式（如I2S模式和DSP模式等），以便后級(jí)根據(jù)其結(jié)構(gòu)特點(diǎn)進(jìn)行相應(yīng)的串并轉(zhuǎn)化。本部分還將通過I2C控制接口配置語音芯片，實(shí)現(xiàn)語音芯片的初始化。 芯片選型1、TLV320AIC23簡(jiǎn)介本部分音頻數(shù)據(jù)采集所用的主芯片為TLV320AIC23，TLV320AIC23是TI推出的一款高性能的立體聲音頻Codec芯片，內(nèi)置耳機(jī)輸出放大器，支持MIC和LINE IN兩種輸入方式（二選一），且對(duì)輸入和輸出都具有

32、可編程增益調(diào)節(jié)。TLV320AIC23的模數(shù)轉(zhuǎn)換（ADCs）和數(shù)模轉(zhuǎn)換（DACs）部件高度集成在芯片內(nèi)部，采用了先進(jìn)的Sigmadelta過采樣技術(shù)，可以在8K到96K的頻率范圍內(nèi)提供16bit、20bit、24bit和32bit的采樣，ADC和 DAC的輸出信噪比分別可以達(dá)到90dB和100dB。與此同時(shí)，TLV320AIC23還具有很低的能耗，回放模式下功率僅為23mW，省電模式下更是小于 15uW。由于具有上述優(yōu)點(diǎn)，使得TLV320AIC23是一款非常理想的音頻模擬I/O器件，可以很好的應(yīng)用在隨聲聽（如CD，MP3）、錄音機(jī)和高保真音頻數(shù)據(jù)采集等數(shù)字音頻領(lǐng)域。TLV320AIC23的管腳

33、和內(nèi)部結(jié)構(gòu)框圖如：圖4.2.1.1 TLV320AIC23的管腳和內(nèi)部結(jié)構(gòu)框圖2、MSP430F1222簡(jiǎn)介MSP430 系列單片機(jī)是一個(gè) 16 位的單片機(jī)，采用了精簡(jiǎn)指令集（ RISC ）結(jié)構(gòu)，具有豐富的尋址方式（ 7 種源操作數(shù)尋址、 4 種目的操作數(shù)尋址）、簡(jiǎn)潔的 27 條內(nèi)核指令以及大量的模擬指令；大量的寄存器以及片內(nèi)數(shù)據(jù)存儲(chǔ)器都可參加多種運(yùn)算；還有高效的查表處理指令；有較高的處理速度，在 8MHz 晶體驅(qū)動(dòng)下指令周期為 125 ns 。這些特點(diǎn)保證了可編制出高效率的源程序。其中，MSP430 系列單片機(jī)具有以下特點(diǎn)：1）小巧靈活、成本低、易于產(chǎn)品化，它能方便地組裝成各種智能式控制設(shè)備

34、以及各種智能儀器儀表；2）面向控制，能針對(duì)性地解決從簡(jiǎn)單到復(fù)雜的各類控制任務(wù)，因而能獲得最佳性能價(jià)格比； 3）抗干擾能力強(qiáng)，適應(yīng)溫度范圍寬，在各種惡劣環(huán)境下都能可靠地工作，這是其他機(jī)型無法比擬的；4）可以很方便地實(shí)現(xiàn)多機(jī)和分布式控制，使整個(gè)系統(tǒng)的效率和可靠性大為提高。 MSP430F1222作為MSP430 系列單片機(jī)中比較低端的一款型號(hào)，用來作為一般簡(jiǎn)單的控制，是相當(dāng)夠用了。MSP430F1222單片機(jī)將作為采集模塊的控制單元，將實(shí)現(xiàn)對(duì)TLV320AIC23的配置，并控制音頻采集的輸入音頻音量的大小。MSP430F1222的管腳圖如：圖4.2.1.2 MSP430F1222的管腳圖 采集電路

35、設(shè)計(jì)從圖4.2.1.1可以看出，TLV320AIC23主要由以下幾部分接口電路組成：1、數(shù)字音頻接口電路：BCLK數(shù)字音頻接口時(shí)鐘信號(hào)（bit時(shí)鐘），當(dāng)TLV320AIC23為從模式時(shí)（通常情況），該時(shí)鐘由主控制器（如FPGA、DSP等）產(chǎn)生；TLV320AIC23為主模式時(shí)，該時(shí)鐘由TLV320AIC23產(chǎn)生； LRCIN數(shù)字音頻接口DAC方向的幀信號(hào)（I2S模式下word時(shí)鐘）； LRCOUT數(shù)字音頻接口ADC方向的幀信號(hào)； DIN數(shù)字音頻接口DAC方向的數(shù)據(jù)輸入； DOUT數(shù)字音頻接口ADC方向的數(shù)據(jù)輸出。 該接口將與FPGA芯片無縫連接，實(shí)現(xiàn)采集的數(shù)據(jù)傳遞給FPGA芯片。數(shù)字音頻接口電

36、路如圖4.2.2.1。圖4.2.2.1 數(shù)字音頻接口電路2、麥克風(fēng)輸入接口電路：MICBIAS提供麥克風(fēng)偏壓，通常是3/4 AVDD； MICIN麥克風(fēng)輸入，由TLV320AIC23結(jié)構(gòu)框圖可以看出放大器默認(rèn)是5倍增益。該接口將與麥克風(fēng)連接，通過麥克風(fēng)采集語音數(shù)據(jù)，并將采集到的音頻數(shù)據(jù)傳給TLV320AIC23內(nèi)部ADCs，將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。麥克風(fēng)輸入接口電路如圖4.2.2.2。圖4.2.2.2 麥克風(fēng)輸入接口3、LINE IN輸入接口電路：LLINEIN左聲道LINE IN輸入； RLINEIN右聲道LINE IN輸入。該接口將與MP3等音頻輸出接口連接，實(shí)現(xiàn)將音頻輸出接口輸出的模擬

37、信號(hào)傳給TLV320AIC23內(nèi)部ADCs，并將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。LINE IN輸入接口電路如圖4.2.2.3。圖4.2.2.3 LINE IN輸入接口電路4、耳機(jī)輸出接口電路：LHPOUT左聲道耳機(jī)放大輸出；RHPOUT右聲道耳機(jī)放大輸出； LOUT左聲道輸出； ROUT右聲道輸出。該接口將與揚(yáng)聲器等語音輸出設(shè)備連接，實(shí)現(xiàn)將TLV320AIC23內(nèi)部DACs輸出的模擬信號(hào)播放。耳機(jī)輸出接口電路如圖4.2.2.4。圖4 耳機(jī)輸出接口電路5、配置及音量控制接口電路：SDIN配置數(shù)據(jù)輸入； SCLK配置時(shí)鐘。接口將與單片機(jī)相連，單片機(jī)將通過I2C通信實(shí)現(xiàn)對(duì)TLV320AIC23工作方式的配置

38、，并通過鍵盤電路對(duì)TLV320AIC23輸入的音頻音量大小的控制。配置及音量控制接口電路如圖。圖4.2.2.5 配置及音量控制接口電路4.3 FPGA外圍硬件電路設(shè)計(jì)本部分硬件電路主要包括電源轉(zhuǎn)換電路和I2S通信電路。電源轉(zhuǎn)換電路實(shí)現(xiàn)了整個(gè)系統(tǒng)的能量供應(yīng)，I2S通信電路實(shí)現(xiàn)了將音頻采集電路采集到的數(shù)據(jù)傳遞給FPGA芯片內(nèi)部，供FPGA芯片處理和上傳。 電源轉(zhuǎn)換電路設(shè)計(jì)在設(shè)計(jì)電源轉(zhuǎn)換電路之前，首先要對(duì)系統(tǒng)中各個(gè)器件對(duì)電源的需求情況進(jìn)行分析，表4.3.1列出了硬件系統(tǒng)中各個(gè)器件對(duì)電源的需求情況。器件電源需求TLV320AIC23芯片及外圍電路電壓+3.3V DCMSP430F1222芯片及外圍電路

39、電壓+3.3V DCEP2C8Q208C8引腳及外圍電路電壓+3.3V DCEP2C8Q208C8內(nèi)核電壓+1.2V DCCY7C68013芯片及外圍電路電壓+3.3V DCCY7C68013接口電路電壓+5V DC表4.3.1 器件電源需求由表4.3.1可以看出，供電電路只需要提供3個(gè)直流電壓即可滿足系統(tǒng)對(duì)電源的要求。根據(jù)硬件系統(tǒng)的實(shí)際情況，有兩種獲取電源的方案可以選擇:1）使用外接開關(guān)電源，用9V輸出的開關(guān)電源，經(jīng)過穩(wěn)壓分別得到士5V、3.3V 、1.2V，所以使用外接的開關(guān)電源完全可以滿足系統(tǒng)對(duì)電源的需求。2）直接使用USB接口的5V電源，很多USB設(shè)備采用這種供電方式，這樣可以避免使用

40、外接電源。但是USB接口只能在擁有USB接口的設(shè)備上才可以使用，這樣顯得很不方便。綜上分析，本系統(tǒng)采用外接開關(guān)電源供電。在供電系統(tǒng)中，將開關(guān)電源輸入的9V電壓經(jīng)DC-DC7805轉(zhuǎn)換為5V，如圖4.3.1所示，5V電壓直接作為CY7C68013接口電路供電電壓與MSP430F1222芯片測(cè)試參考電壓。該電路主要用到穩(wěn)壓芯片7805，三端穩(wěn)壓器件7805是最常用的線性降壓型 DC/DC 轉(zhuǎn)換器，7805運(yùn)用其器件內(nèi)部電路來實(shí)現(xiàn)過壓保護(hù)、過流保護(hù)、過熱保護(hù)，這使它的性能很穩(wěn)定，能夠?qū)崿F(xiàn)1A以上的輸出電流和標(biāo)準(zhǔn)的5V直流電壓，該器件還具有良好的溫度系數(shù)、簡(jiǎn)單易用、價(jià)格低廉和輸出電壓誤差精度高等特點(diǎn)，

41、因此該產(chǎn)品的應(yīng)用范圍很廣泛。圖4.3.1 9V-5V電源電路在得到5V直流電壓后，通過三端穩(wěn)壓器件LM1117-3.3V和LM1117-1.2V將5V直流電壓分別轉(zhuǎn)換為3.3V和1.2V，如圖4.3.2所示。3.3V電壓分別作為TLV320AIC23芯片、MSP430F1222芯片、EP2C8Q208C8芯片引腳、CY7C68013芯片及其外圍電路的供電電壓。其中三端穩(wěn)壓器件LM1117 是一個(gè)低壓差電壓調(diào)節(jié)器系列。其壓差在 1.2V 輸出，負(fù)載電流為 800mA 時(shí)為 1.2V。LM1117 有可調(diào)電壓的版本，通過 2 個(gè)外部電阻可實(shí)現(xiàn) 1.2513.8V 輸出電壓范圍。另外還有 5 個(gè)固定

42、電壓輸出（1.8V、2.5V、2.85V、3.3V 和 5V）的型號(hào)。LM1117具有電流限制、熱保護(hù)、穩(wěn)定性高等特點(diǎn)，應(yīng)用十分廣泛。圖4.3.2 5V-3.3V和5V-1.2V電源電路 I2S轉(zhuǎn)換電路設(shè)計(jì)1、I2S總線協(xié)議簡(jiǎn)介I2S（Inter IC Sound Bus）是飛利浦公司為數(shù)字音頻設(shè)備之間的音頻數(shù)據(jù)傳輸而制定的一種總線標(biāo)準(zhǔn)，它既規(guī)定了硬件接口規(guī)范，也規(guī)定了數(shù)字音頻數(shù)據(jù)的格式。I2S有三個(gè)主要的信號(hào)：1）串行時(shí)鐘BCLK，也叫位時(shí)鐘，即對(duì)應(yīng)于數(shù)字音頻的每一位數(shù)據(jù)，BCLK都有一個(gè)脈沖。BCLK的頻率=2×采樣率×采樣位數(shù)。2）幀時(shí)鐘LRCLK，用于切換左右聲道的

43、數(shù)據(jù)。LRCLK為“1”表示正在傳輸?shù)氖怯衣暤赖臄?shù)據(jù)，為“0”則表示正在傳輸?shù)氖亲舐暤罃?shù)據(jù)。LRCLK的頻率等于采樣頻率。3）串行數(shù)據(jù)SDATA，就是用二進(jìn)制補(bǔ)碼表示的音頻數(shù)據(jù)。有時(shí)為了使系統(tǒng)能夠更好的同步，還需要另外傳輸一個(gè)信號(hào)MCLK，稱為主時(shí)鐘，也叫系統(tǒng)時(shí)鐘，是采樣頻率的256倍或384倍。典型的I2S接口時(shí)序如圖所示，對(duì)于系統(tǒng)而言，產(chǎn)生BCLK和LRCLK信號(hào)的信號(hào)端是主設(shè)備。I2S的數(shù)據(jù)線用于串行數(shù)據(jù)，當(dāng)LRCLK變化（也就是左右通道的數(shù)據(jù)切換），在第二個(gè)BLCK處數(shù)據(jù)開始，按照高位在先低位在后的順序進(jìn)行傳輸。數(shù)據(jù)在BCLK的下降沿改變，在BCLK的上升沿進(jìn)行數(shù)據(jù)的采樣。因此，在BC

44、LK的上升沿處數(shù)據(jù)必須是穩(wěn)定的，接收端和發(fā)送端處理的有效數(shù)據(jù)的位數(shù)可以不同：如果接收端可處理的有效數(shù)據(jù)的位數(shù)多于發(fā)送端，將不足的數(shù)據(jù)位用0補(bǔ)足；反之，則將多余的數(shù)據(jù)位舍棄。圖4.3.2.1 I2S接口時(shí)序圖2、I2S總線電路本設(shè)計(jì)采用Altera公司的Cyclone II系列的FPGA芯片EP2C8Q208C8來實(shí)現(xiàn)TLV320AIC23芯片中I2S接口設(shè)計(jì)。該芯片內(nèi)核電壓為1.2V，I/O電壓為3.3V，符合TLV320AIC23芯片數(shù)字接口輸入輸出電平要求，其中I2S接口硬件設(shè)計(jì)框圖如圖所示。圖4.3.2.2 I2S接口硬件設(shè)計(jì)框圖本設(shè)計(jì)中，將TLV320AIC23采樣時(shí)鐘設(shè)置為44.1k

45、Hz，采樣位數(shù)為16位。從TLV320AIC23數(shù)據(jù)手冊(cè)可知，其系統(tǒng)時(shí)鐘（MCLK）為12.288MHz，左右通道數(shù)據(jù)切換時(shí)鐘（LRCLK）等于采樣時(shí)鐘（44.1kHz），數(shù)據(jù)位時(shí)鐘（BCLK）為64×左右通道數(shù)據(jù)切換時(shí)鐘（2.8224MHz）。所以串行數(shù)據(jù)線上傳輸?shù)氖?6位的有效數(shù)據(jù)，其余數(shù)據(jù)位時(shí)鐘周期對(duì)應(yīng)的數(shù)據(jù)線上的數(shù)據(jù)為0，所有的時(shí)鐘線和數(shù)據(jù)線均經(jīng)過下拉電阻后與FPGA的I/O相連。4.4 USB接口電路設(shè)計(jì) USB接口芯片選型USB接口芯片負(fù)責(zé)實(shí)現(xiàn)功能設(shè)備和USB主機(jī)間的數(shù)據(jù)傳輸，它是構(gòu)成USB功能設(shè)備的必需器件，負(fù)責(zé)解釋USB協(xié)議，進(jìn)行數(shù)據(jù)的編碼和解碼等。通常這些USB芯片

46、都含有多個(gè)驅(qū)動(dòng)外圍電路的I/O口，以實(shí)現(xiàn)USB設(shè)備的特殊功能。USB接口芯片大致上分兩種：一種是需要外接微控制器的芯片，另一種是芯片內(nèi)部已經(jīng)嵌入了微控制器的芯片。需要外接微控制器的USB接口芯片只處理與USB相關(guān)的通信工作，而且必須由外部的微控制器對(duì)其進(jìn)行控制才能正常工作，這些芯片必須提供一個(gè)串行或并行的數(shù)據(jù)總線與微控制器連接，并且還需要一個(gè)中斷引腳，當(dāng)收到數(shù)據(jù)或數(shù)據(jù)發(fā)送完畢時(shí)，通過這個(gè)中斷引腳向微控制器發(fā)出中斷請(qǐng)求信號(hào)，從而完成其它的后續(xù)工作。此時(shí)，接口芯片作為一個(gè)中轉(zhuǎn)站負(fù)責(zé)完成外部設(shè)備和主機(jī)之間的信息傳輸。其優(yōu)點(diǎn)是芯片價(jià)格便宜，同時(shí)便于用戶使用自己熟悉的微控制器進(jìn)行開發(fā)。這種類型的接口芯片

47、常用的有Philips公司的PDIUSB11、11A與12系列，National Semiconductor公司推出的USBN9602/9603以及NetChip公司的NET2888與NET2890等等。芯片內(nèi)部已經(jīng)嵌入了通用微控制器類型的USB控制器。芯片一般是在通用微控制器的基礎(chǔ)上擴(kuò)展了USB功能，其優(yōu)點(diǎn)是開發(fā)者熟悉這些通用微控制器的結(jié)構(gòu)和指令集，相關(guān)資料豐富，易于進(jìn)行開發(fā)。如Cypress公司基于增強(qiáng)型8051內(nèi)核的EZ-USB FX系列；Microchip公司基于PIC的16C7x5，Motorola公司基于68HC08系列的68HC08JB8，Atmel公司基于AVR的AT76C71

48、1等USB控制芯片。現(xiàn)在支持USB2.0協(xié)議的芯片也隨著USB2.0的普及而廣泛的推向市場(chǎng)，這些芯片如Philips公司的ISP1581，Cypress公司的EZ-USB FX2、FX2LP系列芯片等，其中前者是不帶微控制器的USB2.0接口芯片，而后者芯片內(nèi)部已經(jīng)嵌入了增強(qiáng)型8051的內(nèi)核。在選擇芯片時(shí)，根據(jù)系統(tǒng)的要求進(jìn)行分析，綜合各方面因素如：數(shù)據(jù)傳輸速度、系統(tǒng)功耗、電源要求、程序/數(shù)據(jù)存儲(chǔ)器容量、芯片封裝、性價(jià)比以及開發(fā)的難易程度等。選擇合適的接口芯片。在本設(shè)計(jì)中，主要考慮傳輸實(shí)時(shí)性高，系統(tǒng)易于開發(fā)和升級(jí)、功耗低、電路簡(jiǎn)單體積小等方面的因素，選擇了Cypress公司的56-pin SSO

49、P封裝的USB接口芯片CY7C68013，該芯片屬于Cypress公司的FX2系列。 FX2特性簡(jiǎn)介本設(shè)計(jì)采用的CY7C68013芯片是Cypress Semiconductor公司生產(chǎn)的第一款集成USB2.0的微處理器，它集成了USB2.0收發(fā)器、SIE（串行接口引擎）、增強(qiáng)的8051微控制器和可編程的外圍接口。FX2這種獨(dú)創(chuàng)性結(jié)構(gòu)可使數(shù)據(jù)傳輸率達(dá)到56Mbytes/s，即USB2.0允許的最大帶寬。在FX2中，智能SIE可以硬件處理許多USB1.1和USB2.0協(xié)議，從而減少了開發(fā)時(shí)間和確保了USB的兼容性。GPIF（General Programmable Interface）和主/從端

50、點(diǎn)FIFO（8位或16位數(shù)據(jù)總線）為ATA、UTOPIA、EPP、PCMCIA和DSP等提供了簡(jiǎn)單和無縫連接接口。CY7C68013結(jié)構(gòu)圖如圖所示。圖4.4.2 CY7C68013結(jié)構(gòu)圖CY7C68013具有如下特征：1）內(nèi)嵌480MBit/s的收發(fā)器，鎖相環(huán)PLL，串行接口引擎SIE集成了整個(gè)USB 2.0協(xié)議的物理層；2）為適應(yīng)USB 2.0的480MBit/s的速率，F(xiàn)IFO端點(diǎn)可配置成2，3，4個(gè)緩沖區(qū)；3）內(nèi)嵌可工作在48MHz的增強(qiáng)型8051，它具有以下特征：- 具有256Byte的寄存器空間，兩個(gè)串口，三個(gè)定時(shí)器，兩個(gè)數(shù)據(jù)指針。- 四個(gè)機(jī)器周期（工作在48MHz下時(shí)為83.3ns

51、）即組成一個(gè)指令周期。- 特殊功能寄存器（包括I/O口控制寄存器）可高速訪問。- 應(yīng)用USB向量中斷，具有極短的ISR響應(yīng)時(shí)間。- 只用作USB事務(wù)管理，控制，不參與數(shù)據(jù)傳輸，較好地解決了USB高速模式的帶寬問題；4）擁有四個(gè)FIFO接口，可工作在內(nèi)部或外部時(shí)鐘下。端點(diǎn)和FIFO接口的應(yīng)用使外部邏輯和USB總線可高速連接；5）內(nèi)嵌通用可編程接口GPIF，它是一個(gè)狀態(tài)機(jī)，可充當(dāng)主控制器，提供外部邏輯和USB總線的“無膠粘貼”；6）一種單片USB 2.0外設(shè)解決方案，不需要外部的協(xié)議物理層，F(xiàn)X2把所有的功能集成在一個(gè)芯片上。 Slave FIFO傳輸當(dāng)有一個(gè)與FX2芯片相連的外部邏輯只需要利用F

52、X2做為一個(gè)USB 2.0接口而實(shí)現(xiàn)與主機(jī)的高速通訊，而它本身又能夠提供滿足Slave FIFO要求的傳輸時(shí)序，可以做為Slave FIFO主控制器時(shí)，即可考慮用Slave FIFO傳輸方式。Slave FIFO傳輸?shù)氖疽鈭D如圖4.4.3所示：主機(jī)收發(fā)器和SIEFIFO端點(diǎn)緩沖區(qū)8051固件外部邏 輯SlaveFIFO從控制器圖4.4.3 Slave FIFO傳輸示意圖在這種方式下，F(xiàn)X2內(nèi)嵌的8051固件的功能只是配置Slave FIFO相關(guān)的寄存器以及控制FX2何時(shí)工作在Slave FIFO模式下。一旦8051固件將相關(guān)的寄存器配置完畢，且使自身工作在Slave FIFO模式下后，外部邏輯

53、（如FPGA）即可按照Slave FIFO的傳輸時(shí)序，高速與主機(jī)進(jìn)行通信，而在通訊過程中不需要8051固件的參與。 CY7C68013接口芯片外圍電路設(shè)計(jì)本設(shè)計(jì)中采用FPGA作為CY7C68013接口芯片的微控制器，對(duì)于FPGA而言，CY7C68013接口芯片可以看作一個(gè)具有16根數(shù)據(jù)線和3根狀態(tài)線（空/滿）的RAM，CY7C68013 接口芯片通過3根狀態(tài)線反饋FIFO 的空/滿狀態(tài)給FPGA，F(xiàn)PGA 根據(jù)相應(yīng)的FIFO狀態(tài)對(duì)USB芯片進(jìn)行寫與禁寫的操作, 同時(shí)CY7C68013接口芯片和PC機(jī)通信，將FPGA傳過來的數(shù)據(jù)上傳至PC機(jī)。CY7C68013接口芯片外圍電路連接如圖4

54、.4.4.1所示。圖4.4.4.1 CY7C68013接口芯片外圍電路USB接口部分電路如圖4.4.4.2所示，USB+和USB-分別連接到CY7C68013的D+和D-引腳。D+和D-是差分?jǐn)?shù)據(jù)線，必須串聯(lián)誤差小于士1%的18n電阻，R6和R7是0歐姆電阻，起到濾除高頻干擾的作用。此時(shí)，D+和D-需接1M歐姆的下拉電阻。USB接口的USB5V是來自PC的5V電源，經(jīng)過濾波后可以為CY7C68013及其它外圍設(shè)備供電。本設(shè)計(jì)中上拉電阻連接在CY7C68013的D+信號(hào)線上，此設(shè)備為全速設(shè)備。圖4.4.4.2 USB接口部分電路 模擬地與數(shù)字地在數(shù)據(jù)采集系統(tǒng)中普遍存在兩種形式的地信號(hào)，即模擬地和

55、數(shù)字地。在數(shù)字電路中，由于各器件的開關(guān)特性，系統(tǒng)中存在大量的瞬態(tài)大幅度脈沖，這些脈沖混入模擬地中，將會(huì)對(duì)系統(tǒng)的測(cè)量精度、穩(wěn)定度等產(chǎn)生很大影響。因此在電路設(shè)計(jì)中，數(shù)字地應(yīng)與模擬地分開走線，然后兩地匯集于一點(diǎn)，除此公共連接點(diǎn)外，電路中不可再有公共連接點(diǎn)，否則會(huì)產(chǎn)生很大的干擾。在本設(shè)計(jì)中的模擬地和數(shù)字地在共地時(shí)采用了磁珠進(jìn)行連接，能有效抑制數(shù)字電路的開關(guān)噪聲對(duì)模擬信號(hào)的影響。電路如圖4.4.5。圖4.4.5 模擬地與數(shù)字地電路4.4 本章小結(jié) 本章主要設(shè)計(jì)音頻數(shù)據(jù)采集系統(tǒng)的硬件電路，包括音頻數(shù)據(jù)采集模塊電路、FPGA外圍硬件電路和USB接口電路的設(shè)計(jì)。解決音頻數(shù)據(jù)采集模塊的各種接口的設(shè)計(jì)、I2S轉(zhuǎn)換

56、電路設(shè)計(jì)、Slave FIFO傳輸電路設(shè)計(jì)、CY7C68013接口芯片外圍電路設(shè)計(jì)以及在電路連接時(shí)對(duì)模擬地和數(shù)字地的處理問題，并分析各個(gè)元器件對(duì)電源電壓的需求，設(shè)計(jì)提供合適的電源電壓電路。第5章 音頻數(shù)據(jù)采集系統(tǒng)下位機(jī)軟件設(shè)計(jì)本章詳細(xì)介紹了音頻數(shù)據(jù)采集系統(tǒng)下位機(jī)軟件設(shè)計(jì)，主要包括音頻采集編碼芯片固件程序設(shè)計(jì)、FPGA各邏輯模塊設(shè)計(jì)和USB接口芯片固件程序設(shè)計(jì)。5.1 TLV320AIC23芯片固件程序設(shè)計(jì) 為使TLV320AIC23正常工作在需要的狀態(tài)下，必須對(duì)其進(jìn)行配置。TLV320AIC23的配置接口支持I2C模式，也支持SPI模式。通常比較簡(jiǎn)單的辦法是利用DSP的一個(gè)McBSP用SPI模式跟TLV320AIC23連接。但是本設(shè)計(jì)