主存儲器與存體系PPT

1、第第 4 4 章章 主存儲器與存儲體系主存儲器與存儲體系計算機的工作依賴于存儲器中的程序和數(shù)據(jù)，計算機的工作依賴于存儲器中的程序和數(shù)據(jù)，存儲器的容量和性能對于整個系統(tǒng)的性能至關重要。存儲器的容量和性能對于整個系統(tǒng)的性能至關重要。本章教學內容本章教學內容4.1 4.1 存儲器概述存儲器概述4.2 4.2 讀讀/ /寫存儲器寫存儲器4.3 4.3 非易失性存儲器非易失性存儲器( (自學自學) )4.4 4.4 dramdram的研制與發(fā)展的研制與發(fā)展( (自學自學) )4.5 4.5 半導體存儲器的組成與控制半導體存儲器的組成與控制4.6 4.6 提高存儲器性能的技術提高存儲器性能的技術重點難點重

2、點難點存儲器芯片的原理、主存的容量擴展技術。存儲器芯片的原理、主存的容量擴展技術。 cache cache的工作原理的工作原理. . cache cache的存儲器組織的存儲器組織: :存儲映象與地址轉換存儲映象與地址轉換4.14.1存儲器概述存儲器概述一一. .存儲器的作用存儲器的作用計算機真正工作的場所是計算機真正工作的場所是主存主存（內存內存），所），所有驅動程序、操作系統(tǒng)、工作數(shù)據(jù)、成品有驅動程序、操作系統(tǒng)、工作數(shù)據(jù)、成品/ /半成半成品應用程序必須加載到主存中才能由品應用程序必須加載到主存中才能由cpucpu讀取。讀取。高速緩存高速緩存的速度比主存儲器快，作為的速度比主存儲器快，作為

3、cpucpu與與內存的緩沖區(qū)，主要起到平衡內存的緩沖區(qū)，主要起到平衡cpucpu與主存這間的與主存這間的速度的作用，有效解決了速度的作用，有效解決了cpucpu速度與主存速度的速度與主存速度的不匹配問題。不匹配問題。輔助存儲器輔助存儲器（如硬盤、軟盤）也稱為（如硬盤、軟盤）也稱為外存外存，用來存放暫時不參加運行的程序和數(shù)據(jù)，以及永用來存放暫時不參加運行的程序和數(shù)據(jù)，以及永久存儲信息。輔助存儲器的容量很大，但存取速久存儲信息。輔助存儲器的容量很大，但存取速度慢，并且不能為度慢，并且不能為cpucpu直接訪問，必須先將其中直接訪問，必須先將其中信息調入主存后，才能為信息調入主存后，才能為cpucp

4、u所訪問。所訪問。二二. .存儲器的分類存儲器的分類1.1.按存儲器在計算機系統(tǒng)中的作用分類按存儲器在計算機系統(tǒng)中的作用分類（1 1）高速緩沖存儲器（）高速緩沖存儲器（cachecache）（2 2） 主存儲器主存儲器（3 3）輔助存儲器）輔助存儲器2.2.按存取方式分類按存取方式分類（1 1）隨機存取存儲器）隨機存取存儲器ramram（2 2）只讀存儲器）只讀存儲器romrom（3 3）順序存取存儲器）順序存取存儲器samsam（sequential access memorysequential access memory）（4 4）直接存取存儲器）直接存取存儲器damdam（direct

5、 access memory direct access memory ）3.3.按存儲介質分類按存儲介質分類（1 1）磁芯存儲器）磁芯存儲器（2 2）半導體存儲器）半導體存儲器（3 3）磁表面存儲器）磁表面存儲器（4 4）光存儲器）光存儲器4.4.按信息的可保存性分類按信息的可保存性分類（1 1）易失性存儲器）易失性存儲器（2 2）非易失性存儲器）非易失性存儲器三三. . 主存儲器概述主存儲器概述1 1、主存儲器處于全機中心地位、主存儲器處于全機中心地位(1)(1)正在運行的程序和數(shù)據(jù)存放于存儲器中。正在運行的程序和數(shù)據(jù)存放于存儲器中。cpucpu直接從存儲器取指令或存取數(shù)據(jù)。直接從存儲器取

6、指令或存取數(shù)據(jù)。(2).(2).采用采用dmadma技術或輸入輸出通道技術，在存儲器技術或輸入輸出通道技術，在存儲器和輸入輸出系統(tǒng)之間直接傳輸數(shù)據(jù)。和輸入輸出系統(tǒng)之間直接傳輸數(shù)據(jù)。 (3).(3).多處理機系統(tǒng)采用共享存儲器來存取和交換多處理機系統(tǒng)采用共享存儲器來存取和交換數(shù)據(jù)。數(shù)據(jù)。 2 2、 主存儲器分類主存儲器分類（1 1）隨機存儲器）隨機存儲器ramram（random access memoryrandom access memory） （易失性存儲器）易失性存儲器） （2 2）只讀存儲器）只讀存儲器romrom（read-only memoryread-only memory） （

7、非易失性存儲器）非易失性存儲器） （3 3）可編程序只讀存儲器）可編程序只讀存儲器promprom（programmable romprogrammable rom）: :一次一次寫入，不能修改。寫入，不能修改。（非易失性存儲器）（非易失性存儲器）（4 4）可擦除可編程序只讀存儲器）可擦除可編程序只讀存儲器epromeprom（erasable promerasable prom）：）：可用紫外線擦除，擦除后可再次寫入?？捎米贤饩€擦除，擦除后可再次寫入。 （非易失性存儲器）（非易失性存儲器）（5 5）可用電擦除的可編程序只讀存儲器）可用電擦除的可編程序只讀存儲器e e2 2promprom（e

8、lectrically epromelectrically eprom）：）：可用電改寫?？捎秒姼膶?。 （非易失性存儲器）（非易失性存儲器） 3、主存儲器的主要技術指標主存儲器的主要技術指標 主存儲器的主要性能指標主存儲器的主要性能指標: :主存容量、存儲器存取時主存容量、存儲器存取時間和存儲周期時間。間和存儲周期時間。 （1 1）存儲容量）存儲容量 按字節(jié)或按字尋址，容量為多少字節(jié)，單位：按字節(jié)或按字尋址，容量為多少字節(jié)，單位：kbkb（2 21010），），mbmb（2 22020），），gbgb（2 23030）；）；地址線數(shù)決定最大直地址線數(shù)決定最大直接尋址空間大?。ń訉ぶ房臻g大小（n

9、 n位地址：位地址：2 2n n）。）。 （2 2）存取時間）存取時間（存儲器訪問時間）（存儲器訪問時間）( (或讀或讀/ /寫時間寫時間) )（memory access timememory access time）指啟動一次存儲器操作到完成指啟動一次存儲器操作到完成該操作所經歷的時間。該操作所經歷的時間。* *讀出時間：讀出時間：指從指從cpucpu向向memmem發(fā)出有效地址和讀命令開始，發(fā)出有效地址和讀命令開始，直到將被選單元的內容讀出為止所用的時間。直到將被選單元的內容讀出為止所用的時間。* *寫入時間：寫入時間：指從指從cpucpu向向memmem發(fā)出有效地址和寫命令開始，發(fā)出有

10、效地址和寫命令開始，直到信息寫入被選中單元為止所用的時間。直到信息寫入被選中單元為止所用的時間。 （3 3） 存儲周期時間存儲周期時間（又稱讀（又稱讀/ /寫周期，或訪問周期）寫周期，或訪問周期）cpucpu連續(xù)啟動兩次獨立的存儲器操作所需間隔的最連續(xù)啟動兩次獨立的存儲器操作所需間隔的最小時間。（目前一般存儲器可達幾納秒（小時間。（目前一般存儲器可達幾納秒（nsns）4、主存儲器的基本操作主存儲器的基本操作主存儲器用來暫時存儲主存儲器用來暫時存儲cpucpu正在使用的指令和正在使用的指令和數(shù)據(jù)，它和數(shù)據(jù)，它和cpucpu的關系最為密切。的關系最為密切。主存儲器和主存儲器和cpucpu的連接是由

11、總線支持的，的連接是由總線支持的，連接形式如圖連接形式如圖4 41 1所示。所示。問題：問題：1.如何完成存儲器的讀操作？如何完成存儲器的讀操作？2.如何完成存儲器的寫操作？如何完成存儲器的寫操作？cpucpu與主存之間采與主存之間采取取異步異步工作方式，以工作方式，以readyready信號表示一次信號表示一次訪存操作的結束。訪存操作的結束。2k字字n位位讀（?。┎僮髯x（取）操作 ：從：從cpucpu送來的地址所指定的存送來的地址所指定的存 儲單元中取出信息，再送給儲單元中取出信息，再送給cpucpu。（1 1）地址）地址-ar-abar-abcpucpu將地址信號送至地址總線將地址信號送至

12、地址總線（2 2）read read cpucpu發(fā)讀命令發(fā)讀命令（3 3）wait for mfc wait for mfc 等待存儲器工作完成信號等待存儲器工作完成信號（4 4）( (ar)-db-dr ar)-db-dr 讀出信息經數(shù)據(jù)總線送至讀出信息經數(shù)據(jù)總線送至cpucpu寫（存）操作寫（存）操作 ：將要寫入的信息存入：將要寫入的信息存入cpucpu所指定所指定的存儲單元中。的存儲單元中。（1 1）地址）地址-ar-abar-abcpucpu將地址信號送至地址總線將地址信號送至地址總線（2 2）數(shù)據(jù)）數(shù)據(jù)-dr-db cpudr-db cpu將要寫入的數(shù)據(jù)送到數(shù)據(jù)總線將要寫入的數(shù)據(jù)送

13、到數(shù)據(jù)總線（3 3）write cpuwrite cpu發(fā)寫信號發(fā)寫信號（4 4）wait for mfc wait for mfc 等待存儲器工作完成信號等待存儲器工作完成信號5.5.主存儲器的基本結構主存儲器的基本結構存儲體存儲體地地址址譯譯碼碼驅驅動動i/oi/o和和讀讀寫寫電電路路地址地址線線數(shù)據(jù)數(shù)據(jù)線線讀讀/寫控制寫控制線線存儲體是存儲器的核心，是存儲單元存儲體是存儲器的核心，是存儲單元的集合體，而存儲單元又是由若干個記憶的集合體，而存儲單元又是由若干個記憶單元組成的。單元組成的。地址譯碼驅動電路包含譯碼器地址譯碼驅動電路包含譯碼器和驅動器兩部分組成。譯碼器將地和驅動器兩部分組成。譯

14、碼器將地址總線輸入的地址碼轉換成與之對址總線輸入的地址碼轉換成與之對應的譯碼輸出線上的有效電平，以應的譯碼輸出線上的有效電平，以表示選中了某一存儲單元，然后由表示選中了某一存儲單元，然后由驅動器提供驅動電流去驅動相應的驅動器提供驅動電流去驅動相應的讀讀/寫電路，完成對被選中存儲單寫電路，完成對被選中存儲單元的讀元的讀/寫操作。寫操作。i/oi/o和讀和讀/ /寫電路包括讀出放大器、寫入電路和讀寫電路包括讀出放大器、寫入電路和讀/ /寫控制電路，用以完成寫控制電路，用以完成被選中存儲單元中各位的讀出和寫入操作。被選中存儲單元中各位的讀出和寫入操作。存儲器的讀存儲器的讀/ /寫操作是在控制器的控制

15、下進行的。半導體存儲芯片寫操作是在控制器的控制下進行的。半導體存儲芯片中的控制電路，必須在接收到來自控制器的中的控制電路，必須在接收到來自控制器的讀讀/ /寫命令寫命令或或寫允許信號寫允許信號后，后，才能實現(xiàn)正確的讀才能實現(xiàn)正確的讀/ /寫操作。寫操作。四四. .存儲系統(tǒng)層次結構存儲系統(tǒng)層次結構為了解決存儲容量、存取速度和價格之間的矛盾，為了解決存儲容量、存取速度和價格之間的矛盾，通常把各種不同存儲容量、不同存取速度的存儲，按通常把各種不同存儲容量、不同存取速度的存儲，按一定的體系結構組成起來，形成一個統(tǒng)一整體的存儲一定的體系結構組成起來，形成一個統(tǒng)一整體的存儲系統(tǒng)。系統(tǒng)。由高速緩沖存儲器、主

16、存儲器、輔助存儲器構成由高速緩沖存儲器、主存儲器、輔助存儲器構成的三級存儲系統(tǒng)可以分為兩個層次，其中高速緩沖存的三級存儲系統(tǒng)可以分為兩個層次，其中高速緩沖存儲器和主存之間稱為儲器和主存之間稱為cache-cache-主存層次，主存和輔存間主存層次，主存和輔存間稱為主存輔存層次。稱為主存輔存層次。cache主存主存cpu輔助硬件輔助硬件（存儲器控制電路）（存儲器控制電路）cachecache和主存之間的速度大約相差一個數(shù)量級，為了彌補主和主存之間的速度大約相差一個數(shù)量級，為了彌補主存速度的不足，在存速度的不足，在cpucpu和主存間設置和主存間設置cachecache。cpucpu在某一小段時間

17、在某一小段時間內所在訪問的程序和數(shù)據(jù)被事先從主存中調入內所在訪問的程序和數(shù)據(jù)被事先從主存中調入cachecache，當，當cpucpu需要需要這些程序和數(shù)據(jù)時，就直接去這些程序和數(shù)據(jù)時，就直接去cachecache中讀取，這樣就大大提高存中讀取，這樣就大大提高存取速度。取速度。1.cache-1.cache-主存層次主存層次cachecache主存層次的存取速度接近于主存層次的存取速度接近于cachecache的存取速度，但容的存取速度，但容量接近于主存，每位價格也接近于主存的每位價格，因此解決了量接近于主存，每位價格也接近于主存的每位價格，因此解決了高速度和低成本之間的矛盾。由于這個層次完全

18、由硬件實現(xiàn)，不高速度和低成本之間的矛盾。由于這個層次完全由硬件實現(xiàn)，不用系統(tǒng)輔助軟件干預，所以對用戶是透明的。用系統(tǒng)輔助軟件干預，所以對用戶是透明的。2.2.主存主存- -輔存層次輔存層次主存主存輔存輔存cpu輔助軟硬件輔助軟硬件輔存是主存的補充，用來存放暫時不用的程序和數(shù)據(jù)，當需要時，輔存是主存的補充，用來存放暫時不用的程序和數(shù)據(jù)，當需要時，再調到主存中去。主存再調到主存中去。主存- -輔存層次通過附加的硬件及存儲管理軟件來輔存層次通過附加的硬件及存儲管理軟件來控制。輔存只與主存交換信息，控制。輔存只與主存交換信息，cpucpu不能直接訪問輔存。不能直接訪問輔存。主存輔存層次的存取速度接近于

19、主存的存取速度，容量則接近主存輔存層次的存取速度接近于主存的存取速度，容量則接近于輔存的容量，而每位平均價格也接近于廉價有輔存平均價格，從而于輔存的容量，而每位平均價格也接近于廉價有輔存平均價格，從而解決了大容量和低成本間的矛盾。解決了大容量和低成本間的矛盾。三級存儲系統(tǒng)的總效果是：存取速度接近于三級存儲系統(tǒng)的總效果是：存取速度接近于cachecache水水平，存儲容量非常之大，整個價格也比較合理。平，存儲容量非常之大，整個價格也比較合理。4.2 4.2 讀讀/ /寫存儲器寫存儲器( (隨機存儲隨機存儲( (ram)ram)工藝工藝雙極型雙極型mosmos型ttlttl型型eclecl型型速度

20、很快、功耗大、容量小速度很快、功耗大、容量小電路結構電路結構pmospmosnmosnmos功耗小、容量大功耗小、容量大（靜態(tài)（靜態(tài)mosmos除外）除外）工作方式工作方式靜態(tài)靜態(tài)mosmos動態(tài)動態(tài)mosmosecl:ecl:發(fā)射集耦合邏輯電路的簡稱發(fā)射集耦合邏輯電路的簡稱cmos存儲存儲信息信息原理原理動態(tài)存儲器動態(tài)存儲器dramdram（動態(tài)動態(tài)mosmos型）：型）：依靠電容存儲依靠電容存儲電荷的原理存儲信息電荷的原理存儲信息。功耗較小。功耗較小, ,容量大容量大, ,速度較速度較快快, ,作主存作主存。靜態(tài)存儲器靜態(tài)存儲器sramsram（雙極型、靜態(tài)雙極型、靜態(tài)mosmos型）型）

21、 依靠雙穩(wěn)態(tài)電路內部交叉反饋的機制存儲依靠雙穩(wěn)態(tài)電路內部交叉反饋的機制存儲信息。信息。 功耗較大功耗較大, ,速度快速度快, ,作作cachecache。sramsram：利用雙穩(wěn)態(tài)觸發(fā)器來保存信息，只要不斷電，信息利用雙穩(wěn)態(tài)觸發(fā)器來保存信息，只要不斷電，信息是不會丟失的，因為其不需要進行動態(tài)刷新，故稱為是不會丟失的，因為其不需要進行動態(tài)刷新，故稱為“靜態(tài)靜態(tài)”存儲器。存儲器。dramdram：利用利用mosmos電容存儲電荷來保存信息，使用時需要電容存儲電荷來保存信息，使用時需要給電容充電才能使信息保持，即要定期刷新。給電容充電才能使信息保持，即要定期刷新。一、sram1、六管靜態(tài)基本存儲電

22、路（p107圖4.2）(1)為什么說六管靜態(tài)基本存儲電路是利用雙穩(wěn)態(tài)觸發(fā)器來保存信息？(2)如何寫“0”？如何寫“1”？(3)t5、t6管的作用是什么？字選擇線 位線2 位線1 vss t1t2t6t5t3t4vgg vdd abt t1 1 t t6 6: :構成一個記憶單元的主體，構成一個記憶單元的主體，能存儲一位二進制信息。能存儲一位二進制信息。其中：其中：t t1 1t t4 4構成基本構成基本rs f/frs f/f用來存儲一位二進制信息用來存儲一位二進制信息. .t5t5、t6t6：構成讀寫控制門，用來構成讀寫控制門，用來傳送讀寫信號。傳送讀寫信號。電路中有一條字線：用來選擇這電路

23、中有一條字線：用來選擇這個記憶單元。個記憶單元。有兩條位線：用來傳送讀寫信號。有兩條位線：用來傳送讀寫信號。a a1 1，b b0 0：t1t1止，止，t2t2通，記憶單元存儲通，記憶單元存儲“0”0”a a0 0，b b1 1：t1t1通，通，t2t2止，記憶單元存儲止，記憶單元存儲“1”1”字線字線“0”0”，記憶單元未被選中，記憶單元未被選中，t5t5、t6t6止，止，f/ff/f與位線斷開，原存信息與位線斷開，原存信息不會丟失，稱保持狀態(tài)。不會丟失，稱保持狀態(tài)。字線字線“1”1”，記憶單元被選中，記憶單元被選中，t5t5、t6t6通，可進行讀、寫操作。通，可進行讀、寫操作。字選擇線 位

24、線2 位線1 vss t1t2t6t5t3t4vgg vdd ab 因為因為t5t5、t6t6通則通則a a、b b點與位線點與位線1 1、位線、位線2 2相連。相連。 若記憶單元為若記憶單元為“1”1”a a0 0，b b1 1。 t1t1通，通，t2t2止，則止，則位線位線1 1產生負脈沖。產生負脈沖。 若記憶單元為若記憶單元為“0”0”a a1 1，b b0 0 t1t1止，止，t2t2通，則通，則位線位線2 2產生負脈沖。產生負脈沖。 這樣根據(jù)兩條位線這樣根據(jù)兩條位線上哪一條產生負脈沖判上哪一條產生負脈沖判斷讀出斷讀出1 1還是還是0 0。讀操作讀操作字線字線“1”1”，記憶單元被選中

25、，記憶單元被選中，t5t5、t6t6通，可進行讀、寫操作。通，可進行讀、寫操作。寫操作寫操作若要若要寫入寫入“1”1”，則使則使位線位線1 1輸入輸入“0”0”，位線位線2 2輸入輸入“1”1”，它們，它們分別通過分別通過t5t5、t6t6管管迫使迫使t1t1通、通、t2t2止止a a0 0，b b1 1，使記憶單元使記憶單元內容變成內容變成“1”1”，完成寫，完成寫“1”1”操作操作. .若要若要寫入寫入“0”0”，則使，則使位線位線1 1輸入輸入“1”1”，位線位線2 2輸入輸入“0”0”，它們，它們分別通過分別通過t5t5、t6t6管管迫使迫使t1t1止、止、t2t2通通a a1 1，b

26、 b0 0，使記憶單元使記憶單元內容變成內容變成“0”0”，完成寫，完成寫“0”0”操作操作在該記憶單元在該記憶單元未被選中或讀出時，電路處于雙穩(wěn)態(tài)未被選中或讀出時，電路處于雙穩(wěn)態(tài)，f/ff/f工作狀工作狀態(tài)由電源態(tài)由電源v vdddd不斷給不斷給t t1 1、t t2 2供電，以保持信息供電，以保持信息，但是，但是只要電源被切只要電源被切斷，原存信息便會丟失斷，原存信息便會丟失，這就是，這就是半導體存儲器的易失性半導體存儲器的易失性。字選擇線 位線2 位線1 vss t1t2t6t5t3t4vgg vdd ab2. 16x12. 16x1位靜態(tài)存儲器結構圖位靜態(tài)存儲器結構圖t t1 1 t

27、t6 6: :存儲單元（存儲單元（1bit1bit）1616個存儲單元排列成個存儲單元排列成4 4* *4 4矩陣的形式，每個存儲單元被連接矩陣的形式，每個存儲單元被連接到不同字線、位線的交叉處，并加上讀到不同字線、位線的交叉處，并加上讀/ /寫控制電路，用地址寫控制電路，用地址編譯器提供字線、位線選擇信號。編譯器提供字線、位線選擇信號。要訪問要訪問1616個存儲單元，需要個存儲單元，需要4 4位地址位地址a a0 0 a a3 3,a,a0 0 a a1 1: :行地址，經行地址，經x x譯碼器產生譯碼器產生4 4個譯碼信號來選擇個譯碼信號來選擇4 4行。行。a a2 2 a a3 3: :

28、列地址，經列地址，經y y譯碼器產生譯碼器產生4 4個譯碼信號來選擇個譯碼信號來選擇4 4列。列。這樣用這樣用4 4位地址位地址a a0 0 a a3 3可選中行、列交叉處的存儲單元?？蛇x中行、列交叉處的存儲單元。為了用為了用y y譯碼信號選擇一列，在每個存儲單元處加兩個譯碼信號選擇一列，在每個存儲單元處加兩個mosmos管管t t7 7、t t8 8。用于選擇把指定列的全部存儲單元的用于選擇把指定列的全部存儲單元的t t5 5、t t6 6管與該列的位線管與該列的位線1 1、位線位線2 2連接，而其他各列的全部存儲單元都與對應列的位線連接，而其他各列的全部存儲單元都與對應列的位線1 1、位線

29、位線2 2斷開。斷開。當當一個存儲單元被選中，它的字線使該存儲單元的一個存儲單元被選中，它的字線使該存儲單元的t t5 5、t t6 6管導通。列線把該存儲單元的管導通。列線把該存儲單元的t t7 7、t t8 8管導通。管導通。若，執(zhí)行若，執(zhí)行寫寫操作，寫入數(shù)據(jù)操作，寫入數(shù)據(jù)d dinin，經，經t t5 5、t t6 6、t t7 7、t t8 8，寫入寫入f/ff/f。若，執(zhí)行若，執(zhí)行讀讀操作，操作，f/ff/f的狀態(tài)經的狀態(tài)經t t5 5、t t6 6、t t7 7、t t8 8和和位線位線1 1、位線、位線2 2，送入讀出放大器，得到讀出數(shù)據(jù)信號，送入讀出放大器，得到讀出數(shù)據(jù)信號d

30、doutout. .0we1we教材上教材上p p109109圖圖4.44.41k1k* *1 1位位1k=21k=21010, ,需要需要1010根地址線。根地址線。a a0 0 a a4 4:x:x地址譯碼器地址譯碼器a a5 5 a a9 9:y:y地址譯碼器地址譯碼器組成組成3232* *3232的存儲矩陣的存儲矩陣控制端：控制端： ：未選，：允許讀，：允許寫，：允許寫片選xcswe1cs1we0cs0we0cswe:3.3.時序（時序（intel2114intel21141k1k4 4位的位的sramsram）cpucpu通過通過abab把要讀取的存把要讀取的存儲單元地址傳送到相應的

31、芯儲單元地址傳送到相應的芯片讀取地址引腳片讀取地址引腳激活片選信號（激活片選信號（0 0），并發(fā)出讀取命令以），并發(fā)出讀取命令以（1 1），經過一段時），經過一段時間，從芯片數(shù)據(jù)端輸出有效間，從芯片數(shù)據(jù)端輸出有效數(shù)據(jù)。數(shù)據(jù)。讀出數(shù)據(jù)經讀出數(shù)據(jù)經dbdb送至目的送至目的地后，片選和讀命令撤消。地后，片選和讀命令撤消。讀周期結束。讀周期結束。cscswe讀時序讀時序cpucpu通過通過abab確定要寫入信確定要寫入信息的位置，并把要寫入的數(shù)息的位置，并把要寫入的數(shù)據(jù)傳輸?shù)綋?jù)傳輸?shù)絛bdb。激活片選信號（激活片選信號（0 0），并發(fā)出寫取命令），并發(fā)出寫取命令（0 0），將已傳輸），將已傳輸過來的數(shù)

32、據(jù)寫入相應的地址過來的數(shù)據(jù)寫入相應的地址單元。片選和寫命令撤消。單元。片選和寫命令撤消。寫周期結束。寫周期結束。cscswe寫時序寫時序二、二、dramdram1 1、三管動態(tài)存儲單元、三管動態(tài)存儲單元什么狀態(tài)表示存入什么狀態(tài)表示存入“0”“0”？什么狀態(tài)表示存入？什么狀態(tài)表示存入“1”“1”？如何寫如何寫“0”“0”？如何寫？如何寫“1”“1”？“1”“1”信號寫入后是否能長時間信號寫入后是否能長時間保持？保持？如何讀出如何讀出“0”“0”、“1”“1”信號？信號？定義定義: : “0”“0”c c上有足夠的電荷，上有足夠的電荷，t t2 2導通。導通。 “1”-c1”-c上無電荷或電荷很少

33、，不能使上無電荷或電荷很少，不能使t t2 2導通。導通。讀出讀出: :讀出數(shù)據(jù)線預充電至讀出數(shù)據(jù)線預充電至“1”1”，讀出選擇線，讀出選擇線“1”1”，t t3 3導通。導通。若若c c上充有電荷，上充有電荷，t t2 2導通，讀出數(shù)據(jù)線經導通，讀出數(shù)據(jù)線經t t2 2、t t3 3接地，讀出電接地，讀出電壓為壓為“0”0”。若。若c c上無電荷，上無電荷，t t2 2截止，讀出數(shù)據(jù)為截止，讀出數(shù)據(jù)為“1 1”。寫入寫入: :在寫入選擇線上加在寫入選擇線上加“1”1”，在寫入數(shù)據(jù)線上加寫入信號，在寫入數(shù)據(jù)線上加寫入信號 ，t1t1導導通。通。c c隨寫入信號而充電或放電（隨寫入信號而充電或放

34、電（“0”0”放電，放電，“1”1”充電）。若充電）。若t1t1截止，截止，c c的電壓保持不變。的電壓保持不變。特點：三管單特點：三管單元布線較復雜，元布線較復雜，所用元件較多，所用元件較多，但電路穩(wěn)定。但電路穩(wěn)定。2 2、單管動態(tài)存儲單元、單管動態(tài)存儲單元(1)(1)讀數(shù)據(jù)讀數(shù)據(jù) 數(shù)據(jù)線預充電至數(shù)據(jù)線預充電至“1”“1”，字，字線來線來“1”“1”，t t導通導通. . 1) 1)原有原有“1”“1”c cs s上充有電上充有電荷荷t t管在位線上產生讀電流管在位線上產生讀電流完成讀完成讀“1”“1”操作。操作。 2 2）原存）原存“0”“0”c cs s無電荷無電荷t t管在位線上不產生

35、讀電流管在位線上不產生讀電流完成讀完成讀“0”“0”操作。操作。 讀完成后，讀完成后，c cs s上的電荷被上的電荷被泄放完，因此是破壞性讀出，必泄放完，因此是破壞性讀出，必須采用重寫再生措施。須采用重寫再生措施。 cscs不能做得太大，一般比位線上寄生電容不能做得太大，一般比位線上寄生電容cdcd還要小，讀出時，還要小，讀出時，t t導通，電荷在導通，電荷在cscs與與cdcd間分配，會使讀出電流信息減少。間分配，會使讀出電流信息減少。用單管作為存儲器，讀出放大器的靈敏度應具有較高的靈敏度，用單管作為存儲器，讀出放大器的靈敏度應具有較高的靈敏度，因為信息保持保存在很小的因為信息保持保存在很小

36、的cscs上，也只能保持上，也只能保持2 2ms,ms,必須定時刷新。必須定時刷新。（2 2）寫數(shù)據(jù)）寫數(shù)據(jù) 字線來字線來“1”“1”，t t導通，電路被選中。導通，電路被選中。1 1）若數(shù)據(jù)線為）若數(shù)據(jù)線為“0“0”且且c cs s上無電荷上無電荷準備寫準備寫“1”“1”則則v vdddd要對要對cscs充電，充電，cscs上存儲一定電荷上存儲一定電荷“1”“1”已寫入。已寫入。2 2）若數(shù)據(jù)線為若數(shù)據(jù)線為“1“1”且且c cs s存有電荷存有電荷準備寫準備寫“0”“0”則則cscs通過通過t t放電放電使使cscs上無電荷上無電荷“0”“0”寫入寫入 3 3）如果寫入的數(shù)據(jù)與）如果寫入的數(shù)

37、據(jù)與cscs中原存儲信息相同，則中原存儲信息相同，則cscs中原中原存儲有無電荷的情形不會發(fā)生變化。存儲有無電荷的情形不會發(fā)生變化。優(yōu)點：線路簡單，單元占用面積小，速度快。優(yōu)點：線路簡單，單元占用面積小，速度快。缺點：讀出是破壞性的，要重寫，另外要有較高靈敏度的缺點：讀出是破壞性的，要重寫，另外要有較高靈敏度的放大器。放大器。1616k k個基本存儲電路如何排列？個基本存儲電路如何排列？a a0 0a a6 6引腳的功能是什么？引腳的功能是什么？3 3、dramdram存存儲器框圖儲器框圖rasras、cascas、wewe信號的作信號的作用及時序如用及時序如何何？4.再生 dramdram是

38、通過把電荷充積到是通過把電荷充積到mosmos管的柵極電容或管的柵極電容或專門的專門的mosmos電容中去來實現(xiàn)信息存儲的。電容中去來實現(xiàn)信息存儲的。但是由但是由于電容漏電阻的存在，隨著時間的增加，其電荷于電容漏電阻的存在，隨著時間的增加，其電荷會逐漸漏掉，從而使存儲的信息丟失。會逐漸漏掉，從而使存儲的信息丟失。為了保證為了保證存儲信息不遭破壞，必須在電荷漏掉以前就進行存儲信息不遭破壞，必須在電荷漏掉以前就進行充電，以恢復原來的電荷。充電，以恢復原來的電荷。把這一充電過程稱把這一充電過程稱為為再生再生，或稱為，或稱為刷新刷新。對于對于dramdram，再生一般應再生一般應在小于或等于在小于或等

39、于2 2msms的時間內進行一次。的時間內進行一次。sramsram則不則不同，由于同，由于sramsram是以雙穩(wěn)態(tài)電路為存儲單元的，因是以雙穩(wěn)態(tài)電路為存儲單元的，因此它不需要再生。此它不需要再生。 dramdram采用采用“讀出讀出”方式進行再生。方式進行再生。利用單元數(shù)據(jù)線上的讀出放大器來實現(xiàn)。利用單元數(shù)據(jù)線上的讀出放大器來實現(xiàn)。讀出放大器在讀出存儲單元的信息并進行放讀出放大器在讀出存儲單元的信息并進行放大的同時，將所讀出的信息重新寫入該存儲單元，大的同時，將所讀出的信息重新寫入該存儲單元，從而完成存儲器的再生（刷新）。從而完成存儲器的再生（刷新）。一般一般dramdram的再生時間應的

40、再生時間應=2=2msms由于由于dramdram每列都有自己的讀出放大器，只要依每列都有自己的讀出放大器，只要依次改變行地址輪流進行讀放再生即可。這種方式次改變行地址輪流進行讀放再生即可。這種方式稱稱行地址再生方式行地址再生方式。. .dramdram與與sramsram的比較的比較 dramdram的優(yōu)點的優(yōu)點(1)(1)每片存儲容量較大；引腳數(shù)少。每片存儲容量較大；引腳數(shù)少。(2)(2)價格比較便宜。價格比較便宜。(3)(3)所需功率大約只有所需功率大約只有sramsram的的1 16 6。 dramdram作為計算機主存儲器的主要元件得到了廣泛的應用作為計算機主存儲器的主要元件得到了廣

41、泛的應用. . dramdram的缺點的缺點 (1)(1)速度比速度比sramsram要低。要低。(2)(2)dramdram需要再生，這不僅浪費了寶貴的時間，還需要有配需要再生，這不僅浪費了寶貴的時間，還需要有配套的再生電路，它也要用去一部分功率。套的再生電路，它也要用去一部分功率。 sramsram一般用作容量不大的高速存儲器一般用作容量不大的高速存儲器。4.3 4.3 非易失性半導體存儲器非易失性半導體存儲器( (自學自學) )4.4 4.4 dramdram的研制與發(fā)展的研制與發(fā)展( (自學自學) )4 45 5 半導體存儲器的組成與控制半導體存儲器的組成與控制 常用的半導體存儲器芯片

42、有多字一位片和多常用的半導體存儲器芯片有多字一位片和多字多位字多位(4(4位、位、8 8位位) )片，如片，如1616m m位容量的芯片可位容量的芯片可以有以有1616m m l l位和位和4 4m m 4 4位等種類。位等種類。一存儲器容量擴展一存儲器容量擴展(1)(1)位擴展位擴展 概念概念: :位擴展指的是用多個存儲器器件對字長進行擴充位擴展指的是用多個存儲器器件對字長進行擴充。 方法方法: :位擴展的連接方式是將多片存儲器的位擴展的連接方式是將多片存儲器的地址、片選地址、片選cscs、讀寫控制端讀寫控制端r rw w相應并聯(lián)相應并聯(lián)，數(shù)據(jù)端分別引出數(shù)據(jù)端分別引出。例例:16:16k k

43、 4 4位芯片組成位芯片組成1616k k 8 8位的存儲器位的存儲器(2)(2)字擴展字擴展 概念概念: :字擴展指的是增加存儲器中字的數(shù)量。字擴展指的是增加存儲器中字的數(shù)量。 方法方法: : 靜態(tài)存儲器靜態(tài)存儲器進行字擴展時，將各芯片的進行字擴展時，將各芯片的地址線、地址線、數(shù)據(jù)線、讀寫控制線相應并聯(lián)數(shù)據(jù)線、讀寫控制線相應并聯(lián)，而由，而由片選信號來片選信號來區(qū)分各芯片的地址范圍區(qū)分各芯片的地址范圍。 動態(tài)存儲器一般不設置動態(tài)存儲器一般不設置cscs端，但可用端，但可用rasras端來擴展端來擴展字數(shù)。只有當字數(shù)。只有當rasras由由“1”“1”變變“0”“0”時，才會激發(fā)出時，才會激發(fā)出

44、行時鐘，存儲器才會工作。行時鐘，存儲器才會工作。例例: 4: 4個個1616k k 8 8位靜態(tài)芯片組成位靜態(tài)芯片組成6464k k 8 8位存儲器。位存儲器。(3)(3)字位擴展字位擴展 實際存儲器往往需要字向和位向同時實際存儲器往往需要字向和位向同時擴充。擴充。一個存儲器的容量為一個存儲器的容量為m m n n位，若位，若使用使用l l k k位存儲器芯片，那么，這個存位存儲器芯片，那么，這個存儲器共需要儲器共需要 個存儲器芯片個存儲器芯片。knlm例例: :由由intel2114(1k intel2114(1k 4 4位位) )芯片組成容量為芯片組成容量為4 4k k 8 8位位的主存儲

45、器的邏輯框圖的主存儲器的邏輯框圖, ,說明地址總線和數(shù)據(jù)總線說明地址總線和數(shù)據(jù)總線的位數(shù)，該存儲器與的位數(shù)，該存儲器與8 8位字長的位字長的cpucpu的連接關系。的連接關系。解：此題所用芯片是同種芯片。解：此題所用芯片是同種芯片。（1 1）片數(shù)）片數(shù)= =存儲器總容量（位）存儲器總容量（位）/ /芯片容量（位）芯片容量（位） =4 =4k k* *8/8/（1k1k* *4 4）=8=8（片）片）(2(2）cpucpu總線（由總線（由存儲器容量存儲器容量決定）決定） 地址線位數(shù)地址線位數(shù)= =loglog2 2( (字數(shù)字數(shù))=)=loglog2 2(4k)=12(4k)=12(位位) )

46、數(shù)據(jù)線位數(shù)數(shù)據(jù)線位數(shù)= =字長字長=8=8（位）（位） （3 3）芯片總線（由）芯片總線（由芯片容量芯片容量決定）決定） 地址線地址線= =loglog2 2(1k)=10(1k)=10(位位) ) 數(shù)據(jù)線數(shù)據(jù)線=4=4（位）（位）（4 4）分組（組內并行工作，）分組（組內并行工作，cscs連在一起，組連在一起，組間串行工作，間串行工作，cscs分別連接譯碼器的輸出）分別連接譯碼器的輸出） 組內芯片數(shù)組內芯片數(shù)= =存儲器字長存儲器字長/ /芯片字長芯片字長 =8/4=2 =8/4=2（片）（片） 組數(shù)組數(shù)= =芯片總數(shù)芯片總數(shù)/ /組內片數(shù)組內片數(shù)=8/2=4=8/2=4（組）（組）（5 5

47、）地址分配與片選邏輯）地址分配與片選邏輯6464kbkb1 1k k4 41 1k k4 41 1k k4 41 1k k4 41 1k k4 41 1k k4 41 1k k4 41 1k k4 4需需1212位地址位地址尋址：尋址：4 4kbkb a a1515a a1212a a11 11 a a10 10 a a9 9 a a0 0a a1111a a0 00 0 0 0 0 0 0 0任意值任意值 0 0 0 0 1 1 1 10 1 1 0 1 1 1 11 0 1 0 1 1 1 10 10 1 0 0 0 01 0 1 0 0 0 0 01 1 1 1 0 0 0 01 1 1

48、 1 1 1 1 1片選片選 芯片地址芯片地址 低位地址分配給芯片，高位地址形成片選邏輯低位地址分配給芯片，高位地址形成片選邏輯。 芯片芯片 芯片地址芯片地址 片選信號片選信號 片選邏輯片選邏輯1 1k k1 1k k1 1k k1 1k ka a9 9a a0 0a a9 9a a0 0a a9 9a a0 0a a9 9a a0 0cscs0 0cscs1 1cscs2 2cscs3 3a a1111a a1010a a1111a a1010a a1111a a1010a a1111a a1010(6)(6)連接方式連接方式: :擴展位數(shù)擴展位數(shù), ,擴展單元數(shù)擴展單元數(shù), ,連接控制線連

49、接控制線例：某半導體存儲器，按字節(jié)編址。其中：例：某半導體存儲器，按字節(jié)編址。其中：00000000h h07ffh07ffh為為romrom區(qū)、選用區(qū)、選用epromeprom芯片（芯片（2 2kb/kb/片）；片）； 08000800h h13ffh13ffh為為ramram區(qū)、選用區(qū)、選用ramram芯片芯片 （2 2kb/kb/片和片和1 1kb/kb/片）。片）。地址總線地址總線a a1515a a0 0（低）。給出地址分配和片選邏輯。低）。給出地址分配和片選邏輯。例例2.2.1.1.計算容量和芯片數(shù)計算容量和芯片數(shù)romrom區(qū)：區(qū)：2 2kb ramkb ram區(qū)：區(qū)：3 3kb

50、 kb 共共3 3片片 存儲空間分配：存儲空間分配：先安排大容量芯片（放地址低先安排大容量芯片（放地址低端），再安排小容量芯片。端），再安排小容量芯片。便于擬定片選邏輯。便于擬定片選邏輯。a a15 15 a a14 14 a a13 13 a a12 12 a a11 11 a a10 10 a a9 9a a0 00 0 00 0 0 0 00 0 0 0 0 00 0 0 0 0 0 0 00 0 1 1 1 1 0 0 00 0 0 0 10 1 1 1 1 1 0 0 0 0 0 0 1 0 01 0 0 1 1 1 1 0 0 00 0 0 0 10 1 0 0 0 0 0 0 0

51、 0 0 0 1 0 01 0 0 0 0 0 0低位地址分配給芯片，高位地址形成片選邏輯。低位地址分配給芯片，高位地址形成片選邏輯。 芯片芯片 芯片地址芯片地址 片選信號片選信號 片選邏輯片選邏輯2 2k k2 2k k1 1k ka a10 10 a a0 0a a10 10 a a0 0a a9 9 a a0 0cscs0 0cscs1 1cscs2 2a a1212a a1111a a1212a a1111a a1212a a11115 5kbkb需需1313位地位地址尋址尋址：址：romroma a1212a a0 064kb1 1k k2 2k k2 2k kramrama a10

52、10a a1515a a1414a a1313為全為全0 0二存儲控制二存儲控制 在存儲器中，在存儲器中，往往需要增設附加電路。這些附加電路往往需要增設附加電路。這些附加電路包括地址多路轉換線路、地址選通、刷新邏輯，以及讀包括地址多路轉換線路、地址選通、刷新邏輯，以及讀寫控制邏輯等。寫控制邏輯等。 在大容量存儲器芯片中，在大容量存儲器芯片中，為了減少芯片地址線引出端為了減少芯片地址線引出端數(shù)目，將地址碼分兩次送到存儲器芯片，因此芯片地址線數(shù)目，將地址碼分兩次送到存儲器芯片，因此芯片地址線引出端減少到地址碼的一半。引出端減少到地址碼的一半。動態(tài)存儲器依靠電容電荷存儲信息。平時無電動態(tài)存儲器依靠電

53、容電荷存儲信息。平時無電源供電，時間一長電容電荷會泄放，需定期向電容源供電，時間一長電容電荷會泄放，需定期向電容補充電荷，以保持信息不變。補充電荷，以保持信息不變。1.1.集中集中刷新刷新：在一個刷新周期內，利用一段固：在一個刷新周期內，利用一段固定的時間，依次對存儲器的所有行逐一再生，定的時間，依次對存儲器的所有行逐一再生，在此期間停止對存儲器的讀和寫。在此期間停止對存儲器的讀和寫。定期向電容補充電荷定期向電容補充電荷刷新刷新死區(qū)死區(qū)用在實時要求用在實時要求不高的場合。不高的場合。r/wr/w刷新刷新r/wr/w刷新刷新2 2msms5050nsns例如：例如：一個存儲器有一個存儲器有102

54、41024行，系統(tǒng)工作周期為行，系統(tǒng)工作周期為2 2oonsoons。ramram刷新周期為刷新周期為2 2msms。這樣，在每個刷新這樣，在每個刷新周期內共有周期內共有1000010000個工作周期，其中用于再生的個工作周期，其中用于再生的為為10241024個工作周期，用于讀和寫的為個工作周期，用于讀和寫的為89768976個工作個工作周期。周期。 集中刷新的缺點是在刷新期間不能訪問存儲器，集中刷新的缺點是在刷新期間不能訪問存儲器，有時會影響計算機系統(tǒng)的正確工作。有時會影響計算機系統(tǒng)的正確工作。2 2msms（2 2）分步刷新）分步刷新例例. .2.2.分布式刷新：分布式刷新：把刷新操作分

55、散到刷新周期把刷新操作分散到刷新周期（2 2msms）內內用在大多數(shù)計算機中。用在大多數(shù)計算機中。每隔一段時間刷新一行。每隔一段時間刷新一行。128128行行15.6 15.6 微秒微秒每隔每隔15.615.6微秒提一次刷新請求，刷新一行；微秒提一次刷新請求，刷新一行；2 2毫秒內刷新完所有行。毫秒內刷新完所有行。r/wr/w刷新刷新r/wr/w刷新刷新r/wr/wr/wr/wr/wr/w15.6 15.6 微秒微秒15.6 15.6 微秒微秒15.6 15.6 微秒微秒刷新請求刷新請求（dmadma請求）請求）（dmadma請求）請求） 動態(tài)動態(tài)mosmos存儲器的刷新需要有硬件電路的支持，

56、存儲器的刷新需要有硬件電路的支持，包括刷新計數(shù)器、刷新訪存裁決，刷新控制邏輯包括刷新計數(shù)器、刷新訪存裁決，刷新控制邏輯等。這些線路可以集中在等。這些線路可以集中在ramram存儲控制器芯片中。存儲控制器芯片中。 例如例如intel 8203dramintel 8203dram控制器是為了控制控制器是為了控制21172117，21182118和和21642164dramdram芯片而設計的。芯片而設計的。 2 2ll7ll7，21182118是是1616kxlkxl位的位的dramdram芯片，芯片，21642164是是6464kxlkxl位的位的dramdram芯片。芯片。圖圖4 42121是

57、是intel 8203intel 8203邏輯框圖。邏輯框圖。根據(jù)它所控制的根據(jù)它所控制的芯片不同，芯片不同，82038203有有1616k k與與6464k k兩種工作模式。兩種工作模式。3 3存儲校驗線路存儲校驗線路 計算機在運行過程中，主存儲器要和計算機在運行過程中，主存儲器要和cpucpu、各種外圍設備頻繁地高速交換數(shù)據(jù)。各種外圍設備頻繁地高速交換數(shù)據(jù)。由于結構、由于結構、工藝和元件質量等種種原因，數(shù)據(jù)在存儲過程工藝和元件質量等種種原因，數(shù)據(jù)在存儲過程中有可能出錯，所以，一般在主存儲器中設置中有可能出錯，所以，一般在主存儲器中設置差錯校驗線路。差錯校驗線路。 實現(xiàn)差錯檢測和差錯校正的代

58、價是信息冗余實現(xiàn)差錯檢測和差錯校正的代價是信息冗余。 早期的計算機多采用奇偶校驗電路，只有一位附加早期的計算機多采用奇偶校驗電路，只有一位附加位，但這只能發(fā)現(xiàn)一位錯而不能糾正。位，但這只能發(fā)現(xiàn)一位錯而不能糾正。 由于大規(guī)模集成電路的發(fā)展，主存儲器的位數(shù)可以由于大規(guī)模集成電路的發(fā)展，主存儲器的位數(shù)可以做得更多，使多數(shù)計算機的存儲器有糾正錯誤代碼的做得更多，使多數(shù)計算機的存儲器有糾正錯誤代碼的功能功能( (ecc)ecc)。一般采用的一般采用的海明碼校驗線路海明碼校驗線路可以糾正一位可以糾正一位錯。錯。4.64.6提高存儲器性能技術提高存儲器性能技術速度和容量是存儲器的兩大主要課題，計算機的發(fā)速度

59、和容量是存儲器的兩大主要課題，計算機的發(fā)展對存儲器不斷地提出更高速度和更大容量的要求。展對存儲器不斷地提出更高速度和更大容量的要求。除去存儲器制造技術在不斷發(fā)展外，在單機系統(tǒng)中，除去存儲器制造技術在不斷發(fā)展外，在單機系統(tǒng)中，提高存儲器性能的技術還有提高存儲器性能的技術還有：雙端口存儲器、并行主雙端口存儲器、并行主存儲器、高速緩沖存儲器、虛擬存儲器存儲器、高速緩沖存儲器、虛擬存儲器等。等。一一. .存儲器制造技術的發(fā)展存儲器制造技術的發(fā)展1.fpm dram1.fpm dram fpm fpm dram(fastdram(fast page mode dram): page mode dram)

60、:快頁模式快頁模式dramdram。傳統(tǒng)的傳統(tǒng)的dramdram在存取一位數(shù)據(jù)時，必須分別輸入行地址和列在存取一位數(shù)據(jù)時，必須分別輸入行地址和列地址信息。地址信息。 fpm dramfpm dram對這種尋址方式做了改進，輸入行地址對這種尋址方式做了改進，輸入行地址后，若后，若cpucpu需要的數(shù)據(jù)在同一行地址內，則可以在同一行連續(xù)需要的數(shù)據(jù)在同一行地址內，則可以在同一行連續(xù)輸出列地址而不必再輸出行地址。由于一般的程序和數(shù)據(jù)在輸出列地址而不必再輸出行地址。由于一般的程序和數(shù)據(jù)在主存中排列的地址是連續(xù)的，這種觸發(fā)行地址的方式能較為主存中排列的地址是連續(xù)的，這種觸發(fā)行地址的方式能較為快速的獲得所需