數(shù)電03邏輯門電路PPT課件

1、1* 1 、邏輯門邏輯門: :實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。算的單元電路。 開關(guān)元件開關(guān)元件S由半導(dǎo)由半導(dǎo)體二極管、半導(dǎo)體體二極管、半導(dǎo)體三極管、場(chǎng)效應(yīng)管三極管、場(chǎng)效應(yīng)管構(gòu)成。構(gòu)成。3.1 MOS邏輯門電路邏輯門電路3.1.1 概述概述第1頁(yè)/共51頁(yè)2*按邏輯功能分按邏輯功能分與門與門或門或門非門非門與非門與非門或非門或非門與或非門與或非門異或門異或門同或門同或門第2頁(yè)/共51頁(yè)3按輸出結(jié)構(gòu)分按輸出結(jié)構(gòu)分互補(bǔ)輸出互補(bǔ)輸出/推拉式輸出推拉式輸出 性能特點(diǎn)：性能特點(diǎn)：靜態(tài)特性好，工作速度較快，帶負(fù)載能力靜態(tài)特性好，工作速度較快，帶負(fù)載能力強(qiáng)。強(qiáng)。但不能線與

2、！但不能線與！ OC輸出輸出/OD輸出：輸出：集電極開路集電極開路/漏極開路漏極開路 三態(tài)輸出三態(tài)輸出：輸出有三種狀態(tài)：輸出有三種狀態(tài)：高電平、低電平、高阻態(tài)高電平、低電平、高阻態(tài)性能特點(diǎn)：性能特點(diǎn)：能線與！能線與！但工作速度、帶負(fù)載能力受影響。但工作速度、帶負(fù)載能力受影響。性能特點(diǎn)：性能特點(diǎn)：能線與！能線與！且工作速度、帶負(fù)載能力不受影響。且工作速度、帶負(fù)載能力不受影響。第3頁(yè)/共51頁(yè)4*按開關(guān)管的類型分按開關(guān)管的類型分二極管門電路二極管門電路三極管門電路三極管門電路TTL門電路門電路MOS門電路門電路PMOS門門CMOS門門邏輯門電路邏輯門電路分立門電路分立門電路集成門電路集成門電路NM

3、OS門門性能特點(diǎn)：性能特點(diǎn)：工作速度較快，但功耗較大。工作速度較快，但功耗較大。性能特點(diǎn)：性能特點(diǎn)：功耗和抗干擾能力強(qiáng)，目前工作速度已經(jīng)功耗和抗干擾能力強(qiáng)，目前工作速度已經(jīng)可以與可以與第4頁(yè)/共51頁(yè)5(2)CMOS集成電路集成電路: :廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路 4000 4000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢與與TTL不不兼容兼容抗干擾抗干擾功耗低功耗低74LVC 74VAUC速度加快速度加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低速度兩倍于速度兩倍于74HC與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)

4、載能力強(qiáng)抗干擾抗干擾功耗低功耗低低低( (超低超低) )電壓電壓速度更加快速度更加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾功耗低抗干擾功耗低 7474系列系列74LS系列74AS系列 74ALS系列(1)TTL 集成電路集成電路: :廣泛應(yīng)用于中大規(guī)模集成電路廣泛應(yīng)用于中大規(guī)模集成電路第5頁(yè)/共51頁(yè)6&與門與門1非門或反相器非門或反相器&與非門與非門1或非門或非門=1異或門異或門=同或門同或門*&CS三態(tài)與非門三態(tài)與非門(TSL門門)L 1或門或門& (OC/OD門門)集電極/漏極開路與非門&1與或非門第6頁(yè)/共51頁(yè)73.1.2 MOS管的開關(guān)

5、特性管的開關(guān)特性：MOS管工作在可變電阻區(qū)，輸出低電平管工作在可變電阻區(qū)，輸出低電平: : MOS管截止，管截止， 輸出高電平輸出高電平當(dāng)當(dāng)I VT*第7頁(yè)/共51頁(yè)8MOS管相當(dāng)于一個(gè)由管相當(dāng)于一個(gè)由vGS控制的無(wú)觸點(diǎn)開關(guān)?？刂频臒o(wú)觸點(diǎn)開關(guān)。MOS管工作在可變電阻區(qū)，管工作在可變電阻區(qū)，相當(dāng)于開關(guān)相當(dāng)于開關(guān)“閉合閉合”，輸出為低電平。輸出為低電平。MOS管截止，管截止，相當(dāng)于開關(guān)相當(dāng)于開關(guān)“斷開斷開”輸出為高電平。輸出為高電平。當(dāng)輸入為低電平時(shí)：當(dāng)輸入為低電平時(shí)：當(dāng)輸入為高電平時(shí)：當(dāng)輸入為高電平時(shí)：MOS管的開關(guān)等效電路管的開關(guān)等效電路*半導(dǎo)體二極管、三極管也具有這種開關(guān)特性！第8頁(yè)/共51

6、頁(yè)9VDDCDAB1/2VDD1/2VDDVDDOvOvIVGS(th)PVGS(th)P3.1.3 CMOS反相器和傳輸門反相器和傳輸門CMOS反相器的電壓傳輸特性接近于理想的反相器：. 靜態(tài)電流0，功耗小;.推拉式輸出級(jí)：帶負(fù)載能力強(qiáng)，轉(zhuǎn)換速度快。一、一、 CMOS反相器的電壓傳輸特性反相器的電壓傳輸特性*第9頁(yè)/共51頁(yè)10二、CMOS傳輸門(TG)*C和和C是互補(bǔ)控制端是互補(bǔ)控制端當(dāng)當(dāng)C=1、C=0時(shí)，時(shí)， TG 導(dǎo)通，導(dǎo)通， v vO= v vI當(dāng)當(dāng)C=0、C=1時(shí)，時(shí)， TG禁止，禁止， v vO= 0相當(dāng)于受控相當(dāng)于受控模擬開關(guān)模擬開關(guān)TGCv vIv vO1vI /vO vO

7、/vI C C T G 邏輯符號(hào)邏輯符號(hào)第10頁(yè)/共51頁(yè)113.1.4 CMOS與非門與非門 、或非門和異或門、或非門和異或門 內(nèi)部結(jié)構(gòu)不要求，只要求掌握邏輯功能。3.1.5 CMOS漏極開路門電路和三態(tài)輸出門電路漏極開路門電路和三態(tài)輸出門電路一、 COMS漏極開路門電路OD門1.邏輯符號(hào)A B L & *第11頁(yè)/共51頁(yè)121） 實(shí)現(xiàn)“線與”邏輯2. OD門的典型應(yīng)用何謂何謂“線與線與” ？靠線連接實(shí)現(xiàn)與邏輯的功能靠線連接實(shí)現(xiàn)與邏輯的功能將兩個(gè)門的輸出端并聯(lián)以實(shí)現(xiàn)與邏輯的將兩個(gè)門的輸出端并聯(lián)以實(shí)現(xiàn)與邏輯的功能，稱為線與。功能，稱為線與。C D RP VDD L A B Y1 Y2

8、 & & 使用時(shí)輸出端要加上拉電阻！使用時(shí)輸出端要加上拉電阻！第12頁(yè)/共51頁(yè)132)實(shí)現(xiàn)總線傳輸 1A2A當(dāng)B1、B2和B3當(dāng)中只有一個(gè)為1，就可以在同一條總線上分時(shí)傳送信號(hào) 、 3A和 3)實(shí)現(xiàn)邏輯電平的轉(zhuǎn)換4)驅(qū)動(dòng)發(fā)光二極管 第13頁(yè)/共51頁(yè)14二、CMOS三態(tài)（TSL）門控制端或控制端或使能端使能端當(dāng)當(dāng)EN端為有效電平時(shí)，端為有效電平時(shí)，輸出端輸出端L有三種狀態(tài)：有三種狀態(tài)：高電平、低電平、高阻態(tài)高電平、低電平、高阻態(tài)否則輸出為高阻態(tài)否則輸出為高阻態(tài)高電平高電平使能使能*EN A L 1 A=0, L=0A=1,L=1第14頁(yè)/共51頁(yè)153.1.6 門電路的電氣特

9、性和參數(shù)門電路的電氣特性和參數(shù)1. 1. 輸入和輸出的高、低電平輸入和輸出的高、低電平 vO vI 驅(qū)動(dòng)門G1 負(fù)載門G2 1 1 輸出輸出高高電平的電平的下下限值限值 VOH(min)輸入輸入低低電平的電平的上上限值限值 VIL(max)輸入輸入高高電平的電平的下下限值限值 VIH(min)輸出輸出低低電平的電平的上上限值限值 VOL(max)輸出輸出高電平高電平+VDD VOH(min)VOL(max) 0 G1門vO范圍范圍 vO 輸出輸出低電平低電平 輸入輸入高電平高電平VIH(min) VIL(max) +VDD 0 G2門vI范圍范圍 輸入輸入低電平低電平 vI *第15頁(yè)/共51

10、頁(yè)162.噪聲容限：噪聲容限：VIH（min）VOH（min）VIL（max）VOL（max）1輸出0輸出1輸入1輸出0輸入v vo1v vI211v vO1v vI2輸入高電平噪聲容限輸入高電平噪聲容限VNH= VOH（min） VIH（min）輸入低電平噪聲容限輸入低電平噪聲容限VNL= VIL（max） VOL（max）VNHVNL*在保證在保證輸出電平不變輸出電平不變的條件下，的條件下，輸入電平輸入電平允許波動(dòng)的范圍。只要允許波動(dòng)的范圍。只要輸入電平在此范圍內(nèi)波動(dòng)，輸出就不受影響。它表示門電路的抗輸入電平在此范圍內(nèi)波動(dòng)，輸出就不受影響。它表示門電路的抗干擾能力。干擾能力。驅(qū)動(dòng)門G1負(fù)載

11、門G2噪聲容限定義示意圖第16頁(yè)/共51頁(yè)17類型參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.傳輸延遲時(shí)間傳輸延遲時(shí)間傳輸延遲時(shí)間是表征門電路傳輸延遲時(shí)間是表征門電路開關(guān)速度開關(guān)速度的參數(shù)，它說(shuō)明門電路在輸入脈沖波的參數(shù)，它說(shuō)明門電路在輸入脈沖波形的作用下，其輸出波形相對(duì)于輸入形的作用下，其輸出波形相對(duì)于輸入波形延遲了多長(zhǎng)時(shí)間波形延遲了多長(zhǎng)時(shí)間。門門電路的傳輸延遲時(shí)間電路的傳輸延遲時(shí)間 tPHL 輸出 50% 90% 50% 10% tPLH tf tr 輸入 50% 50% 10% 90% *

12、第17頁(yè)/共51頁(yè)184. 4. 功耗功耗靜態(tài)功耗：靜態(tài)功耗：指的是當(dāng)電路的指的是當(dāng)電路的輸出沒(méi)有狀態(tài)轉(zhuǎn)換輸出沒(méi)有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門電時(shí)的功耗，即門電路空載時(shí)電源總電流路空載時(shí)電源總電流ID與電源電壓與電源電壓VDD的乘積。的乘積。扇入數(shù)：扇入數(shù)：取決于邏輯門的輸入端的個(gè)數(shù)。取決于邏輯門的輸入端的個(gè)數(shù)。6. 6. 扇入與扇出數(shù)扇入與扇出數(shù)動(dòng)態(tài)功耗：動(dòng)態(tài)功耗：指的是電路在指的是電路在輸出狀態(tài)轉(zhuǎn)換輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗。時(shí)的功耗。5.5.開門電平開門電平VON：使與非門開通的輸入高電平的最小值。使與非門開通的輸入高電平的最小值。 關(guān)門電平關(guān)門電平Voff：使與非門關(guān)閉的輸入低電平的最大值。使與非

13、門關(guān)閉的輸入低電平的最大值。*例如：例如：一個(gè)一個(gè)2 2輸入端的與門，其扇入數(shù)為輸入端的與門，其扇入數(shù)為2 2。輸入端沒(méi)有加脈沖信號(hào)輸入端加脈沖信號(hào)第18頁(yè)/共51頁(yè)19扇出數(shù)：扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。（a)拉電流工作（輸出高電平）情況：拉電流工作（輸出高電平）情況：當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會(huì)引起輸出高電壓當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會(huì)引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了負(fù)載門的的降低。但不得低于輸出高電平的下限值，這就限制了負(fù)載門的個(gè)數(shù)。個(gè)數(shù)。)(I)

14、(IN負(fù)載門負(fù)載門驅(qū)動(dòng)門驅(qū)動(dòng)門IHOHOH 高電平高電平扇出數(shù)扇出數(shù):IOH : :驅(qū)動(dòng)門的輸出端為高電平電流驅(qū)動(dòng)門的輸出端為高電平電流IIH : :負(fù)載門的輸入電流負(fù)載門的輸入電流*第19頁(yè)/共51頁(yè)20(b)灌電流工作（輸出低電平）情況：灌電流工作（輸出低電平）情況：)(I)(IN負(fù)負(fù)載載門門驅(qū)驅(qū)動(dòng)動(dòng)門門ILOLOL 當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的灌電流當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的灌電流IOL將增加，同時(shí)也將引起將增加，同時(shí)也將引起輸出低電壓輸出低電壓VOL的升高。保證輸出為低電平，并且不超過(guò)輸出的升高。保證輸出為低電平，并且不超過(guò)輸出低電平的上限值。低電平的上限值。IOL ：驅(qū)動(dòng)門的輸出端為低

15、電平電流：驅(qū)動(dòng)門的輸出端為低電平電流IIL ：負(fù)載門輸入端電流：負(fù)載門輸入端電流*OL OHNN一般情況下取兩者中的較小者！第20頁(yè)/共51頁(yè)21*3.2 TTL門電路門電路一、一、TTL與非門的靜態(tài)電壓傳輸特性與非門的靜態(tài)電壓傳輸特性AB段：輸出高電平（邏輯段：輸出高電平（邏輯1） 與非門關(guān)閉與非門關(guān)閉DE段：輸出低電平（邏輯段：輸出低電平（邏輯0） 與非門開通與非門開通CD段：高低電平過(guò)渡段：高低電平過(guò)渡理想的靜態(tài)電壓傳輸特性用折線近似！理想的靜態(tài)電壓傳輸特性用折線近似！BC段：亦可視為輸出高電平段：亦可視為輸出高電平v vov vIABCDE3.6V2.48V0.2V0.4V1.4V門檻

16、電壓或閾值電平Vth第21頁(yè)/共51頁(yè)22（1）輸入級(jí)采用多發(fā)射極三極管，輸出級(jí)采用推）輸入級(jí)采用多發(fā)射極三極管，輸出級(jí)采用推拉式結(jié)構(gòu)，有利于提高開關(guān)速度和帶負(fù)載能力；拉式結(jié)構(gòu)，有利于提高開關(guān)速度和帶負(fù)載能力；但功耗較大。但功耗較大。（2）普通的）普通的TTL門不能門不能“線與線與”。*二、特點(diǎn)：二、特點(diǎn)：3.2 TTL門電路門電路如何能實(shí)現(xiàn)線與？可采用集電極開路與非門或三態(tài)門第22頁(yè)/共51頁(yè)23使用時(shí)輸出端要加上拉電阻！使用時(shí)輸出端要加上拉電阻！TSL門門片選端或片選端或使能端使能端當(dāng)當(dāng)CS端為有效電平時(shí)，端為有效電平時(shí)，&CSLAB輸出端輸出端L有三種狀態(tài)：有三種狀態(tài)：高電平、低

17、電平、高阻態(tài)高電平、低電平、高阻態(tài)L=AB否則為高阻態(tài)否則為高阻態(tài)CS端有效電平可為高電平，端有效電平可為高電平，也可為低電平。也可為低電平。高電平高電平使能使能L=CSAB&Ru+VCC(OC門門)三、集電極開路與非門三、集電極開路與非門(OC門門)四、三態(tài)與非門四、三態(tài)與非門(TSL門門)*第23頁(yè)/共51頁(yè)24三態(tài)與非門三態(tài)與非門(TSL門)片選端或片選端或使能端使能端低電平低電平使能使能&CSLABCS A B L00 0 10 1 11 0 11 1 01 高阻高阻低電平低電平使能使能CS A B L10 0 10 1 11 0 11 1 00 高阻高阻高電平高電平使

18、能使能*第24頁(yè)/共51頁(yè)25三態(tài)門三態(tài)門(TSL門門)的應(yīng)用：的應(yīng)用： 多個(gè)部件以TSL門作為輸出，并以線與的方式連接，構(gòu)成總線形式的電路。方法：分時(shí)控制各個(gè)門的CS端，使相應(yīng)的TSL門的CS =1，其它TSL門的CS =0。要求：同一時(shí)刻，只允許一個(gè)部件的數(shù)據(jù)進(jìn)入總線，其它應(yīng)與總線斷路。&ABCS&ABCS&ABCS總線&ABCSTSL門既可線與，又保持了TTL與非門的推拉式輸出級(jí)帶負(fù)載能力和工作速度均性能優(yōu)越，應(yīng)用廣泛。*1、多路數(shù)據(jù)傳輸、多路數(shù)據(jù)傳輸?shù)?5頁(yè)/共51頁(yè)26E=0，門1導(dǎo)通，門2禁止，數(shù)據(jù)從ABE=1，門2導(dǎo)通，門1禁止，數(shù)據(jù)從BA2、數(shù)據(jù)

19、的雙向傳輸：*兩個(gè)三態(tài)門組成的電路，門1為低電平使能門2為高電平使能10 1TTL電路除非門外，還有與非門、或非門、與或非門、電路除非門外，還有與非門、或非門、與或非門、同或門、異或門等，分析方法類同。同或門、異或門等，分析方法類同。G1G2第26頁(yè)/共51頁(yè)273.3邏輯描述中的幾個(gè)問(wèn)題邏輯描述中的幾個(gè)問(wèn)題正邏輯:定義高電平為邏輯“1 1”，低電平為邏輯“0 0”。負(fù)邏輯:定義低電平為邏輯“1 1”，高電平為邏輯“0 0”。1、正、負(fù)邏輯的規(guī)定：、正、負(fù)邏輯的規(guī)定：*第27頁(yè)/共51頁(yè)28ABF1 11ABF1 00 10 00000ABF0 10 01 01 1111VL VLVLVLVH

20、VLVL VHVH VLVH VH電平表示正邏輯負(fù)邏輯正邏輯與負(fù)邏輯的關(guān)系：（與門）（或門）F=ABF=A+B高電平VH用邏輯1表示，低電平VL用邏輯0表示高電平VH用邏輯0表示，低電平VL用邏輯1表示同一個(gè)邏輯門電路，在不同的邏輯體制下具有不同的功能! !*第28頁(yè)/共51頁(yè)29數(shù)字系統(tǒng)設(shè)計(jì)中，一般采用一種邏輯體制，本書采用的是正邏輯體制。 2、正負(fù)邏輯的等效變換、正負(fù)邏輯的等效變換正與門正與門負(fù)或門負(fù)或門正或門正或門負(fù)與門負(fù)與門正與非門正與非門負(fù)或非門負(fù)或非門正或非門正或非門負(fù)與非門負(fù)與非門*第29頁(yè)/共51頁(yè)303、 基本邏輯門電路的等效符號(hào)基本邏輯門電路的等效符號(hào)LA B &

21、B A 與非門及其等效符號(hào)與非門及其等效符號(hào) B A BAL 1 ABL BA BABAL B A LAB 1 或非門及其等效符號(hào)或非門及其等效符號(hào)BAL & B A *第30頁(yè)/共51頁(yè)31 & B A B A ABBAL 1 L=AB BABAL B A 1 & B A L=A+B BAABL BABAL *第31頁(yè)/共51頁(yè)324、邏輯門等效符號(hào)的應(yīng)用、邏輯門等效符號(hào)的應(yīng)用利用邏輯門等效符號(hào)，可實(shí)現(xiàn)對(duì)邏輯電路進(jìn)行變換，利用邏輯門等效符號(hào)，可實(shí)現(xiàn)對(duì)邏輯電路進(jìn)行變換，以簡(jiǎn)化電路，能減少實(shí)現(xiàn)電路的門的種類。以簡(jiǎn)化電路，能減少實(shí)現(xiàn)電路的門的種類。 & B A L

22、1 & B A & B A L 1 & B A & B A L & & B A & *第32頁(yè)/共51頁(yè)333.4 邏輯門電路使用中的幾個(gè)實(shí)際問(wèn)題邏輯門電路使用中的幾個(gè)實(shí)際問(wèn)題一、各種門電路之間的接口技術(shù)一、各種門電路之間的接口技術(shù) 無(wú)論何種門電路互連，驅(qū)動(dòng)門必須為負(fù)載門提供合乎標(biāo)準(zhǔn)的高、低電平和足夠的驅(qū)動(dòng)電流。即，必須同時(shí)滿足下列條件：驅(qū)動(dòng)門(前級(jí)) 負(fù)載門(后級(jí))VOH (min) VIH (min) VOL(max) VIL(max)IOL(max) IIL(total) 灌電流IOH(max) IIH(total) 拉電流電壓接口

23、電流接口 在數(shù)字系統(tǒng)中在數(shù)字系統(tǒng)中,有時(shí)為了工作速度或功耗的要求，有時(shí)為了工作速度或功耗的要求，而采用多種邏輯器件混合使用，常見的是而采用多種邏輯器件混合使用，常見的是TTL與與CMOS器件混合使用。器件混合使用。*1. 接口原則：接口原則：第33頁(yè)/共51頁(yè)34vOvI驅(qū)動(dòng)門 負(fù)載門1 1 VOH(min)vO VOL (max) vI VIH(min)VIL (max ) 負(fù)載器件所要求的輸入電壓負(fù)載器件所要求的輸入電壓VOH(min) VIH(min)VOL(max) VIL(max)接口電壓示意圖接口電壓示意圖*第34頁(yè)/共51頁(yè)35灌電流灌電流IILIOLIIL拉電流拉電流IIHIO

24、HIIH101111n個(gè)個(gè)011101n個(gè)個(gè)對(duì)負(fù)載器件提供足夠大的拉電流和灌電流對(duì)負(fù)載器件提供足夠大的拉電流和灌電流IOL(max) IIL(total)接口電流示意圖接口電流示意圖* IOH(max) IIH(total)第35頁(yè)/共51頁(yè)362. CMOS門驅(qū)動(dòng)門驅(qū)動(dòng)TTL門門電流不匹配:IOL(CMOS) IIL(TTL)同一封裝內(nèi)的驅(qū)動(dòng)門并聯(lián)使用,以擴(kuò)大帶負(fù)載能力。可以使用CMOS驅(qū)動(dòng)器，例如漏極開路的CC40107等。*第36頁(yè)/共51頁(yè)37外加分立元件的電流放大電路。*第37頁(yè)/共51頁(yè)38例例3.4.13.4.1 用一個(gè)用一個(gè)74HC00與非門電路驅(qū)動(dòng)一個(gè)與非門電路驅(qū)動(dòng)一個(gè)74系

25、列系列TTL反相器和六個(gè)反相器和六個(gè)74LS系列邏輯門電路。試驗(yàn)算此時(shí)的系列邏輯門電路。試驗(yàn)算此時(shí)的CMOS門電路是否過(guò)載？門電路是否過(guò)載？VOH（min)=3.84V， VOL(max) =0.33VIOH（max)=-4mAIOL（max)=4mA 74HC00：IIH（max)=0.04mAIIL（max)=1.6mA74系列系列：VIH（min)=2V， VIL(max) =0.8V&111CMOS門門74系列系列74LS74LS系列系列74LS系列系列IIL（max)=0.4mA，IIH（max)=0.02mA，VOH(min) VIH(min)VOL(max) VIL(ma

26、x)*第38頁(yè)/共51頁(yè)39總的輸入電流總的輸入電流IIL(total)=1.6mA+6 0.4mA=4mA灌電流情況灌電流情況 拉電流情況拉電流情況 74HC00: IOH(max)=4mA74系列反相器系列反相器: IIH(max)=0.04mA74LS門：門： IIH(max)=0.02mA總的輸入電流總的輸入電流IIH(total)=0.04mA+6 0.02mA=0.16mA 74HC00: IOL(max)=4mA74系列反相器系列反相器: IIL(max)=1.6mA74LS門：門： IIL(max)=0.4mA驅(qū)動(dòng)電路能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流驅(qū)動(dòng)電路能為負(fù)載電路提供足夠的

27、驅(qū)動(dòng)電流&111CMOS門門 74系列系列74LS74LS系列系列*=IOL(max)IOH(max)第39頁(yè)/共51頁(yè)403. TTL門驅(qū)動(dòng)CMOS門TTL的輸出高電平和CMOS的輸入高電平不匹配:VOH VCC時(shí)v可以使用OC門加上拉電阻的方法實(shí)現(xiàn)。v還可以使用專門的接口電路CMOS電平移動(dòng)器如CC40109TTL7474LS:VOH(min)=2.4/2.7V，故可以直接驅(qū)動(dòng)74HCT系列CMOS門電路。*v74HCT系列CMOS邏輯門電路VIH=2V，可以直接驅(qū)動(dòng).第41頁(yè)/共51頁(yè)424.門電路帶負(fù)載時(shí)的接口問(wèn)題 門電路不僅要帶同類負(fù)載，有時(shí)還要驅(qū)動(dòng)指示燈、發(fā)光門電路不僅要帶

28、同類負(fù)載，有時(shí)還要驅(qū)動(dòng)指示燈、發(fā)光二極管、二極管、LED數(shù)碼管或其它顯示器件。此時(shí)，不僅需要合數(shù)碼管或其它顯示器件。此時(shí)，不僅需要合適的電平配合，還要有一定的驅(qū)動(dòng)電流（功率）。因此，有適的電平配合，還要有一定的驅(qū)動(dòng)電流（功率）。因此，有的可直接驅(qū)動(dòng)，有的需外加驅(qū)動(dòng)電路。的可直接驅(qū)動(dòng)，有的需外加驅(qū)動(dòng)電路。第42頁(yè)/共51頁(yè)43限流電阻限流電阻RDFOHIVVR LED正向壓降正向壓降LED的電流的電流*拉電流驅(qū)動(dòng)反相器驅(qū)動(dòng)一發(fā)光二極管LED R LED 1 vI 門電路的輸入為低電平: 門電路的輸入為高電平: DOLFCCIVVVR 限流電阻限流電阻RLED正向壓降正向壓降LED的電流的電流灌電

29、流驅(qū)動(dòng)VCC LED R vI 1 第43頁(yè)/共51頁(yè)44解：解：LED正常發(fā)光需要幾正常發(fā)光需要幾mA的電流，并且導(dǎo)通的電流，并且導(dǎo)通時(shí)的壓降時(shí)的壓降VF為為1.6V。根據(jù)附錄。根據(jù)附錄A查得，當(dāng)查得，當(dāng)VCC=5V時(shí)，時(shí)，VOL(max)=0.1V，IOL(max)=4mA，因此因此ID取值不能超過(guò)取值不能超過(guò)4mA。限流電阻的最小值為限流電阻的最小值為825mA4V10615 ).(R例例3.4.2 試用試用74HC04六個(gè)六個(gè)CMOS反相器中的一個(gè)反相器中的一個(gè)作為接口電路，使門電路的輸入為高電平時(shí)，作為接口電路，使門電路的輸入為高電平時(shí)，LED導(dǎo)通發(fā)光。導(dǎo)通發(fā)光。VCC LED R vI 1 *第44頁(yè)/共51頁(yè)45三、多余輸入端的處理三、多余輸入端的處理原則：原則：不影響電路的邏輯功能，工作穩(wěn)定可靠（抗干擾）不影響電路的邏輯功能，工作穩(wěn)定可靠（抗干擾）輸入端懸空輸入端懸空相當(dāng)于