基于FPGA的多通道無(wú)縫采樣分析技術(shù)的實(shí)現(xiàn)_NoRestriction

1、第27卷第15期2003年8月10日Vol.27No.15Aug.10,200349基于FPGA的多通道無(wú)縫采樣分析技術(shù)的實(shí)現(xiàn)馬文營(yíng),楊洪耕(四川大學(xué)電氣信息學(xué)院,四川省成都市610065)摘要:提出了基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的多通道無(wú)縫采樣分析技術(shù)的實(shí)現(xiàn)方法,采取采樣控制時(shí)序與數(shù)據(jù)處理分析控制時(shí)序分離,以及兩組動(dòng)態(tài)數(shù)據(jù)存儲(chǔ)區(qū)的切換控制,由FPGA實(shí)現(xiàn)同步產(chǎn)生上述時(shí)序。解決了數(shù)據(jù)采集與處理的異步問(wèn)題,使兩者同步進(jìn)行,實(shí)現(xiàn)了多通道同步無(wú)縫采樣分析、采樣窗口長(zhǎng)度可調(diào)和通道擴(kuò)展等功能。另外給出了基于FPGA芯片EP1K30TC14423的一些實(shí)際運(yùn)行結(jié)果,證明了多通道無(wú)縫采樣分析技術(shù)的可行性

2、。關(guān)鍵詞:測(cè)量方法;無(wú)縫采樣技術(shù);電能質(zhì)量;現(xiàn)場(chǎng)可編程門(mén)陣列中圖分類(lèi)號(hào):TM930.120引言近年來(lái),一方面,用,能質(zhì)量嚴(yán)重惡化;,提高,(PLC)等智能器件大量應(yīng)用于工業(yè)過(guò)程控制,而這些精細(xì)過(guò)程控制更容易受到電力系統(tǒng)抖動(dòng)的影響。因此,現(xiàn)代工業(yè)對(duì)電能質(zhì)量提出了更高的要求1。電能質(zhì)量擾動(dòng)(例如諧波、瞬時(shí)電壓波動(dòng)等)往往同時(shí)出現(xiàn)2?，F(xiàn)有電能質(zhì)量監(jiān)測(cè)儀在線(xiàn)分析多項(xiàng)電能指標(biāo)時(shí)采取“采樣分析采樣”串行處理技術(shù),在兩組采樣數(shù)據(jù)之間存在分析數(shù)據(jù)所產(chǎn)生的時(shí)間間隔,信息丟失量大,不利于動(dòng)態(tài)電能質(zhì)量監(jiān)測(cè)。本文提出了基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的多通道無(wú)縫采樣分析技術(shù),它能夠?qū)崿F(xiàn)多通道的同步數(shù)據(jù)采集與數(shù)據(jù)處理同

3、時(shí)進(jìn)行,從而避免了數(shù)據(jù)采集與數(shù)據(jù)處理分時(shí)交替進(jìn)行導(dǎo)致的部分?jǐn)?shù)據(jù)丟失,真正實(shí)現(xiàn)了對(duì)電力系統(tǒng)電能質(zhì)量的在線(xiàn)持續(xù)監(jiān)測(cè)。其原理如圖1所圖1多通道無(wú)縫采樣分析技術(shù)原理框圖Fig.1Principlediagramofmulti2channelnon2gaggedsamplingandanalyzingtechnique1多通道無(wú)縫采樣分析技術(shù)原理多通道無(wú)縫采樣分析技術(shù)是一種對(duì)多通道信號(hào)同步不間斷采樣與數(shù)據(jù)分析的控制技術(shù)。它把采樣與數(shù)據(jù)處理串行操作變?yōu)椴⑿胁僮?從而保證采樣的連續(xù)進(jìn)行,其核心在于把采樣控制時(shí)序與數(shù)據(jù)處收稿日期:2003201215。國(guó)家自然科學(xué)基金資助項(xiàng)目(51077021);許繼獎(jiǎng)教金資

4、助項(xiàng)目。圖1中:C1,C2,Cn為通道號(hào),n=16;SI為設(shè)置信息;OP為輸出操作信號(hào);fs為采樣時(shí)鐘信號(hào);selram為存儲(chǔ)區(qū)切換信號(hào);int為運(yùn)算分析控制信號(hào)。通過(guò)SI可以設(shè)置采樣窗口的長(zhǎng)度和采樣通道的數(shù)量,已選擇通道的采樣控制均由fs控制,從而實(shí)現(xiàn)多通道同步采集。鎖相倍頻、數(shù)據(jù)處理控制和分析結(jié)果輸出控制均由FPGA實(shí)現(xiàn),三者是并行控制,而且它們的運(yùn)行與通道數(shù)量的多少無(wú)關(guān)。數(shù)據(jù)運(yùn)算分析由高速數(shù)字信號(hào)處理器(DSP)實(shí)現(xiàn)。FPGA控制采集當(dāng)前采樣窗口數(shù)據(jù)時(shí),DSP對(duì)上一個(gè)采樣窗口數(shù)據(jù)進(jìn)行分析處理,這樣就使得數(shù)據(jù)采集與數(shù)據(jù)處理同時(shí)進(jìn)行,從而消除了兩組采樣數(shù)據(jù)之間的502003,27(15)時(shí)間

5、間隔,實(shí)現(xiàn)了無(wú)縫采樣。該技術(shù)的實(shí)現(xiàn)采用了FPGA與DSP等集成電路。采用ALTERA公司的3萬(wàn)門(mén)FPGA芯片EP1K30TC14423和TI公司的第3代32位浮點(diǎn)DSP芯片TMS320VC332120,在高采樣頻率情況下,同步地完成快速傅里葉變換(FFT)算法和電壓波動(dòng)、閃變分析等算法。為了充分利用DSP芯片的高速運(yùn)算能力,對(duì)采樣數(shù)據(jù)進(jìn)行實(shí)時(shí)處理,本方案將其作為協(xié)處理器,而核心控制即多通道無(wú)縫采樣分析技術(shù)由FPGA芯片實(shí)現(xiàn),這部分也是本文闡述的重點(diǎn)。(fx)=ffx=pf0(3)2鎖相倍頻模塊由于電網(wǎng)頻率漂移的影響,如果采用固定時(shí)間間隔的采樣控制信號(hào),必然會(huì)引起較大的誤差。如何克服電網(wǎng)頻率漂移

6、的影響,在每個(gè)工頻周期內(nèi)實(shí)現(xiàn)準(zhǔn)確的點(diǎn)數(shù)同步采樣,成為該技術(shù)成功運(yùn)行的一個(gè)重要環(huán)節(jié)。本文提出了一種利用FPGA倍頻的方法。2.1頻率跟蹤測(cè)頻法1個(gè)周期鎖定頻率,而多周期同步測(cè)頻法需要多個(gè)周期鎖定頻率3。根據(jù)IEC610002427(等效采用國(guó)家標(biāo)準(zhǔn)GB/T17626.71998),穩(wěn)態(tài)諧波要求采樣矩形窗口長(zhǎng)度為5個(gè)25個(gè)工頻周期,允許采樣窗口之間有間隔;波動(dòng)諧波要求采樣矩形窗口長(zhǎng)度為16個(gè)周期,采樣窗口之間沒(méi)有間隔。根據(jù)FFT的要求,采樣窗口內(nèi)采樣頻率一致。在此提出了窗口同步測(cè)頻法,它類(lèi)似于多周期同步測(cè)頻法。其原理是:選用采樣窗口信號(hào)通過(guò)同步過(guò)程所得的信號(hào)作為閘門(mén)信號(hào),將高頻率的同步時(shí)鐘信號(hào)作為

7、填充脈沖,進(jìn)行計(jì)數(shù)。設(shè)計(jì)數(shù)值為N,同步信號(hào)頻率和周期分別為f0和t0,被測(cè)信號(hào)頻率的實(shí)際值和測(cè)量值分別為fx和fx,采樣窗口長(zhǎng)度為p個(gè)工頻周期,則fx=N(1)由式(3)可以看出,測(cè)量分辨率與被測(cè)信號(hào)頻率和同步時(shí)鐘頻率都有關(guān)系,而電力系統(tǒng)頻率fx一般在49.5Hz50.5Hz范圍內(nèi)變化。因此,測(cè)量分辨率主要取決于同步時(shí)鐘頻率。同步時(shí)鐘頻率越高,則測(cè)量分辨率越高。2.2倍頻的設(shè)計(jì)以一個(gè)工頻周期內(nèi)采樣128個(gè)點(diǎn)為例,設(shè)采樣頻率為fs,采樣周期為ts,并設(shè)M=N/(128p),則可得:fs=128=NM(4)由式(4)可得采樣周期為M個(gè)同步時(shí)鐘周期,2所示。模計(jì)數(shù)器。除法器完成對(duì)模M與模設(shè)置單元隔離

8、,在閘門(mén)信號(hào)下降沿,鎖存器開(kāi)通,模設(shè)置單元讀取M值,并立即改變模計(jì)數(shù)器的模值,從而實(shí)現(xiàn)按照采樣窗口刷新采樣頻率,達(dá)到一個(gè)工頻周期內(nèi)采樣128個(gè)點(diǎn)。圖2倍頻原理框圖Fig.2Frameworkoffrequencybooster實(shí)際應(yīng)用中,由于M必須為整數(shù),取整數(shù)舍余數(shù)帶來(lái)不可避免的誤差。設(shè)余數(shù)為U,所以采樣周期的絕對(duì)誤差ts為:ts=128(5)計(jì)數(shù)器的開(kāi)閉與閘門(mén)信號(hào)完全同步,即在實(shí)際閘門(mén)中包含整數(shù)個(gè)被測(cè)信號(hào)周期,因而不存在對(duì)被測(cè)信號(hào)計(jì)數(shù)的±1個(gè)字誤差。但是,采樣窗口信號(hào)與閘門(mén)信號(hào)之間可能存在±1個(gè)字誤差,這是由被測(cè)信號(hào)的同步過(guò)程引入的,是不可避免的。被測(cè)信號(hào)頻率測(cè)量的絕對(duì)

9、誤差fx為:fx=|fx-fx|=NN2(2)由于N=±1,則其相對(duì)誤差(fx)為:由式(5)可以看出,由于U是不可避免的,所以采樣周期的誤差取決于同步時(shí)鐘周期。同步時(shí)鐘頻率f0越高,則采樣周期的絕對(duì)誤差ts越小。由于該方法是由上一個(gè)采樣窗口計(jì)算所得的采樣頻率值來(lái)修正下一個(gè)采樣窗口內(nèi)的采樣頻率值,因此該誤差不會(huì)累加。2.3設(shè)計(jì)實(shí)現(xiàn)本設(shè)計(jì)采用的全數(shù)字鎖相倍頻采用ALTERA公司的MAX+PLUS進(jìn)行設(shè)計(jì),并用FPGA芯片EP1K30TC14423予以實(shí)現(xiàn)。仿真波形如圖3所示。其中,fx=50Hz,p=1,f0=500kHz。研制與開(kāi)發(fā)馬文營(yíng)等基于FPGA的多通道無(wú)縫采樣分析技術(shù)的實(shí)現(xiàn)5

10、13.1諧波分析控制本文提出的諧波分析控制,其設(shè)計(jì)思路是當(dāng)采集完當(dāng)前窗口的數(shù)據(jù)時(shí)給協(xié)處理器DSP發(fā)出諧波分析的控制脈沖信號(hào),待DSP響應(yīng),把動(dòng)態(tài)數(shù)據(jù)存儲(chǔ)區(qū)0的讀權(quán)限交給DSP,同時(shí)發(fā)出存儲(chǔ)區(qū)切換信號(hào),把下一個(gè)采樣窗口的數(shù)據(jù)存儲(chǔ)在動(dòng)態(tài)數(shù)據(jù)存儲(chǔ)區(qū)1,如此交替進(jìn)行。其原理如圖4所示。圖3鎖相倍頻的仿真波形Fig.3Waveformoffrequencybooster由圖3可知,N=9999(十六進(jìn)制為270F),M=78(十六進(jìn)制為4E),再由式(4)可得:fs=6.4103kHz。其絕對(duì)誤差fs及相對(duì)誤差(fs)分別為:fs=|fs-128fx|=0.0103Hz(6)f(fs)=(7)×

11、;100%=0.16%128fx表1給出了f0=12MHz,p=8時(shí)fs的實(shí)際運(yùn)行結(jié)果及根據(jù)式(3)、式(7)(fx)(fs)。表Tableresultsfx/Hzfs/kHz圖4諧波分析控制原理Fig.4Controllingtheoryofharmonicsanalysis/(%)0.030.030.03(fs)/(%)0.0110.0120.011(fx)/(%)0.0110.0100.0124850526.144666.400696.65678表1中,為IEC610002427中頻率跟蹤相對(duì)誤差的限值。根據(jù)IEC610002427,當(dāng)采樣窗口為矩形窗口時(shí),對(duì)于頻域測(cè)量裝置,(fx)0.

12、03%,采樣頻率fs與工頻保持同步,其值應(yīng)為:fs=ipi=0,1,(8)式中:2i為采樣窗口內(nèi)采樣的點(diǎn)數(shù);p為采樣窗口的長(zhǎng)度。據(jù)式(1)、式(4)及p=8,可得:ff10(9)fs=128×8=288根據(jù)表1和式(9)可知,這種鎖相倍頻方法滿(mǎn)足IEC610002427要求。3數(shù)據(jù)處理控制數(shù)據(jù)處理控制包括對(duì)電壓、電流、有功功率、無(wú)功功率、頻率等電能質(zhì)量的基本參數(shù)的計(jì)算,以及對(duì)電力系統(tǒng)的諧波、三相電壓不平衡度、電壓波動(dòng)和閃變等電能質(zhì)量指標(biāo)的分析。其中,時(shí)間開(kāi)銷(xiāo)較大的是諧波分析以及電壓波動(dòng)和閃變分析。因此,這里主要介紹這兩種分析的控制。圖4(a)是由1個(gè)8計(jì)數(shù)器、2個(gè)D觸發(fā)器(DFF)和

13、1個(gè)2輸入“與”門(mén)組成的模128同步計(jì)數(shù)器4。當(dāng)計(jì)數(shù)到128時(shí),發(fā)出一個(gè)脈沖信號(hào)q,由于計(jì)數(shù)器清零后的初始狀態(tài)為“00000000”,那么,第1個(gè)時(shí)鐘周期對(duì)應(yīng)的計(jì)數(shù)器輸出端口狀態(tài)為“00000001”,這樣就使第1個(gè)計(jì)數(shù)周期內(nèi)只能計(jì)127個(gè)采樣時(shí)鐘脈沖,而不是所希望的128個(gè)時(shí)鐘脈沖。所以D觸發(fā)器的另一個(gè)作用是為計(jì)數(shù)器產(chǎn)生1個(gè)時(shí)鐘周期的群延遲,使得在計(jì)數(shù)器清零后的所有計(jì)數(shù)周期內(nèi)的脈沖數(shù)目均為128。額外增加了1個(gè)2輸入“與”門(mén)和1個(gè)D觸發(fā)器?！芭c”門(mén)的作用是產(chǎn)生一個(gè)很小的延遲,其輸出端連至D觸發(fā)器的時(shí)鐘輸入端。D觸發(fā)器的清零端口clrn與采樣時(shí)鐘信號(hào)fs相連,輸入信號(hào)經(jīng)過(guò)“與”門(mén)運(yùn)算后去激勵(lì)D

14、觸發(fā)器,得到輸出信號(hào)q。由于每個(gè)工頻周期采樣128個(gè)點(diǎn),所以信號(hào)q的每個(gè)上升沿都代表采集完了一個(gè)工頻周期的數(shù)據(jù)。采樣窗口長(zhǎng)度控制模塊CC(見(jiàn)圖4(b)根據(jù)設(shè)置信息當(dāng)采樣窗口內(nèi)每個(gè)工頻周期的數(shù)據(jù)都采集完畢時(shí)提供諧波分析脈沖信號(hào)int,同時(shí)發(fā)出存儲(chǔ)區(qū)切換信號(hào)selram。圖5給出了設(shè)置信息“dcba”為“0100”,即采樣窗口長(zhǎng)度為4個(gè)工頻周期的仿真波形。522003,27(15)160ms,所以能夠?qū)崿F(xiàn)8個(gè)通道的擴(kuò)展。5結(jié)語(yǔ)設(shè)計(jì)采用了美國(guó)ALTERA公司的EP1K30TC2144芯片,應(yīng)用芯片開(kāi)發(fā)軟件為MAX+PLUS,外加12MHz晶振。經(jīng)過(guò)設(shè)計(jì)、調(diào)試直到多通道無(wú)縫采樣分析技術(shù)的成功運(yùn)行,實(shí)現(xiàn)

15、了多通道的同步無(wú)縫采樣,并能使數(shù)據(jù)采集與分析處理同步進(jìn)行。該方案采用VHDL硬件描述語(yǔ)言的設(shè)計(jì)方法,具有設(shè)計(jì)靈活、修改方便和易于實(shí)現(xiàn)的優(yōu)點(diǎn),能夠制成嵌入式片內(nèi)無(wú)縫采樣控制單元,并且實(shí)現(xiàn)了采樣窗口長(zhǎng)度可調(diào)以及采樣通道可擴(kuò)展。另外,采用FPGA芯片,具有體積小、功耗低、性能可靠、成本低廉等優(yōu)點(diǎn)。圖5窗口長(zhǎng)度控制仿真波形Fig.5Waveformofcontrolofharmonicsanalysis3.2電壓波動(dòng)和閃變分析控制根據(jù)國(guó)家標(biāo)準(zhǔn)GB123262000電能質(zhì)量電壓波動(dòng)和閃變,短時(shí)間閃變測(cè)量周期取10min。本文利用VHDL硬件描述語(yǔ)言設(shè)計(jì)了一個(gè)按采樣周期遞推10min定時(shí)器,這樣避免了電壓

16、閃變數(shù)據(jù)丟失。到10min時(shí)給DSP發(fā)出一個(gè)電壓波動(dòng)和閃變分析控制脈沖信號(hào),待DSP響應(yīng),把相應(yīng)動(dòng)態(tài)數(shù)據(jù)存儲(chǔ)區(qū)的讀寫(xiě)權(quán)限交給DSP。法也采用遞推算法,參考文1,(Shi,.基于DSP的電網(wǎng)質(zhì)量監(jiān)().電測(cè)與儀表(ElectricalM),2002,39(1):1719PowerQualityProblems,VoltageSagsandInterruptions.Piscataway(NJ):IEEEPress,20003于海生,潘松峰(YuHaisheng,PanSongfeng).基于負(fù)序列FFT和鎖4通道控制,除了提供一組8個(gè)通道的控制,還有一組擴(kuò)展8個(gè)通道的控制。根據(jù)設(shè)置信息,該模塊可

17、以實(shí)現(xiàn)打開(kāi)相應(yīng)的通道,并對(duì)其前向通道上的硬件進(jìn)行設(shè)置。通道擴(kuò)展的前提是在一個(gè)采樣窗口時(shí)間內(nèi)能夠執(zhí)行完對(duì)一個(gè)采樣窗口數(shù)據(jù)的所有算法。可擴(kuò)展通道的數(shù)量取決于協(xié)處理器DSP的運(yùn)算速度。本文采用TI公司的芯片TMS320VC332120,其指令周期為17ns。當(dāng)通道數(shù)為16、每個(gè)工頻周期采樣128點(diǎn)、采樣窗口長(zhǎng)度為8個(gè)工頻周期時(shí),完成相應(yīng)諧波分析與電壓閃變分析算法的實(shí)際運(yùn)行時(shí)間為45.424ms,小于相原理的電參數(shù)測(cè)量(MeasureofPowerParametersBasedonNegativeSequenceFFTandPhase2locked).電網(wǎng)技術(shù)(PowerSystemTechnolog

18、y),2000,24(3)4褚振勇,翁木云(ChuZhenyong,WengMuyun).FPGA設(shè)計(jì)及應(yīng)用(DesignandApplicationofFPGA).西安:西安電子科技大學(xué)出版社(Xian:PublishingHouseofXidianUniversity),2002),男,碩士研究生,研究方向?yàn)殡娔苜|(zhì)量馬文營(yíng)(1977監(jiān)測(cè)與控制技術(shù)。E2mail:ma2wenying),男,博士,教授,多年從事電能質(zhì)量監(jiān)楊洪耕(1949測(cè)和控制技術(shù)方面的教學(xué)與研究工作。IMPLEMENTATIONOFMULTI2CHANNELNON2GAPPEDSAMPLINGANDANALYZINGTECHNIQUEBASEDONFPGAMaWenying,YangHonggeng(SichuanUniversity,Chengdu610065,China)Abstract:Theimplementationofmulti2channelnon2gappedsamplingandanalyzingtechniquebasedonfieldprogrammable