《AD轉(zhuǎn)換器的類型》

1、A/D轉(zhuǎn)換器的類型模數(shù)轉(zhuǎn)換電路很多，按比較原理分，歸根結(jié)底只有兩種：即直接比較型和間接比較型。直接比較型就是將輸入模擬信號直接與標準的參考電壓比較，從而得到數(shù)字量。這種類型常見的有并行ADC和逐次比較型ADC。間接比較型電路中，輸入模擬量不是直接與參考電壓比較，而是將二者變?yōu)橹虚g的某種物理量再進行比較，然后將比較所得的結(jié)果進行數(shù)字編碼。屬于這種類型常見的有雙積分式VT轉(zhuǎn)換和電荷平衡式VF轉(zhuǎn)換。1直接ADC（1）并行ADC圖1表示輸出為三位的并行A/D轉(zhuǎn)換的原理電路。8個電阻將參考電壓分成8個等級，其中7個等級的電壓分別作為7個比較器的比較電平。輸入的模擬電壓經(jīng)采樣保持后與這些比較電平進行比較，

2、當模擬電壓高于比較器的比較電平時，比較器輸出為1，當?shù)陀诒容^器的比較電平時，比較器輸出為0。比較器的輸出狀態(tài)由D觸發(fā)器存儲，并送給編碼器，經(jīng)過編碼器編碼得到數(shù)字輸出量。表1為其轉(zhuǎn)換真值表。圖1 三位并行A/D轉(zhuǎn)換原理電路表1 三位并行ADC轉(zhuǎn)換真值表輸入模擬信號比較器輸出C7 C6 C5 C4 C3 C2 C1數(shù)字輸出D2 D1 D00<uI<VREF/14 0 0 0 0 0 0 0 0 0 0VREF /14< uI <3 VREF /14 0 0 0 0 0 0 1 0 0 13 VREF /14< uI <5 VREF /14 0 0 0 0 0 1

3、 1 0 1 05 VREF /14< uI <7 VREF /14 0 0 0 0 1 1 1 0 1 17 VREF /14< uI <9 VREF /14 0 0 0 1 1 1 1 1 0 09 VREF /14< uI <11 VREF /14 0 0 1 1 1 1 1 1 0 111 VREF /14< uI <13 VREF /14 0 1 1 1 1 1 1 1 1 013 VREF /14< uI < VREF /14 1 1 1 1 1 1 1 1 1 1 對于n位輸出二進制碼，并行ADC就需要2n1個比較器。顯

4、然，隨著位數(shù)的增加所需硬件將迅速增加，當n>4時，并行ADC較復雜，一般很少采用。因此并行ADC適用于速度要求很高，而輸出位數(shù)較少的場合。（2）逐次比較型ADC逐次比較型ADC，又叫逐次逼近ADC，是目前用的較多的一種ADC。圖2為4位逐次比較型ADC的原理框圖。它由比較器C、電壓輸出型DAC及逐次比較寄存器（簡稱SAR）組成。其工作原理如下所述。首先，逐次比較寄存器施加最高位B1為“1”，并輸入到DAC，經(jīng)DAC轉(zhuǎn)換為模擬輸出（1/2 VREF），該量與輸入模擬信號在比較器中進行第一次比較。如果模擬輸入大于DAC輸出則B1=1在寄存器中保存；如果模擬輸入小于DAC輸出，則B1被清除為0

5、。然后SAR繼續(xù)令B2為1，連同第一次比較結(jié)果，經(jīng)DAC轉(zhuǎn)換再同模擬輸入比較，并根據(jù)比較結(jié)果，決定B2在寄存器中的取舍。如此逐位進行比較，直到最低位比較完畢，整個轉(zhuǎn)換過程結(jié)束。這時，DAC輸入端的數(shù)字即為模擬輸入信號的數(shù)字量輸出。假定模擬輸入在9/16VREF 9/10VREF，圖3為上述轉(zhuǎn)換過程的時序波形。逐次比較型ADC具有速度快，轉(zhuǎn)換精度高的優(yōu)點，目前應用相當廣泛。圖3 四位逐次比較型ADC轉(zhuǎn)換時序波形 圖2 四位逐次比較型ADC原理框圖 2. 間接ADC （1）雙積分型圖4 雙積分型ADC電路圖雙積分型ADC又稱雙斜率ADC。它的基本原理是，對輸入模擬電壓和參考電壓進行兩次積分，變換成

6、和輸入電壓平均值成正比的時間間隔，利用計數(shù)器測出時間間隔，計數(shù)器的輸出就是轉(zhuǎn)換后的數(shù)字量。圖4為雙積分型ADC的電路圖，該電路由運算放大器C構(gòu)成的積分器、檢零比較器C1、時鐘輸入控制門G、定時器和計數(shù)器等組成。圖5 雙積分型ADC波形圖積分器：由集成運放和RC積分環(huán)節(jié)組成。其輸入端接控制開關(guān)S1。S1由定時信號控制，可以將極性相反的輸入模擬電壓和參考電壓分別加在積分器，進行兩次方向相反的積分。其輸出接比較器的輸入端。檢零比較器：其作用是來檢查積分器輸出電壓過零的時刻。當uO0時，比較器輸出uC1= 0；當uO0時，比較器輸出uC1=1。比較器的輸出信號接時鐘控制門的一個輸入端。時鐘輸入控制門G

7、：標準周期為TCP的時鐘脈沖CP接在控制門G的一個輸入端。另一個輸入端由比較器的輸出uC1進行控制。當uC1=1時，允許計數(shù)器對輸入時鐘脈沖的個數(shù)進行計數(shù)；當uC1= 0時，禁止時鐘脈沖輸入到計數(shù)器。定時器、計數(shù)器：計數(shù)器對時鐘脈沖進行計數(shù)，當計數(shù)器計滿（溢出）時，定時器被置1，發(fā)出控制信號使開關(guān)S1由A接到B，從而可以開始對VREF進行積分。其工作過程可分為兩段，見圖5所示。第一段為對模擬輸入積分。此時，電容C放電為0，計數(shù)器復位，控制電路使S1接通模擬輸入uI，用集成運算放大器C構(gòu)成的積分器開始對uI積分，積分輸出為負值， uC輸出為1，計數(shù)器開始計數(shù)。計數(shù)器溢出后，發(fā)出控制信號使S1接通參考電壓VREF，積分器結(jié)束對uI積分。這段的積分輸出波形為一段負值的線性斜坡，積分時間為T1=2nTCP，n為計數(shù)器的位數(shù)。因此該階段又稱為定時積分。第二段為對參考電壓積分，又稱定壓積分。因為參考電壓與輸入電壓極性相反，可使積分器的輸出又以斜率相反的線性斜坡恢復為0?；?后結(jié)束對參考電壓積分，比較器的輸出uC為0，通過控制門G的作用，禁止時鐘脈沖輸入，計數(shù)器停止計數(shù)。此時計數(shù)器的計數(shù)值D0 Dn-1就是轉(zhuǎn)換后的數(shù)字量。此階段的積分時間為T2=NiTCP，Ni為該定壓積分段計數(shù)器的計數(shù)個數(shù)。輸入電壓uI越大，Ni越大。（2）電壓/頻率轉(zhuǎn)換器電壓/頻率轉(zhuǎn)