基于FPDP的高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計

1、基于fpdp的高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計隨著技術(shù)的高速進展，越來越多的信號處理系統(tǒng)，需要高速的數(shù)據(jù)采集和大吞吐量的數(shù)據(jù)傳輸，來實現(xiàn)數(shù)據(jù)的高速實時處理能力。在雷達系統(tǒng)中，原始數(shù)據(jù)中包含豐盛的信息，準時獲得原始數(shù)據(jù)并舉行實時分析就顯得尤為重要，因此在雷達處理機中需要大量用法板間通信，并保證板間數(shù)據(jù)傳輸具有高速性和牢靠性。單板系統(tǒng)已經(jīng)不能滿足需求，需要多板共同實現(xiàn)。fpdp可用于兩個或多個vme板之間的高速數(shù)據(jù)傳輸，其數(shù)據(jù)傳輸速率可達160 mbs。fpdp總線位于vme板卡的前面板，徹低不影響位于背板插槽的vme總線。在實際應(yīng)用中，一塊vme板卡允許有多個fpdp端口。因此，在雷達系統(tǒng)中，可用法fpdp

2、總線必將提高數(shù)據(jù)傳輸和處理能力。1 fpdp總線概述fpdp(front panel data port，前面板數(shù)據(jù)端口)總線最初是由加拿大的interactive circuits and sys-tems ltd(ics)公司開發(fā)，后經(jīng)vso(vita stand-ards organization)組織提出并形成標準協(xié)議。fpdp總線是32位的并行同步總線，通過80芯的扁平銜接電纜舉行板間銜接。主要用于兩個或多個vme總線板卡間舉行高速數(shù)據(jù)傳輸。fpdp總線上的設(shè)備可以有：(1)fpdp主發(fā)送設(shè)備(fpdptm：fpdptransmitter master)，主發(fā)送設(shè)備是數(shù)據(jù)傳輸?shù)脑炊耍?/p>

3、并產(chǎn)生全部其他板需要的時鐘及相關(guān)時序信號；(2)fpdp主接收設(shè)備(fpdp/rm：fpdp re-ceiver master)，主接收設(shè)備是數(shù)據(jù)傳輸?shù)哪┒?，用于接收?shù)據(jù)和終止控制信號；(3)fpdp接收設(shè)備(fpdpr：fpdp receiv-er)，接收設(shè)備只是接收數(shù)據(jù)，沒有終止控制信號，允許數(shù)據(jù)傳輸繼續(xù)下去。fpdp總線上必需起碼有一個主發(fā)送設(shè)備和一個主接收設(shè)備。但可以有多個接收設(shè)備，從而可以實現(xiàn)“多點”傳送。在某一時刻，總線中惟獨一個主發(fā)送設(shè)備，傳輸以單方向舉行，故在總線上的設(shè)備之間也就不存在總線的競爭和矛盾問題。所以fpdp總線協(xié)議不包含地址和仲裁周期，從而可以實現(xiàn)高速數(shù)據(jù)傳輸。雖然

4、fpdp總線為單向傳輸，但可以通過硬件鏈路開關(guān)或者軟件手段對fpdp總線的發(fā)送設(shè)備與接收設(shè)備舉行配置，實現(xiàn)分時復(fù)用的雙向數(shù)據(jù)傳輸。2 設(shè)計實例在雷達系統(tǒng)中，原始數(shù)據(jù)(有關(guān)目標的距離、方問、速度等狀態(tài)參數(shù))的變幻對于成像結(jié)果有著非常重要的影響。因此能不能夠?qū)崟r傳輸采集到的原始數(shù)據(jù)并舉行有效分析，將挺直影響到成像質(zhì)量的好壞。在該設(shè)計中，的數(shù)據(jù)通道采納fpdp總線結(jié)構(gòu)，分離與ad板、板相連，舉行實時高速數(shù)據(jù)傳輸。ad板負責對回波信號舉行高速采集，dsp板接收fpga發(fā)送過來的合成數(shù)據(jù)舉行后期處理。fpdp接收模塊負責接收來自ad板的原始回波數(shù)據(jù)，fpdp發(fā)送模塊負責把原始回波數(shù)據(jù)及其他飛機參數(shù)打包并

5、以fpdp協(xié)議的形式發(fā)送給dsp板。1所示。ad板與dsp板的數(shù)據(jù)接口均為fpdp總線結(jié)構(gòu)，發(fā)送方式為單幀模式。對于單幀數(shù)據(jù)傳輸模式，同步信號syncn應(yīng)當先于第一個發(fā)送的數(shù)據(jù)，此時數(shù)據(jù)有效信號(dvalidn)仍為高，指示數(shù)據(jù)無效。在舉行數(shù)據(jù)傳輸時，將dvalidn信號有效，在時鐘strob(或pstrobe)升高沿的同步下將發(fā)送數(shù)據(jù)驅(qū)動到fpdp的數(shù)據(jù)總線上。在時鐘strob(或pstrobe)升高沿，接收設(shè)備對d310和dvalidn信號舉行采樣。若dvalidn為低，則認為發(fā)送過來的數(shù)據(jù)是有效的。單幀數(shù)據(jù)傳輸波形圖，2所示。為了滿足信號處理機實時處理的要求，要求輸入到dsp板的原始數(shù)據(jù)

6、符合處理的數(shù)據(jù)格式。而采集到的數(shù)據(jù)需按一定格式打包，稱為數(shù)據(jù)合成。fpga要未來自不同設(shè)備的數(shù)據(jù)合成為所需的幀格式后轉(zhuǎn)發(fā)到dsp板。這樣，dsp板在獲得數(shù)據(jù)幀后就可以挺直舉行處理而不必再有格式轉(zhuǎn)換的開銷。其原理圖，3所示。因為fpdp總線傳輸實時性要求很強，在傳輸過程中不允許數(shù)據(jù)走失，具有數(shù)據(jù)量大、傳輸速度高等特點。因此，fpdp接收規(guī)律應(yīng)在接收到原始回波數(shù)據(jù)后，盡快發(fā)送給dsp板。否則，將造成數(shù)據(jù)阻塞、走失及紊亂，嚴峻影響后端的成像處理，因此在fpdp總線收發(fā)規(guī)律之間引入一個數(shù)據(jù)緩沖區(qū)fifo，暫存原始回波數(shù)據(jù)。fpdp接收規(guī)律接收來自ad板的回波數(shù)據(jù)，主要負責對數(shù)據(jù)緩沖區(qū)fifo的寫入操作

7、。其工作流程如下：在fpdp總線數(shù)據(jù)有效(dvalidn為低)時，fifo的寫哀求wr-req信號有效，此時數(shù)據(jù)隨著寫時鐘信號(wr-clk即ad板發(fā)送過來的ad-strob信號)寫入fifo。若fpdp總線數(shù)據(jù)無效，此時fifo的寫哀求信號也無效，數(shù)據(jù)不能寫入fifo。fpdp發(fā)送規(guī)律接負責將回波數(shù)據(jù)和其他飛機參數(shù)根據(jù)一定的格式打包，并經(jīng)由fpdp總線發(fā)送出去。其工作流程如下：fifo的讀哀求rd-req信號由發(fā)送時序計數(shù)器產(chǎn)生，當計數(shù)器的計數(shù)值為一定值(ad采集滿一幀數(shù)據(jù))時，rd-req有效，隨著讀時鐘(rd-clk即ad板時鐘ad_strob)信號，數(shù)據(jù)從fifo中讀出，此時計數(shù)器清零

8、。數(shù)據(jù)按一定格式打包后，按fpdp單幀傳輸模式將打包數(shù)據(jù)送入dsp板。fpdp發(fā)送規(guī)律應(yīng)該在fpdp同步信號syncn到來后立刻啟動數(shù)據(jù)發(fā)送，這樣大大增加了數(shù)據(jù)傳輸?shù)膶崟r性和牢靠性。值得注重的是，ad板傳來的第一組回波數(shù)據(jù)來不及打包傳送給dsp板，因此要在fifo中累積一組回波數(shù)據(jù)后再開頭往dsp板發(fā)送數(shù)據(jù)，這樣每次發(fā)給dsp板的一幀數(shù)據(jù)中，回波數(shù)據(jù)應(yīng)為上一次ad板發(fā)來的數(shù)據(jù)，這樣可以保證不走失回波數(shù)據(jù)，只是最后一組回波數(shù)據(jù)仍然會存在于時序板中，采集不到，應(yīng)該丟棄。特殊地，因為模塊的輸入輸出功能已確定，所以作為ad板接收端的方向信號dirn不被用法，而作為dsp板發(fā)送端的dirn信號則常接低。

9、對于輸入的suspendn和nrdyn信號，ad采集板對nrdyn信號不響應(yīng)，所以fpga對這兩個信號也不響應(yīng)，避開干擾ad采集板的數(shù)據(jù)采集。3 設(shè)計以下給出了基于 60的一段波形仿真圖，4所示。4所示，為fpdp發(fā)送規(guī)律的仿真圖，其中fpdi_suspend和fpdi_nrdy始終無效(為高)，在發(fā)送數(shù)據(jù)前fpdo_syn先有效(為低)，此時fpdo_dvalid仍無效(為高)。在傳輸數(shù)據(jù)時，fpdo_dvalid有效(為低)，在時鐘fpdo_strobp的升高沿將數(shù)據(jù)通過fpdp總線送出。4 結(jié)束語從以上的分析得出以下結(jié)論：(1)該設(shè)計中，fpdp總線以其特有的前面板方式和傳輸機制，有效地