高級動態(tài)性能模數(shù)轉(zhuǎn)換器

1、高級動態(tài)性能模數(shù)轉(zhuǎn)換器12c/dsxxx與adc14c/dsxxxadc12c/dsxxx和adc14c/dsxxx系列模數(shù)轉(zhuǎn)換器內(nèi)置高性能的采樣及保持和高精度帶隙參考，輸入帶寬高達(dá)1ghz，因此可以支持中頻采樣工作。此外，這系列芯片輸入方面有單及雙通道，而輸出方面有并行及串行l(wèi)vds可供挑選，更簡單將或asic與模擬/數(shù)字轉(zhuǎn)換器銜接一起。這系列芯片的各型號產(chǎn)品都引腳兼容，確保系統(tǒng)可以輕易由12位升級至14位，部分芯片更可在攝氏-40至+85的廣大工業(yè)溫度范圍內(nèi)工作。單通道的型號采納32引腳的llp封裝，尺寸5mm×5mm，而雙通道的型號則采納60引腳的llp封裝，尺寸9mm

2、5;9mm。這系列模數(shù)轉(zhuǎn)換器若以1ghz以上的滿功率帶寬工作，則具有優(yōu)良的動態(tài)性能及線性度，功耗較低。這系列芯片若以高達(dá)300mhz的輸入頻率工作，其無雜散信號動態(tài)范圍(sfdr)可高達(dá)80db。若采納3.0v的供電電壓，其功耗更低至320mw。即使輸入頻率超過300mhz，信噪比仍然高達(dá)70db以上，讓系統(tǒng)設(shè)計工程師可以充分利用這個低噪聲的優(yōu)點，充實移動電話基站的接收能力。因為這系列芯片具有高帶寬及高采樣率的優(yōu)點，因此可以支持高中頻采樣。換言之，系統(tǒng)無需加設(shè)下變頻級，為系統(tǒng)節(jié)約可觀的成本，而且低功耗的特點也令系統(tǒng)更穩(wěn)定牢靠。最后要強(qiáng)調(diào)的一點是，這系列芯片的帶寬很高，因此驅(qū)動器放大器不會受太多

3、的限制，讓工程師可以精簡信號路徑的濾波系統(tǒng)。若模擬輸入頻率較低，則以80msps的采樣率工作，其信噪比可達(dá)75dbfs， sfdr可達(dá)90db，有效位數(shù)(enob)12位。若采樣率為105msps，信噪比可達(dá)74.5dbfs，sfdr可達(dá)90db，enob可達(dá)11.9位。至于直流電方面的表現(xiàn)，這系列模數(shù)轉(zhuǎn)換器的輸入偏移誤差±1mv，增益誤差±0.5%fs，微分非線性(dnl)誤差±0.5lsb，而積分非線性(inl)誤差±1.5lsb。因為這系列芯片采納先進(jìn)電路設(shè)計，因此功耗可降至最低，實際功耗則取決于工作頻率。因為時鐘輸出引腳的升高邊緣位于輸出信號眼圖

4、的中心位置，因此系統(tǒng)設(shè)計工程師可以利用時鐘輸出引腳捕獲并行的cmos輸出數(shù)據(jù)。高速傳輸?shù)慕鉀Q計劃adc14c105雙通道模數(shù)轉(zhuǎn)換器可將兩條通道的不同參數(shù)相互對準(zhǔn)，在對準(zhǔn)過程中，芯片先將所取得的cmos時鐘輸入傳送到芯片的核心，然后由一條緩沖通道再將時鐘輸入傳送到雙通道的時鐘輸入端，囫圇過程只需4個cmos柵極。此外，芯片內(nèi)部區(qū)段分隔及供電路徑極為匹配，使通道間的孔徑顫動失配不超過30fs，而通道間的孔徑延遲失配則不超過50ps。此外，這款雙通道模數(shù)轉(zhuǎn)換器的通道間增益誤差失配不超過±0.2%fs，偏移失配不超過±1mv，而通道間的串音干擾則達(dá)到-95db以上。圖1 adc14

5、c105以105msps采樣率工作時，信噪比及無雜散信號動態(tài)范圍的頻率變幻lvds是個電磁干擾極低的接口解決計劃，最適用于高速的數(shù)據(jù)轉(zhuǎn)換器，已成為高速數(shù)據(jù)傳輸?shù)臉?biāo)準(zhǔn)接口。串行l(wèi)vds輸出模數(shù)轉(zhuǎn)換器設(shè)有單線及雙線兩種不同的數(shù)據(jù)傳輸模式，這種設(shè)計的目的是要降低lvds數(shù)據(jù)傳輸率一半。單線模式適用于25msps至65msps的范圍，這個范圍內(nèi)的采樣率相當(dāng)于350mbps至910mbps的數(shù)據(jù)傳輸率。雙線模式的數(shù)據(jù)傳輸率剛好是上述傳輸率的一半，由于lvds輸出引腳的數(shù)目增強(qiáng)了一倍，因此，lvds模數(shù)轉(zhuǎn)換器若采納雙線模式工作，轉(zhuǎn)換率便可提高到50msps至105msps的范圍內(nèi)。lvds接口設(shè)有偏移模式

6、和字對準(zhǔn)模式兩種不同的數(shù)據(jù)捕獲方式，以便解串器更易捕獲數(shù)據(jù)，用戶則可根據(jù)個別應(yīng)用的需要，選用適合的數(shù)據(jù)捕獲方式。正2的數(shù)據(jù)所顯示，sd0/sd1兩條通道采納字對準(zhǔn)的模式作為預(yù)設(shè)模式。若采納偏移模式，sd0通道的數(shù)據(jù)比sd1通道的數(shù)據(jù)延遲半個字。換言之，加設(shè)雙線模式這一選項可以精簡高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計流程，使工程師的設(shè)計工作變得更為簡單。圖2 雙線模式的定時時序圖為了確保lvds接口的調(diào)試功能，芯片可以支持不同的測試模式，包括預(yù)設(shè)測試模式和用戶自選測試模式。此外，這款雙通道芯片的許多功能都可加以設(shè)定，例如，可以將個別控制引腳銜接電源或地線，然后舉行設(shè)定，也可利用串行外圍設(shè)備接口(spi)設(shè)定有關(guān)功能。圖3顯示一幅典型的眼圖，圖中清晰顯示串行l(wèi)vds接口如何傳送數(shù)據(jù)。圖中的信號以80msps或1.12gbps的速度傳送，信號顫動，例如隨機(jī)顫動、確定性顫動以及不同數(shù)據(jù)的不同顫動，都清晰顯示出來。以上顫動所產(chǎn)生的任何影響都必需計算在內(nèi)，以便取得數(shù)據(jù)捕獲窗口。這款模數(shù)轉(zhuǎn)換器為數(shù)據(jù)捕獲提供90%的窗口容限。圖3 adc14ds105 芯片以1.12gbps速度工作時的眼圖idcw=80ms/s×14bit=1.12gbps=1bit/892.9