集多性能電路的實用的調(diào)頻接收機電路設(shè)計

1、集多性能電路的實用的調(diào)頻接收機電路設(shè)計一、音芯片cxa1691，它是集調(diào)幅、調(diào)頻、鎖相環(huán)、立體聲解碼等為一體的am/fm立體聲收音ic。二、相環(huán)芯片bu2614，通過合理設(shè)計環(huán)路，頻率能夠穩(wěn)定在88108mhz。三、dc-dc變換電路，實現(xiàn)了系統(tǒng)的低功耗和單電源供電。系統(tǒng)硬件電路設(shè)計1 接收電路設(shè)計cxa1691s的電源適應范圍寬，210v范圍內(nèi)電路均能正常工作，此外，它還具有立體聲指示驅(qū)動電路以及fm靜噪等功能。因為本系統(tǒng)沒有涉及到調(diào)幅，所以芯片中的16引腳（am中頻輸入）、15引腳（波段挑選）、10引腳（am天線輸入）和5引腳（am本振）均懸空，也可接到地。將7引腳（fm本振）和12引腳（

2、fm輸入）與環(huán)路濾波器的輸入相連，從而利用鎖相環(huán)實現(xiàn)頻率的可控。詳細電路1所示。圖1 cxa1691收音電路2 鎖相計劃設(shè)計本設(shè)計的其次個主要部分是鎖相環(huán)電路的設(shè)計。在這里考慮了以下幾種計劃。計劃一：用法d/a控制壓控產(chǎn)生可變的本振頻率，該計劃的調(diào)諧方式比較容易，很簡單實現(xiàn)自動搜尋功能，而且可以微調(diào)頻率，使收音效果達到最佳狀態(tài)。通過調(diào)試軟件調(diào)試硬件，所以調(diào)試相對簡單些。但它也有兩個缺點：一是產(chǎn)生的信號幅度是量化的，不能精確地鎖定本振頻率；二是沒有環(huán)路控制，穩(wěn)定性不及鎖相環(huán)好。但是通過用法8位的dac就可以使控制電壓的步進為20mv,假如用法12位的dac，則控制更精確?？梢?，上述兩個缺點是可以

3、克服的。計劃二:采納pll頻率合成方式。pll頻率數(shù)字調(diào)諧系統(tǒng)主要由壓控振蕩器 (vco)、相位(pd)、(le)、可編程分頻器和高穩(wěn)定晶體振蕩器組成，其結(jié)構(gòu)2所示。其中參考分頻器、pd以及可編程分頻器可以所有集成在芯片bu2614內(nèi)部，vco振蕩器輸出fosc作為本振頻率。bu2614可以用來控制。高穩(wěn)定度的晶振使得本振頻率穩(wěn)定性極大地提高,而且通過單片機控制分頻系數(shù)也可以實現(xiàn)頻率步進掃描、預置電臺、電臺存儲等多種功能。圖2 鎖相原理圖上述兩種計劃都是目前產(chǎn)品設(shè)計廣泛用法的，為了使收音效果穩(wěn)定并實現(xiàn)自動搜臺的延續(xù)性，本設(shè)計采納了計劃二，電路3所示。圖3 鎖相環(huán)電路3 電源設(shè)計本系統(tǒng)的另外一個

4、有特色的部分就是dc-dc變換電路的設(shè)計。嘗試了無數(shù)辦法后，終于選用max770作為3v轉(zhuǎn)5v的電源，能夠輸出+5v，在1a徹低滿足設(shè)計要求，且紋波較小，低于100mv，若采納濾波措施效果更佳。它的電路容易，輸出電壓也相當穩(wěn)定，電路4所示。圖4 3v轉(zhuǎn)5v的電源設(shè)計4 時鐘顯示本設(shè)計采納的ds12887實時時鐘芯片采納技術(shù)制成，具有內(nèi)部晶振和時鐘芯片備份鋰電池，和常用的時鐘芯片mc146818b、ds1287的引腳兼容。采納ds12887芯片設(shè)計的時鐘電路無須任何外圍電路和器件，并具有良好的微機接口。芯片內(nèi)部含有128字節(jié)ram單元與軟件接口，其中14字節(jié)為時鐘單元和控制/狀態(tài)寄存器，114字節(jié)為通用ram，可由用戶用法，全部ram單元數(shù)據(jù)都具有掉電庇護，可用于實現(xiàn)掉電存儲的功能。本系統(tǒng)還有其他十分有特色的地方，如自動搜臺鎖臺和掉電存儲等。結(jié)束語本設(shè)計是一款容易有用的調(diào)頻接收機計劃。其中cxa1691的應用大大降低了電路設(shè)計的復雜性，它將大部分電路集成在一起，增加了系統(tǒng)的穩(wěn)定性。筆者曾利用ne564及一些輔助電路設(shè)計過收音電路，無論是收音的敏捷度還是信噪比都無法與本設(shè)計相媲美。另外它集成了音頻功率放大電路使音質(zhì)也有了質(zhì)的飛躍。鎖相環(huán)電路的設(shè)計在本設(shè)計中