設(shè)計高速電路板的注意事項

1、設(shè)計高速電路板的注意事項轉(zhuǎn)自工程專輯疊層數(shù)問題：一個好的疊層結(jié)構(gòu)是對大多數(shù)信號整體性問題和 問題的最好防范措施， 同時也最易被人們誤會。這里有幾種因素在起作用，能解決一個問題的好辦法 可能會導(dǎo)致其它問題的惡化。無數(shù)系統(tǒng)設(shè)計供給商會建議板中起碼應(yīng)當(dāng)有 一個延續(xù)平面以控制特性阻抗和信號質(zhì)量，只要成本能承受得起，這是個很好 的建議。emc 詢問專家不時建議在外層上放置地線填充(ground fill)或地線層 來控制電磁輻射和對電磁干擾的敏捷度，在一定條件下這也是一種好建議。用模型分析疊層結(jié)構(gòu)中的信號問題 然而，因為瞬態(tài)的緣由，在某些一般設(shè)計中采納這種辦法可能會碰到棘手。 首先，我們來看一對電源層/

2、地線層這種容易的狀況：它可看作為一個電容?？梢哉J(rèn)為電源層和地線層是電容的兩個極板。要想得到較大的電容值，就 需將兩個極板靠得更近(距離d)，并增大介電常數(shù)( r)。電容越大則阻抗 越低，這是我們所希翼的，由于這樣可以抑制噪聲。不管其它層怎樣支配，主 電源層和地線層應(yīng)相鄰，并處于疊層的中部。假如電源層和地線層間距較大， 就會造成很大的電流環(huán)并帶來很大的噪聲。假如對一個8 層板，將電源層放在一側(cè)而將地線層放在另一側(cè)，將會導(dǎo)致如下問題：1.最大的串?dāng)_。因為交互電容增大，各信號層之間的串?dāng)_比各層本身的串?dāng)_還大。2.最大的環(huán)流。電流圍繞各電源層流淌且與信號并行，大量電流進(jìn)入主電源層并通過地線層返回。em

3、c 特性會因為環(huán)流的增大而惡化。3.失去對阻抗的控制。信號離控制層越遠(yuǎn)，因為周圍有其它導(dǎo)體,因此阻抗控制的精度就越低。4.因為簡單造成焊錫短路，可能會增強(qiáng)產(chǎn)品的成本。特性阻抗：我們必需在性能和成本之間舉行折衷挑選，為此，我在這里對怎樣支配數(shù)字電路 板以獲得最好的si 和emc特性，談?wù)勛约旱囊娊?。的各層分布普通是對稱的。依筆者拙見，不應(yīng)將多于兩個的信號層相鄰放置；否則很大程度上將失去對si 的控制。最好將內(nèi)部信號層成對地對稱放置。除非有些信號需要連線到smt 器件,我們應(yīng)盡量削減外層的信號布線。 優(yōu)秀設(shè)計計劃的第一步是正確設(shè)計疊層結(jié)構(gòu)對層數(shù)較多的電路板,我們可將這種放置辦法重復(fù)無數(shù)次。也可以增

4、強(qiáng)額 外的電源層和地線層；只要保證在兩個電源層之間沒有成對的信號層即可。 高速信號的布線應(yīng)支配在同一對信號層內(nèi)；除非碰到因smt 器件的銜接而不 得不違背這一原則。一種信號的全部走線都應(yīng)有共同的返回路徑(即地線層)。有兩種思路和辦法來推斷什么樣的兩個層能看成一對：1. 保證在相等距離的位置返回信號徹低相等。這就是說,應(yīng)將信號對稱地布線在內(nèi)部地線層的兩側(cè)。這樣做的優(yōu)點(diǎn)是簡單控制阻抗和環(huán)流；缺點(diǎn)是地線層上有無數(shù)過孔，而且有一些無用的層。2. 相鄰布線的兩個信號層。優(yōu)點(diǎn)是地線層中的過孔可控制到最少(用埋式過孔)；缺點(diǎn)是對某些關(guān)鍵信號這種辦法的有效性下降。我喜愛采納其次種辦法。元件驅(qū)動和接收信號的接地

5、銜接最好能夠挺直銜接到與信號布線層相鄰的層面。作為一個容易的布線原則，表層布線寬度按英寸計應(yīng)小于按毫微妙計的驅(qū)動器升高時光的三分之一(例如：高速ttl 的布線寬度 為1 英寸)。假如是多電源供電，在各個電源金屬線之間必需鋪設(shè)地線層使它們隔開。不能形成電容,以免導(dǎo)致電源之間的ac 耦合。上述措施都是為了削減環(huán)流和串?dāng)_，并增加阻抗控制能力。地線層還會形成一個有效的emc“屏蔽盒”。在考慮對特性阻抗的影響的前提下，不用的表層 區(qū)域都可以做成地線層。特性阻抗 一種好的疊層結(jié)構(gòu)就能夠作到對阻抗的有效控制，其走線可形成易懂和可預(yù)測的傳輸線結(jié)構(gòu)。現(xiàn)場解決工具能很好地處理這類問題，只要將變量數(shù)目控制到最少，就

6、可以得到相當(dāng)精確的結(jié)果。但是，當(dāng)三個以上的信號層疊在一起時，狀況就不一定是這樣了，其理由很微妙。目標(biāo)阻抗值取決于器件的工藝技術(shù)。高速技術(shù)普通能達(dá)到約70 ；高速ttl器件普通能達(dá)到約80 至100。由于阻抗值通常對噪聲容限和信號切換有很大的影響，所以舉行阻抗挑選時需要十分認(rèn)真；產(chǎn)品解釋書對此應(yīng)該給出指導(dǎo)。現(xiàn)場解決工具的初始結(jié)果可能會碰到兩種問題。首先是視野受到限制的問題，現(xiàn)場解決工具只對附近走線的影響做分析，而不考慮影響阻抗的其它層上的非平行走線?，F(xiàn)場解決工具在布線前，即分配走線寬度時無法知道詳情，但上述成對支配的辦法可使這個問題變得最小。值得一提的是不徹低電源層(partial power

7、planes)的影響。外層電路板上在布線后常常擠滿了接地銅線，這樣就有利于抑制emi 和平衡涂敷(balance plating)。假如只對外層實行這樣的措施，則本文所推舉的疊層結(jié)構(gòu)對特性阻抗的影響十分極小。大量采納相鄰信號層的效果是十分顯著的。某些些現(xiàn)場解決工具不能發(fā)覺銅箔 的存在，由于它只能檢查印制線和囫圇層面，所以對阻抗的分析結(jié)果是不正確的。當(dāng)鄰近的層上有金屬時，它就象一個不太牢靠的地線層一樣。假如阻抗過低，瞬時電流就會很大,這是一個實際而且敏感的emi 問題。導(dǎo)致阻抗分析工具失敗的另一個緣由是分布式電容。這些分析工具普通不能反 映引腳和過孔的影響(這種影響通常用器來舉行分析)。這種影響

8、可能會很大，特殊是在背板上。其緣由十分容易：特性阻抗通?？捎孟率龉接嬎悖簂/c 其中，l和c分離是單位長度的和電容。假如引腳是勻稱排布的，附加的電容將大大影響這個計算結(jié)果。公式將變成：l/(c+c') c'是單位長度的引腳電容。假如象在背板上那樣之間用直線相連，就可用路電容以及除了第一和最后一個引腳之外的總引腳電容。這樣，有效阻抗就就會降低，甚至可能從80 降到8 。為了求得有效值，需將原阻抗值除以：(1+c'/c) 這種計算對于元件挑選是很重要的。延遲模擬時，應(yīng)當(dāng)考慮元件和封裝的電容(有時還應(yīng)包括電感)。要注重兩個問題。首先,仿真器可能不能正確模擬分布式電容；第二，

9、還要注重不同生產(chǎn)狀況對不徹低層面和非平行走線的影響。許多現(xiàn)場解決工具都不能分析沒有全電源或地線層的疊層分布。然而，假如與信號層相鄰的是一個地線層，那么計算出的延遲會相當(dāng)糟糕，比如電容，會有最大的延遲；假如一個雙面板的兩層都布有許多地線和vcc 銅箔，這種狀況就更嚴(yán)峻。假如過程不是的話，在一個cad系統(tǒng)中設(shè)置這些東西將會是很繁亂的。emc emc的影響因素?zé)o數(shù)，其中許多因素通常都沒能得到分析，即使得到分析，也往往是在設(shè)計完成以后，這就太遲了。下面是一些影響emc的因素：1.電源層的槽縫會構(gòu)成了四分之一波長的天線。對于金屬容器上需開安裝槽的場合，應(yīng)采納鉆孔辦法來代替。2.感性元件。我曾遇到過一位設(shè)計人員，他遵循了全部的設(shè)計規(guī)章，也作了仿真，但他的電路板仍然有無數(shù)輻射信號。緣由是：在頂層有兩個電感互相平行放置，構(gòu)成了。3.因為不徹低接地層的影響,內(nèi)層低阻抗引起外層較大的瞬態(tài)電流。 采納自衛(wèi)設(shè)計可以避開這些問題中的大多數(shù)。首先應(yīng)當(dāng)作出正確的疊層結(jié)構(gòu)和布線方略，這樣就有了好的開頭。這