數字電路講義-第四章

1、問題：問題： A、B為輸入（按鍵），輸出為為輸入（按鍵），輸出為C。設計一個電路，當。設計一個電路，當A、B任意一個有效輸入時，任意一個有效輸入時，C有效輸出。有效輸出。第四章第四章 組合電路組合電路 第一節(jié)第一節(jié) 組合電路的分析與設計組合電路的分析與設計一、組合電路特點一、組合電路特點 特點：任一時刻輸出信號的穩(wěn)態(tài)值，僅取決于該時刻的輸入特點：任一時刻輸出信號的穩(wěn)態(tài)值，僅取決于該時刻的輸入 信號，而與輸入信號作用之前電路所處的狀態(tài)無關。信號，而與輸入信號作用之前電路所處的狀態(tài)無關。例例:分析如圖電路分析如圖電路解解 ：1.求出函數表達式求出函數表達式 2.列出真值表列出真值表 3.根據真值表

2、或邏輯函數表達式確定電路的邏輯功能根據真值表或邏輯函數表達式確定電路的邏輯功能第四章第四章 組合電路組合電路 第一節(jié)第一節(jié) 組合電路的分析與設計組合電路的分析與設計二、組合電路分析二、組合電路分析 分析步驟分析步驟 1.根據電路求出函數表達式根據電路求出函數表達式 2.列出真值表列出真值表 3.根據真值表或邏輯函數表達式確定電路的邏輯功能根據真值表或邏輯函數表達式確定電路的邏輯功能 (目的：就是求輸出與輸入的關系目的：就是求輸出與輸入的關系)例例:分析如圖電路分析如圖電路解解 ：1.求出函數表達式求出函數表達式 2.列出真值表列出真值表 3.根據真值表或邏輯函數表達式確根據真值表或邏輯函數表達

3、式確 定電路的邏輯功能定電路的邏輯功能例例4-8：已知電路輸出：已知電路輸出F=B（A+C），真值表如圖，但經安），真值表如圖，但經安裝后，測出結果為裝后，測出結果為F，試診斷其故障。，試診斷其故障。例例4-8：已知電路輸出：已知電路輸出F=B（A+C），真值表如圖，但經安），真值表如圖，但經安裝后，測出結果為裝后，測出結果為F，試診斷其故障。，試診斷其故障。試診斷其故障。試診斷其故障。例：分析電路。例：分析電路。1. 求邏輯函數求邏輯函數2. 真值表真值表3. 分析功能分析功能全加器全加器ABCISCO第一節(jié)第一節(jié) 組合電路的分析與設計組合電路的分析與設計三、組合電路設計三、組合電路設計設計

4、步驟設計步驟 1.根據題意，確定輸入變量和輸出函數的數目，列真值表根據題意，確定輸入變量和輸出函數的數目，列真值表 2.化簡，求函數表達式化簡，求函數表達式 3.畫出邏輯圖畫出邏輯圖例：設計三人表決電路例：設計三人表決電路三、組合電路設計三、組合電路設計例：設例：設X、Y均為四位二進制數，他們分別是一個邏輯電路的均為四位二進制數，他們分別是一個邏輯電路的輸入與輸出，當輸入與輸出，當0X 4時時 ，Y=X+1；當；當5X 9時時 ，Y=X-1，且，且X不大于不大于9。試設計邏輯電路。試設計邏輯電路1.根據題意，確定輸入變量和輸出函數的數目，列真值表根據題意，確定輸入變量和輸出函數的數目，列真值表

5、2.化簡，求函數表達式化簡，求函數表達式3.畫出邏輯圖畫出邏輯圖三、組合電路設計三、組合電路設計例：用邏輯門設計半加器例：用邏輯門設計半加器三、組合電路設計三、組合電路設計例：用邏輯門設計例：用邏輯門設計全全加器加器思考題：計算思考題：計算8bit數據線為數據線為1 線的數量線的數量 第二節(jié)邏輯圖形符號中的關聯記號第二節(jié)邏輯圖形符號中的關聯記號一、邏輯非和極性指示符號一、邏輯非和極性指示符號 邏輯非符號是個小圓圈，當它標在符號框外輸入（或輸出）邏輯非符號是個小圓圈，當它標在符號框外輸入（或輸出）端處時，就表示該輸入（或輸出）處的端處時，就表示該輸入（或輸出）處的內部邏輯狀態(tài)與外部邏內部邏輯狀態(tài)

6、與外部邏輯狀態(tài)相反輯狀態(tài)相反 極性指示符號是半空心箭頭，當它示在符號框外輸入（或輸極性指示符號是半空心箭頭，當它示在符號框外輸入（或輸出）端處時，就表示該輸入（或輸出）處的出）端處時，就表示該輸入（或輸出）處的內部內部“1”狀態(tài)與外狀態(tài)與外部邏輯電平部邏輯電平L（低電平）相對應，內部（低電平）相對應，內部“0”狀態(tài)與外部邏輯電平狀態(tài)與外部邏輯電平（高電平）相對應（高電平）相對應，同時空心箭頭的指向還表示信息流方向，同時空心箭頭的指向還表示信息流方向 看：看：74HC688-P3邏輯邏輯電平電平第二節(jié)邏輯圖形符號中的關聯記號第二節(jié)邏輯圖形符號中的關聯記號一、邏輯非和極性指示符號一、邏輯非和極性指

7、示符號 注意：在同一張邏輯圖上，狀態(tài)標注法和電平標注法只能選注意：在同一張邏輯圖上，狀態(tài)標注法和電平標注法只能選擇其一，不可混用擇其一，不可混用 在涉及邏輯在涉及邏輯單元框內單元框內的功能時，只有邏輯狀態(tài)的概念，而且的功能時，只有邏輯狀態(tài)的概念，而且總是采用總是采用正邏輯正邏輯約定。只有在討論約定。只有在討論單元框之間單元框之間的輸入、輸出信的輸入、輸出信號線時，才會有邏輯狀態(tài)和邏輯電平兩種標注法，也才有采用號線時，才會有邏輯狀態(tài)和邏輯電平兩種標注法，也才有采用負邏輯概念的可能性。負邏輯概念的可能性。第二節(jié)邏輯圖形符號中的關聯記號第二節(jié)邏輯圖形符號中的關聯記號二、邏輯圖形符號中的關聯記號二、邏

8、輯圖形符號中的關聯記號二、邏輯圖形符號中的關聯記號二、邏輯圖形符號中的關聯記號真值表真值表二、邏輯圖形符號中的關聯記號二、邏輯圖形符號中的關聯記號二、邏輯圖形符號中的關聯記號二、邏輯圖形符號中的關聯記號二、邏輯圖形符號中的關聯記號二、邏輯圖形符號中的關聯記號二、邏輯圖形符號中的關聯記號二、邏輯圖形符號中的關聯記號例例 寫出如圖電路的輸出邏輯函數寫出如圖電路的輸出邏輯函數 二、邏輯圖形符號中的關聯記號二、邏輯圖形符號中的關聯記號例例 寫出如圖電路的輸出邏輯函數寫出如圖電路的輸出邏輯函數 第四章第四章 組合電路組合電路 第三節(jié)編碼器與譯碼器第三節(jié)編碼器與譯碼器一、編碼器一、編碼器 在選定的一系列二

9、進制數碼中，賦予每個二進制數碼在選定的一系列二進制數碼中，賦予每個二進制數碼以某一固定含義。以某一固定含義。 4-2線編碼器線編碼器 4-2線編碼器線編碼器 一、編碼器一、編碼器4-2線編碼器線編碼器 存在問題：存在問題： 1.不編碼時：不編碼時： 2.多輸入時：多輸入時： 3.擴展：擴展：有輸出有輸出00輸出輸出00無法擴展無法擴展 優(yōu)先編碼器優(yōu)先編碼器Is：輸入選通；：輸入選通；I7I0：編碼輸入；：編碼輸入；Y2Y0：編碼輸出：編碼輸出YS：輸出允許；：輸出允許；YEX：允許擴展：允許擴展EN=1使標使標的輸的輸出有效出有效 =1，允許，允許18 動作動作 優(yōu)先編碼器優(yōu)先編碼器Is：輸入

10、選通；：輸入選通；I7I0：編碼輸入；：編碼輸入；Y2Y0：編碼輸出：編碼輸出YS：輸出允許；：輸出允許；YEX：允許擴展：允許擴展優(yōu)先級別優(yōu)先級別/Z關聯，大表示優(yōu)先級別高關聯，大表示優(yōu)先級別高 優(yōu)先編碼器優(yōu)先編碼器Is：輸入選通；：輸入選通；I7I0：編碼輸入；：編碼輸入；Y2Y0：編碼輸出：編碼輸出YS：輸出允許；：輸出允許；YEX：允許擴展：允許擴展2的冪指數的冪指數第三節(jié)編碼器與譯碼器第三節(jié)編碼器與譯碼器二、譯碼器二、譯碼器 譯碼是編碼的逆過程，將輸入的每個二進制代碼賦予譯碼是編碼的逆過程，將輸入的每個二進制代碼賦予的含義的含義“翻譯翻譯”過來，給出相應的輸出信號。過來，給出相應的輸

11、出信號。 二進制二進制 2-4線譯碼器線譯碼器74LS139 輸出函數輸出函數二、譯碼器二、譯碼器注意：原變量的取處注意：原變量的取處SA1A0二、譯碼器二、譯碼器看：看：74LS139如何擴展？如何擴展？二、譯碼器二、譯碼器3-8線譯碼器線譯碼器74LS138 看：看：74LS138Y=？CPU與與RAM的連接的連接8中取中取1CPU譯碼器譯碼器緩存緩存程序程序010:0 0000 0000 0000 :1 1111 1111 1111?8K74LS138 的擴展的擴展如何擴展？如何擴展？74LS138 的擴展的擴展4-16線譯碼器線譯碼器 7415474138 應用應用例例4-2 試用試用

12、3-8線譯碼器同時實現下列邏輯函數線譯碼器同時實現下列邏輯函數 F1 (A,B,C)=m（1,2,4,7） F2 (A,B,C)=m（3,5,6,7） 并畫出電路圖并畫出電路圖BCD碼譯碼器碼譯碼器BCD碼譯碼器碼譯碼器BCD碼譯碼器碼譯碼器BCD碼譯碼器碼譯碼器BCD碼譯碼器碼譯碼器？BCD碼譯碼器碼譯碼器余余3格雷碼的形成：看卡諾圖格雷碼的形成：看卡諾圖？三、其他碼變換電路（三、其他碼變換電路（X/Y）1.BCD/7SEG譯碼器譯碼器三、其他碼變換電路（三、其他碼變換電路（X/Y）1.BDC/7SEG譯碼器譯碼器1.BDC/7SEG譯碼器譯碼器1.BDC/7SEG譯碼器譯碼器1.BDC/7

13、SEG譯碼器譯碼器1.BDC/7SEG譯碼器譯碼器1.BDC/7SEG譯碼器譯碼器1.BDC/7SEG譯碼器譯碼器103.4063.4003.400如何區(qū)分？如何區(qū)分？如何控制？如何控制？1.BDC/7SEG譯碼器譯碼器燈測試燈測試燈滅燈滅1.BDC/7SEG譯碼器譯碼器1.BDC/7SEG譯碼器譯碼器B0B3: 譯碼地址輸入譯碼地址輸入ag: 字型顯示譯碼輸出字型顯示譯碼輸出 （低電平有效，適用于（低電平有效，適用于驅動共陽極驅動共陽極LED管管 ）BI/RBO: 消隱輸入消隱輸入/串串行消隱輸出行消隱輸出RBI：串行消隱輸入：串行消隱輸入LT：燈測試輸入：燈測試輸入1.BDC/7SEG譯碼

14、器譯碼器B0B3: 譯碼地址輸入譯碼地址輸入ag: 字型顯示譯碼輸出字型顯示譯碼輸出BI/RBO: 消隱輸入消隱輸入/串行消隱輸出串行消隱輸出RBI：串行消隱輸入：串行消隱輸入LT：燈測試輸入：燈測試輸入1.正常工作：正常工作：V20=0,G21=1即：即：LT=H， BI/RBO=H， RBI=H2. 消隱輸入：消隱輸入：BI=L，G21=0譯碼輸出內部被置譯碼輸出內部被置“0”，不顯示字符，不顯示字符(全全滅滅)3.燈測試：燈測試：LT=L，BI=H，V20=1，G21=1，顯示，顯示“8”4.B=LLLL時時,RBI=L,LT=H不顯示不顯示0， G21=0,同時同時 RBO=L。G21

15、=?RBO=？ RBI=L、LT=H、CT=01.BDC/7SEG譯碼器譯碼器1.BDC/7SEG譯碼器譯碼器1.BDC/7SEG譯碼器譯碼器燈測試、顯示、熄滅、整數前為燈測試、顯示、熄滅、整數前為0、小數后為、小數后為0的顯示控制的顯示控制LTBI2. 二進碼二進碼格雷碼變換器格雷碼變換器 2. 二進碼二進碼格雷碼變換器格雷碼變換器 2. 二進碼二進碼格雷碼變換器格雷碼變換器 2. 二進碼二進碼格雷碼變換器格雷碼變換器 GB的邏輯，的邏輯，B=？2. 二進碼二進碼格雷碼變換器格雷碼變換器 第四節(jié)第四節(jié) 數據選擇器和分配器數據選擇器和分配器一、數據選擇器（一、數據選擇器（MUX-Multipl

16、exer） 從多路平行輸入數據中選擇某一路作為輸出信號的電路從多路平行輸入數據中選擇某一路作為輸出信號的電路函數表達式函數表達式一、一、 數據選擇器數據選擇器一、一、 數據選擇器數據選擇器一、一、 數據選擇器數據選擇器8選選1 數據選擇器數據選擇器16選選1 數據選擇器數據選擇器一、一、 數據選擇器數據選擇器一、一、 數據選擇器數據選擇器一、一、 數據選擇器數據選擇器應用應用實現邏輯函數實現邏輯函數 例例4-3 試用試用MUX實現邏輯函數實現邏輯函數 F(A,B,C)= AB+BC+ CA例例4-4 試用一片試用一片8選選1 MUX實現邏輯函數實現邏輯函數 F(A,B,C,D)=m(0,4,5

17、,6,9,10,14)方法一：代數法方法一：代數法方法二：降維法方法二：降維法A作為數據位作為數據位數據選擇器應用實例數據選擇器應用實例應用應用多路信號發(fā)生器多路信號發(fā)生器 數據選擇器應用實例數據選擇器應用實例應用應用序列產生器序列產生器數據選擇器應用實例數據選擇器應用實例應用應用模擬波形發(fā)生器（模擬波形發(fā)生器（CMOS型多路開關）型多路開關） 第四節(jié)第四節(jié) 數據選擇器和分配器數據選擇器和分配器第四節(jié)第四節(jié) 數據選擇器和分配器數據選擇器和分配器二、數據分配器（二、數據分配器（DMUX-Demultiplexer） 將單路數據分送到若干路中某一路的電路。將單路數據分送到若干路中某一路的電路。二、

18、數據分配器二、數據分配器二、數據分配器二、數據分配器分配器分配器選擇器選擇器二、數據分配器二、數據分配器第五節(jié)第五節(jié) 數碼的奇偶產生數碼的奇偶產生/校驗器校驗器第五節(jié)第五節(jié) 數碼的奇偶產生數碼的奇偶產生/校驗器校驗器?101怎樣檢驗奇偶？怎樣檢驗奇偶？第五節(jié)第五節(jié) 數碼的奇偶產生數碼的奇偶產生/校驗器校驗器?011第五節(jié)第五節(jié) 數碼的奇偶產生數碼的奇偶產生/校驗器校驗器校驗位校驗位Y=1奇；奇；Y=0偶偶數據位數據位奇偶控制位奇偶控制位I=1偶校驗偶校驗I=0奇校驗奇校驗?第五節(jié)第五節(jié) 數碼的奇偶產生數碼的奇偶產生/校驗器校驗器I=1偶校驗偶校驗I=0奇校驗奇校驗A-I偶個偶個1, P=1A-

19、I奇?zhèn)€奇?zhèn)€1, /P=1級聯多，延時大級聯多，延時大第五節(jié)第五節(jié) 數碼的奇偶產生數碼的奇偶產生/校驗器校驗器實際應用實際應用PPI=1偶校驗偶校驗I=0奇校驗奇校驗A-I偶個偶個1, P=1A-I奇?zhèn)€奇?zhèn)€1, /P=1奇奇D7-D0為奇，為奇，I=1，/P=0D7-D0為偶，為偶，I=1，/P=1無論哪種，傳輸線上為奇無論哪種，傳輸線上為奇第五節(jié)第五節(jié) 數碼的奇偶產生數碼的奇偶產生/校驗器校驗器實際應用實際應用PPI=1偶校驗偶校驗I=0奇校驗奇校驗A-I偶個偶個1, P=1A-I奇?zhèn)€奇?zhèn)€1, /P=1奇奇 發(fā)：發(fā)：D7-D0為奇，為奇，I=1， /P發(fā)發(fā)=0收：收：I=0，/P收收=1，D7

20、-D0為奇為奇發(fā)：發(fā)：D7-D0為偶，為偶，I=1，/P發(fā)發(fā)=1收：收：I=1，/P收收=1，D7-D0為偶為偶發(fā)：無論奇偶，收：發(fā)：無論奇偶，收：/P=1第六節(jié)第六節(jié) 用功能器件設計組合電路用功能器件設計組合電路解：設輸入：解：設輸入：A、B、C、D為四位裁判的投票結果，為四位裁判的投票結果， 1為贊同，為贊同，0為反對為反對 輸出：輸出：F1=成功、成功、F2=重試、重試、F3=失敗失敗1. 真值表真值表例例4-11 某競賽由四位裁判通過投票決定成功與否，若判成功某競賽由四位裁判通過投票決定成功與否，若判成功至少需要三票；若是兩票贊成兩票反對，則競賽必須重來；至少需要三票；若是兩票贊成兩票

21、反對，則競賽必須重來；其它情況為失敗。其它情況為失敗。1.根據題意，確定輸入變量和輸出函數的數目，列真值表根據題意，確定輸入變量和輸出函數的數目，列真值表2.化簡，求函數表達式化簡，求函數表達式3.畫出邏輯圖畫出邏輯圖第六節(jié)第六節(jié) 用功能器件設計組合電路用功能器件設計組合電路輸入：輸入：1為贊同，為贊同，0為反對為反對輸出：輸出：F1=成功、成功、 F2=重試、重試、 F3=失敗失敗1. 真值表真值表第六節(jié)第六節(jié) 用功能器件設計組合電路用功能器件設計組合電路1.真值表真值表2.邏輯函數邏輯函數3.電路圖電路圖第六節(jié)第六節(jié) 用功能器件設計組合電路用功能器件設計組合電路1.真值表真值表2.邏輯函數邏輯函數3.電路圖電路圖如果用數據選擇器？如果用數據選擇器？需要需要3個個第七節(jié)第七節(jié) 組合電路中的