2數(shù)字電路指導(計算機)02

1、一數(shù)字電路通過脈沖數(shù)字電路的實驗能驗證和鞏固所學的數(shù)字電路理論知識，使學牛初步具 備基本電路的分析和設計能力，口行擬定實驗步驟、檢查和排除故障、分析實驗結果的能力。 掌握常用儀器的使用方法并進行基本實驗操作技能的訓練，為進行后續(xù)課程的實驗打下基 礎。學生在實驗技能方而達到如下要求：1、熟練學握萬用電表、函數(shù)信號發(fā)牛器、數(shù)字電路實驗箱、示波器的正確使用方法。2、能識別和正確使用各種所需的集成塊、電阻、電位器等，熟悉集成塊的管腳功能結構。3、口行設計實驗圖、檢查和排除故障。4、能簡明扼要地用實驗測試所得的結果說明實驗所證明和解決的問題。5、對以下的實驗要求熟練掌握，并對實驗結果進行合理的分析和總結

2、。集成門電路的邏輯變換及應川；msi組合功能件的應丿山集成觸發(fā)器及應川；msi計數(shù) 器及應用實驗操作的注意事項：一. 數(shù)字邏輯實驗箱每種集成塊的內(nèi)部結構、功能、管腳不同，使用集成塊前要查好管腳圖，地和電源的接 線一定不能搞錯，一般地線用黑線，電源用紅線。每一條線使用之詢請務必檢杏，看看是否 是好的。2. 數(shù)字電路測試及故障查找、排除設計好一個數(shù)字電路后，要對其進行測試，以驗證設計是否正確。測試過程中，發(fā)現(xiàn)問題要 分析原因，找出故障所在，并解決它。（1）數(shù)字電路測試數(shù)字電路測試大體上分為靜態(tài)測試和動態(tài)測試兩部分。靜態(tài)測試指的是.給定數(shù)字電路若t 組靜態(tài)輸入值，測試數(shù)字電路的輸出值是否正確。數(shù)字電

3、路設計好后，在實驗臺上連接成一 個整的線路。把線路的輸入接電平開關，輸出線路的輸出接電平指示燈，按功能表或狀態(tài)表 要求，改變輸入狀態(tài)，觀察輸入和輸出之間的關系是否符合設計耍求。在靜態(tài)測試基礎上，按設計要求在輸入端加動態(tài)脈沖信號，觀察輸出端波形是否符合設計 要求，這是動態(tài)測試。（2）數(shù)字電路的故障查找和排除在數(shù)字電路實驗中，出現(xiàn)問題是難免的。重要的是分析問題，找出出現(xiàn)問題的原因。 當實驗中發(fā)現(xiàn)結果與預期不一致時，應仔細觀測現(xiàn)象；首先檢查儀器、儀表的使用是否上確。 在正確使用儀器、儀表的前捉下，按邏輯圖和接線圖逐級杏找向題出現(xiàn)所在。從問題所在一 級一級向前測試。在故障處首先檢查連線是否正確，確認接

4、線無誤后，檢查器件引腳是否全 部正確插進插座中，有無引腳折段、彎曲、錯插。如無上述問題檢查器件的好壞，如果一 切正常需考慮設計問題。-般地說，有四個方血的原因產(chǎn)牛問題（故障）：器件故障、接線錯誤，設計錯誤和測試 方法不止確.1、器件故障誥件故障是器件火效或器件接插問題引起的故障，表現(xiàn)為器件工作不止常。器件失效肯 定會引起工作不止常，這需要更換一個好器件.器件接插問題，如管腳折斷或者器件的某個 引腳沒插到插座中等，也會使器件工作不正常；對于器件接插錯誤有時不易發(fā)現(xiàn)，需仔細檢 查。判斷器件失效的方法是用集成電路測試儀測試器件。2、接線錯誤接線錯謀是最常見的錯謀。常見的接線錯誤包括忘記接器件的電源和

5、地；連線與插孔接觸不良；連線經(jīng)多次使用后，有可能外而犁料包皮完好；但內(nèi)部線斷；連線多接；漏接、錯 接；連線過長，過亂造成干擾。接線錯誤造成的現(xiàn)象多種多樣，例如器件的某個功能塊不工 作或工作不正常，器件不工作或發(fā)熱，電路中一部分工作狀態(tài)不穩(wěn)定等解決方法大致包括: 熟悉所用器件的功能及英引腳號，知道器件每個引腳的功能；器件的電源和地一定要接対、 接好：檢查連線和插孔接觸是否良好：檢杏連線有無錯接、多接、漏接；檢杏連線中有無斷 線。最重要的是接線前要畫出接線圖，按圖接線，不要憑記憶隨想隨接；接線要規(guī)范、整齊, 盡量走直線、短線，以免引起t擾。3、設計錯誤設計錯誤口然會造成與預想的結果不一致。原因是對

6、實驗耍求沒有吃透，或者是對所用 器件的原理沒有掌握。，因此實驗前一定耍理解實驗耍求，掌握實驗線路原理，初始設計完 成后，戍雇i鍛匿好設計述行優(yōu)化。最后畫好邏輯圖及接線圖。4、測試方法不正確如果不發(fā)生前面所述三種錯誤，實驗一般會成功。但有時測試方法不正確也會引起觀測 錯謀。例如，一個穩(wěn)定的波形，如果川示波器觀測，而示波器沒有同步，則造成波形不穩(wěn)的 假象。因此要學會正確使用所用儀器；儀表。在數(shù)字電路實驗中，尤其要學會正確使用示波 器。二. 使用萬用電表注意事項：在進行測量時，量程轉(zhuǎn)換開關應旋至相應的位置。當被測電流或電壓數(shù)值無法估計時， 應先將量程轉(zhuǎn)換開關應旋至該量程最高的一擋進行測量,根據(jù)表針偏

7、轉(zhuǎn)情況逐漸旋至合適的 量程進行讀數(shù)。測電流和電壓吋表針在接近滿度值一段范圍內(nèi)誤差最小，測電阻吋表針在中 央位置吋誤差最小。電壓表使用時應并聯(lián)在待測電路的兩端，而電流表使用時必須串聯(lián)在待測支路中。電 表的止表棒應始終接高電位一端，負表棒應接低電位一端，不能反接，以免損壞表頭。 測電阻時應將被測電路的電源關斷，測電阻應先將正、負表棒短接，校正零點。三. 使用示波器注意事項：示波器的輝度不要過亮。調(diào)節(jié)示波器時，觸發(fā)方式選擇自動，要注意掃描時間選擇開關，電壓選擇開關開關，和觸發(fā) 電平控制端三個旋鈕的配合使用，以使顯示的波形穩(wěn)定。作定量測定時，“t/div”和“v/div”的微調(diào)旋鈕應旋至“校準”位置。

8、四. 使用函數(shù)信號發(fā)生器注意事項：1、函數(shù)信號發(fā)牛器顯示的是具體的頻率，注意調(diào)節(jié)的擋位。2、信號的輸出用ttl out扌出。實驗三集成門電路的邏輯變換及應用一、實驗目的1. 熟練掌握標準與非門實現(xiàn)邏輯電路變換的技巧；2. 掌握門電路邏輯功能測試方法；3. 了解邏輯門對數(shù)字信號的控制作用。二、實驗原理：1川以實現(xiàn)基本邏輯運算和復合邏輯運算的單元電路統(tǒng)稱為門電路。常川的棊木門電路在邏輯功能上有與門、非門、與非門、或非門、與或非門和異或門等兒種。它們的邏輯農(nóng) 達式及邏輯符號如表3所示。表3邏輯門表達式及邏輯符號邏輯門命名及邏輯表達式邏輯符號與非門f= ab&o與門f=ab43或門f=a+b或

9、非門f=a + bi/異或門f=abqo非門f= a1o摩根定理為：(a + b + c + )= 4 b c(a bc摩根定理在簡化邏輯函數(shù)或進行邏輯變換時，是一個十分有用的定理。應用摩根定理可以實 現(xiàn)只用與非門或只用或非門就能完成與、或、非、異或等邏輯運算。市于在實際工作中大量 使川與非門，因此對于一個表達式，應川摩根定理，川兩次求反的方法，就能較方便地實現(xiàn) 兩級與非門網(wǎng)絡。例如：用與非門去實現(xiàn)f=ab+cd的邏輯圖，f=ab-cd = ab cdf可根據(jù)此表達式就很容易畫出用與非門表示的邏輯圖。如圖3.2所示。圖3.22.邏輯門對數(shù)字信號有控制作用?？刂频脑砗芎唵?，就是利用邏輯門的邏輯

10、功能在門的一端加上控制信號（“1”電平或“o”電子），rh控制信號決定門電路的打開或關閉。當 門電路處于打開狀態(tài)時，數(shù)字信號被傳輸，門電路處于關閉狀態(tài)時，則數(shù)字信號無法通過。 至于控制信號是1還是0則由門電路的邏輯功能所決定。表3.3列出各種門電路控制數(shù)字信 號的方法和功能。表3.3門電路邏輯功能及對數(shù)字信號控制名稱邏輯功能邏輯符號控制倍號、輸入信號、輸岀信號關系二輸入瑞與門有0必0 全1必1a r &f控制信號為1 輸人輸岀同相；控制信號為0 信號不傳輸,輸出為0二輸入端與非門有0必1 全1必0a b &0f控制信號為1,輸人輸岀反相；控制倍號為0, 信號不傳輸,輸出為1二輸

11、人瑞或門有1必1 全0為0ab> 1f控制值號為0,輸入輸出同相；控劇信號為1. 倍號不傳輸,輸出為1二輸入端或非門有1必0 全0必1ab>1>f控制信號為0,輸入輸出反相;控制信號為1, 信號不傳輸、輸出為0異或門相異為1 相同為0ab1f控制信號為1,輸入輸出反相;控制信號為0, 輸人輸出同相單個邏輯門對數(shù)字信號只能作簡單的控制，如果功能較為復雜，則往往要組合邏輯電路來完 成。門控概念雖然簡單，但卻是分析組合邏輯電路的一個很有用的方法。三、實驗設備及器件 數(shù)字邏輯實驗箱萬用表74ls0274ls20 74ls10 等元器件 74ls00卩u、實驗內(nèi)容:用ttl與非門和或非

12、門分別組成下列門電路，并測試它們的邏輯功能。與非門 f= ab或非門 f=a + b用ttl與非門實現(xiàn) 異或門f=abf=ac+bc+ab用與非門設計一個四人無棄權表決器，需要有三分之二以上贊成才獲通過。檢測所設計 電路的邏輯功能。以上實驗要求記錄實際檢測結果并進行分析，設計性任務應有設計過程和設計邏輯圖。實驗五msi組合功能件的應用一、實驗h的：1. 掌握譯碼器的工作原理及使用方法。2. 掌握數(shù)據(jù)選擇器的工作原理及使用方法。3. 掌握全加器的工作原理及使用方法。二、實驗原理1、譯碼器是數(shù)字電路中用得很多的一種多輸入多輸出的組合邏輯電路。它的作用是把 規(guī)定的代碼進行“翻譯”，變成相應的狀態(tài)，使

13、輸出通道中相應的一路有信號輸出。完成一 種譯碼功能的電路稱為譯碼器。它不僅用于代碼轉(zhuǎn)換、中斷的數(shù)字顯示，述用于數(shù)據(jù)分配、 存儲器尋址、組合邏輯信號等場合。當前廠家生產(chǎn)的二進制譯碼器大多數(shù)具有多路分配的功能：如24線譯碼器、74ls139, 38線譯碼器74ls138, 410線譯碼器74ls42等。由于譯碼器種類很多，所以在設計的 邏輯電路里，應選川適當器件去實現(xiàn)，這才是最佳的選輯。卞面以：74ls138譯碼器為例加 以說明。圖5.1是74ls138譯碼器的邏輯電路圖和管腳圖，其功能表見表5.2所列。圖5.1表5.2輸入輸出sis 2+ s 3a2 a| aqyoy.y2y3r4y5y6y70

14、xxxx11111111x1xxx1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110yi?5気111 11116)1514131274lsi38ii1091234567811川1ai1 1sx s215i1yi1gad由邏輯電路圖及功能表可知，其中a。a2是譯碼器的輸入端，s|s3為譯碼器數(shù)據(jù)選擇 端。當sr, s2+s3=o時，則根據(jù)譯碼器選擇輸入條件在相應的輸出端有信號輸出“0”，即 低電平有效。例如：當a2、a|、a

15、o為000時，則y(f0,其它輸出端均為“1”(無信號輸出)。 作為分配器工作吋，數(shù)據(jù)輸入可由si端輸入，也可以由s2+s3端輸入。當數(shù)據(jù)由j輸入時，s2+s3=(),則si輸入的數(shù)據(jù)由譯碼器輸入選擇條件在相應的輸出 端傳送出去。例如：當a?、a|、ao為101時，則傳送出去的是反碼。同樣，數(shù)據(jù)信號由s2+s3 輸入時，s尸1,則傳送出去的是原碼。山此口j見，具有分配功能的譯碼器作分配工作時，當輸入數(shù)據(jù)信號確定后，所有的輸出 端屮只有一個由譯碼選擇所確定的輸岀端有輸出?，F(xiàn)在用74ls138譯碼器實現(xiàn)邏輯函數(shù)舉一實例:f= abc + abc + abc + abcabc abc abc abc

16、根據(jù)此表達式就可以畫出邏輯電路圖，如圖5.3所示。2. 數(shù)據(jù)選擇器又叫多路選擇器或多路開關，它是多輸入、單輸出的組合邏輯電路。當在選擇 器的控制端加上地址碼，就能從多個數(shù)據(jù)中選擇一個數(shù)據(jù)，傳送到一個單獨的信息通道 上，。它除了進行數(shù)據(jù)選擇外，還可以用來產(chǎn)生復雜的隊i數(shù)，實現(xiàn)數(shù)據(jù)傳輸與并-串轉(zhuǎn)換等 多種功能。目前，數(shù)據(jù)選擇器規(guī)格有十六選一74ls150、丿噬一 74ls151、雙四選一 74ls153和四 二選一 74ls157 等。圖5.3下而簡介ttl中規(guī)模數(shù)據(jù)選擇器74ls153的使用特點。圖5. 4為74lsi53的邏輯圖及管腳圖，表5.5為其功能表。sidu 久aiaudy6dny2k

17、v si 4(>63 62 6) dy2圖5.4表5.574ls1s3功能表aia（）syxx10000do010di100d2110d3從圖5.4中看出74ls153包含兩個完全相同的四選一電路，只是地址選擇是共用一組 信號。這樣一片組件就可以實現(xiàn)四路二位二進制信息傳送。圖中do-d3為四路數(shù)據(jù)輸入，y為數(shù)據(jù)輸出端，a】、a。為地址選擇控制端，£為輸出 選通控制端，其作川是控制選擇器處于“工作”或“禁止”狀態(tài)。利川它還可以進一步擴人電路的功能。當選通端5=0,選擇器處于工作狀態(tài)，其輸出的內(nèi)容就決定于地址碼選擇下的那一路數(shù)據(jù)輸入狀態(tài)。當5=1,選擇器處于禁止狀態(tài)，無論地址碼怎么

18、變換，y總是等 于0。例用四選一數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)f= abc + abc + ab c+abc（a）用數(shù)據(jù)選擇器的地址碼a】、ao分別表示函數(shù)f式中的a、b。（b）寫il! f的最小項z和表達式f= abc + abc + ab c+abc=m（）c +mc+m2c+m3cf每一位都應該考慮來口低位的進位。將（c）寫出數(shù)據(jù)選擇器表達式3y=，midia<=（）（d）令y=f,對兩式進行比較可得：bdo= c，d二c, d2=c, dg=c（e）畫出邏輯圖,見圖5. 6所示。除上而提到的數(shù)據(jù)選擇器應用以外，它還 可以用于多通道的數(shù)據(jù)傳送，進行數(shù)據(jù)比較， 實現(xiàn)并行串行數(shù)據(jù)的轉(zhuǎn)換以及擴展

19、其它電c路的功能等等。全加器兩個多位二進制數(shù)相加時，除了最低位以外，兩個對應位的加數(shù)和來白低位的進位3個數(shù)相加，這種運算稱為全加，所用的電路稱為全加 器。即每一位全加器有3個輸入端:ai（被加數(shù)）、bi（加數(shù)）、cm，（低位向本位的進位）,2個 輸出端:si（和）和g（向高位的進位）。根據(jù)二進制加法運算規(guī)則可列出全加器真值表，如表5.所示。表全加器真值表輸入輸出cmaibisici0000000110010100110110010101011100111111實現(xiàn)全加器邏輯功能的方案是多種多樣的，可用異或門74ls86和與非門實現(xiàn)，也可用 74ls183、74ls283 實現(xiàn)。三、實驗設備及器

20、件1. 數(shù)字邏輯實驗箱一臺2. 萬用表一臺3. 元器件74ls138、74ls20、74ls153、74ls04、74ls86、74ls00四、實驗內(nèi)容：1、使川一個3線一8線譯碼器74ls138和與非門74ls20設計一個1位二進制全減器，畫出設計邏輯圖，檢測并記錄電路功能。2、使川一個4選1數(shù)據(jù)選擇器74ls153和反相器74ls04設計一個1位二進制全減器，畫 出設計邏輯圖，檢測并記錄電路功能。3、用異或門74ls86和與非門74ls00設計一個一位二進制全加器，畫出設計邏輯圖，檢測 并記錄電路功能。實驗六集成觸發(fā)器及應用一、實驗目的1、掌握基本rs、jk、d觸發(fā)器的邏輯功能測試2、掌握

21、時序電路的設計和檢測二、實驗原理觸發(fā)器是構成時序電路的基本邏輯單元。它具有兩個穩(wěn)定狀態(tài)，即“0”狀態(tài)和“1”狀 態(tài)。只有在觸發(fā)信號作川下，才能從原來的穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)樾碌姆€(wěn)定狀態(tài)。因此觸發(fā)器是一 種具有記憶功能的電路，可作為二進制存貯單元使丿u。觸發(fā)器種類很多，按其功能可分為基本rs觸發(fā)器、jk觸發(fā)器、d觸發(fā)器和t觸發(fā)器 等；按電路的觸發(fā)方式又可分為電位觸發(fā)器型、主從型、維阻性、邊沿觸發(fā)器型等?；緍s觸發(fā)器是各種觸發(fā)器屮最基木組成部分，它能存貯一位二進制信息，但有一定 約束條件。例如用與非門組成的rs觸發(fā)器的r、s不能同時為“0”，煩ij當r、s端的“0” 電平同時撤銷后，觸發(fā)器的狀態(tài)不定。因

22、此只r=s=0的情況不允許出現(xiàn)?；緍s觸發(fā)器的用途z是作無抖動開關。例如在圖6所示的電路中，當開關s 接通吋，由于機械開關在扳動的過程中，存在接觸抖動，使得f點電壓從+5v直接地躍降 到0v的一瞬間(兒十毫秒)，會發(fā)生多次電壓抖動，相當產(chǎn)生連續(xù)多個脈沖信號。如果利用 這種電路產(chǎn)生的信號去驅(qū)動數(shù)字電路，則可能導致電路發(fā)生誤動作。這在某些場合是絕對不 允許的，為了消除機械開關的抖動，可在開關s與輸出端a之間接人一個rs觸發(fā)器(見圖 6. 2所示)，就能使f端產(chǎn)生很清晰的階躍信號。那么這種帶rs觸發(fā)器的打關通常稱為無 抖動開關(或稱邏輯開關)。而把有抖動的開關稱為數(shù)據(jù)開關。+5v(a )電路(b)

23、清楚跳躍(c)多次抖動圖6. 1開關接觸抖動圖6. 2無抖動開關電路'itl集成觸發(fā)器主耍有三種類型：鎖存器、d和jk觸發(fā)器。鎖存器是電位型觸發(fā)器， 由于它存在“空翻”，不能用于計數(shù)器和移位寄存器，只能用于信息寄存器。維阻d觸發(fā)器, 克服了 “空翻”現(xiàn)象，所以稱作維阻型觸發(fā)器。主從型觸發(fā)器，雖然克服了 “空翻”，但存 在一次變化問題，即在cp=1期間，j、k端若有干擾信號，觸發(fā)器可能產(chǎn)生謀動作，這就 降低了它的抗干擾能力，因而使用范圍就受到一定的限制。邊沿觸發(fā)型jk觸發(fā)器抗干擾性能較好，故應用廣泛。圖6. 3是集成jk、d觸發(fā)器的邏輯符號。圖中rd輸入端為復位端，s。為置位輸入端, 端

24、旁的小圓圈表示低電平驅(qū)動。當rd和sd端加“0”信號驅(qū)動時，觸發(fā)器的狀態(tài)不受cpd±jqq(b)圖6.3及控制輸入端所處狀態(tài)的影響。cp為時鐘輸入端，在sd=rd=1時，只令在cp脈沖的作川 時，才能使觸發(fā)器狀態(tài)更新。cp端有小圓圈，表示該觸發(fā)器在cp產(chǎn)脈沖的負沿時翻轉(zhuǎn)。 cp端沒有小圓圈，表示該觸發(fā)器在cp脈沖的正沿時翻轉(zhuǎn)。在部分國外的觸發(fā)器符號中， cp端的小惻圈上加有尖角標志，表示該觸發(fā)器是負沿觸發(fā)的邊沿觸發(fā)器，如圖6. 3(c)所示。 j、k、d為觸發(fā)器的控制信號輸入端，它們是觸發(fā)器更新狀態(tài)的數(shù)據(jù)。若j、k、d有兩個或兩個以上的輸入端時，就將這些端子畫成與門形式，如圖6. 3

25、(a)、(b)屮所示。q和q為兩個互補輸出端。通常把q=l, 0=0的狀態(tài)，定為觸發(fā)器的1狀態(tài)，而把q=0, 0 = 1的狀 態(tài)，定為觸發(fā)器的0狀態(tài)。為了止確使用觸發(fā)器，首先要掌握觸發(fā)器的邏輯功能。rs觸發(fā)器的特性方程：qn+,=s+qn (rs=0為約束條件)d觸發(fā)器的特性方程：qn+,=d瓜觸發(fā)器的特性方程：邏輯功能掌握了，還要注意觸發(fā)器對cp脈沖與控制輸入信號之間互相配合的要求。一 般來說，邊沿觸發(fā)器要求控制輸入端信號超前cp脈沖的觸發(fā)邊沿一段時間建立，并在觸發(fā) 邊沿到達后繼續(xù)保持一段時間。各種邊沿觸發(fā)器對建立和保持時間上有所差別。主從觸發(fā)器 則要求控制輸入信號在cp=1期間不應發(fā)牛變化

26、，否則將可能導致觸發(fā)器錯誤輸出。因此， 在設計電路時，應加以注意。觸發(fā)器的應用范圍很廣，它可以構成各種各樣的計數(shù)器、移位寄存器等。至丁計數(shù)器的 設計方法在數(shù)字電路理論書里都有章可查，這里就不再重復。三、實驗設備及器件數(shù)字邏輯實驗箱一臺示波器一臺萬用表一臺元器件 74ls7474ls11274ls00 等四、實驗內(nèi)容1、d觸發(fā)器(74ls74)的功能測試(1) 按表6. 4要求改變sd和rd，觀察q和q的狀態(tài)°表6.4sd和rd功能測試cpdsdrdqqxx11xx1itoxx1ot1xx1t01xx0t11按表6. 5的要求，測試并記錄觸發(fā)器的邏輯功能。(表中0t1為上升沿；1t0為

27、下降 沿。cp脈沖應由單脈沖源來供給)。農(nóng)6.5 d觸發(fā)器邏輯功能測試dcpqn+lqn=oqn=l0o->1ito1ot1ito(3)使觸發(fā)器處于計數(shù)狀態(tài)(0md相連接)，cp端輸入脈沖f=10khz的方波信號，記錄 cp、q和0的工作波形。2、jk觸發(fā)器(74ls112)的功能測試(1)按表6. 6要求測試并記錄觸發(fā)器的邏輯功能。表6.6jk觸發(fā)器邏輯功能測試jkcpq n+1qn=oqn= 100ot11 to01ot1ito10ot1ito11ot1ito使觸發(fā)器處j：計數(shù)狀態(tài)（j=k=i）, cp端輸入脈沖f=iokhz的方波信號，。記錄cp、q和0工作波形。（如果示波器看不出

28、，可用發(fā)光二極管燈l來看。）3、使用jk觸發(fā)器設計一個二進碼三進制的同步減法計數(shù)器.要求寫出設計的過程，i田i出 邏輯圖；測試并記錄電路的狀態(tài)轉(zhuǎn)換真值衣；觀察并記錄時鐘脈沖和各級觸發(fā)器輸出的工作 波形。（由于輸出波形的不對稱性，應特別注意測試方法，正確觀察它們的吋間關系。如果 示波器看不出，可用發(fā)光二極管燈l來看。）。實驗七msi計數(shù)器及應用一、實驗目的1. 掌握msi計數(shù)器的邏輯功能及其特點；2. 熟悉msi時序功能件的應用；3. 熟悉顯示譯碼器和數(shù)碼管的使用方法。二、實驗原理計數(shù)器是數(shù)字系統(tǒng)中必不可少的組成部分，它不僅用來計輸入脈沖的個數(shù)，述大量用于 分頻、程序控制及邏輯控制等。msi計數(shù)

29、器種類繁多，其分類方式大致有以下三種： 第一種：按計數(shù)器的進制分。通常分為二進制、i進制和n進制計數(shù)器。笫二種：按計數(shù)脈沖輸入方式不同，可分為同步計數(shù)器和異步計數(shù)器兩大類。同步計數(shù)器是 指內(nèi)部的各個觸發(fā)器在同一時鐘脈沖作用下同時翻轉(zhuǎn)，并產(chǎn)生進位信號。其計數(shù)速度快、工 作頻率高，譯碼時不會產(chǎn)牛尖峰信號。而異步計數(shù)器中的計數(shù)脈沖是逐級傳送的，高位觸發(fā) 器的翻轉(zhuǎn)必須等低一位觸發(fā)器翻轉(zhuǎn)后才發(fā)生。其計數(shù)速度慢，在譯碼吋輸出端會出現(xiàn)不應有 的尖峰信號，但其內(nèi)部結構簡單，連線少，成木低，因此，在一般低速場合中應用。第三種：按計數(shù)加減分類。則有遞増計數(shù)器，遞減計數(shù)器和町逆計數(shù)器。其中可逆計數(shù)器又 有加減控制式

30、和雙時鐘輸入式兩種。下而我們僅以74ls90. 74ls161為例介紹一下msi計數(shù)器一般使用方法，對于表中的 其他器件更詳細功能介紹請參閱有關手冊。1. 異步計數(shù)器74ls90 i作原理介紹：74lls90是一種典型的集成異步計數(shù)器，它可以實現(xiàn)二一五一十計數(shù)的功能，它具有以下性 能特點：采用8421碼，雙時鐘輸入十進位計數(shù)；（2）可直接置“0”，置“9”；（3）qa輸出可以二進制計數(shù)，qa與外部b點連接可得到i進位計數(shù)。圖7. 1為，為74ls90的功能表圖7.2為74ls90的邏輯圖及管腳圖表7. 1為74ls90的功能表。r端輸入輸出k）（i）k）只9(1)r9qnqcqbqa110x0

31、00011x00000xx111001x0x0計數(shù)0x0x0xx0x00xcpi1nc1qi qd gnd qtiilliqe141312 1110 98)74ls9012345671cph1/?<xl»illir tk2i ncv rm1rz圖7.2為74ls90的邏輯圖及管腳圖由圖72可見,74ls90由四個觸發(fā)器及附加門組成,它有兩個時鐘脈沖輸入端c<、cph o兩個清零輸入端ro、ro（2）,兩f置“9”輸端r9（）、r%2），四個輸出端qdqcqbqa，兩個nc端（空腳）。從功能表我們便清楚地知道它的功能。利用74ls90的ro（】）、ro（2）和 心】八、rg

32、（2）可以實現(xiàn)復位和置位功能。當r%】），r9兩個輸 入端全為“1”時，無論ro（i）、ro為何狀態(tài)，計數(shù)器置“9”；當ro、ro都為“1”時, 皿、r9（2）中有一個為“0”時,計數(shù)器清零。當ro、r9,輸入端都為低電平時,74ls90 方可計數(shù)。計數(shù)功能如下： 時鐘脈沖從a端輸入，從qa端輸出，則是二進制計數(shù)器。 時鐘脈沖從b端輸入，從qd、qc、qb。端輸出，則是異步五進制加法計數(shù)器，其計數(shù)狀 態(tài)見表7. 3。 當qa和cpb端相連，時鐘脈沖從a端輸入，從qd、qc，qb> qa端輸出，則是8421碼 十跡制計數(shù)器。其計數(shù)狀態(tài)見表7. 4。 當a端和qd端相連，時鐘脈沖從b端輸入，

33、從qd、qc、qb、qa端輸出，則是5421碼 十進制計數(shù)器，其計數(shù)狀態(tài)見表7. 4。 利用置“0”端和置“9”端，nj以實現(xiàn)n進制計數(shù)器，當n>10時，nj用計數(shù)器級聯(lián)反饋 方式去實現(xiàn)。2. 四位二進制同步計數(shù)器74ls161：該計數(shù)器能同步并行預置數(shù)據(jù)、異步清零，具有清零置數(shù)，計數(shù)和保持四種功能，且具 有進位信號輸出端、可串接計數(shù)使用。圖7. 5為其邏輯電路圖和管腳圖，表7. 6為其功能 表。表7.3計數(shù)輸出qdqqb00001001201030114100表7.4計數(shù)8421 碼5421 碼qdqcqbqaqdqcqbqa000000000100010001200100010300110011401000100501011000601101001701111010810001011910011100從邏輯圖和功能表可知，該計數(shù)器有清零信號rd，使能信號ep、et,置數(shù)信號ld, 時鐘cp和四個數(shù)據(jù)輸入端do、d