第5章 中央處理器1

1、電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 計算機組成與系統(tǒng)結構計算機組成與系統(tǒng)結構（第（第2 2版）版）電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院復習：計算機復習：計算機5 5大組成部件大組成部件ProcessorControlDatapathOutputInputMemory100101001011000000101001010100011111011101100110100101001011000010010100101100001001010010110000電子科技大學計算機

2、科學與工程學院電子科技大學計算機科學與工程學院 取指令取指令分析指令分析指令執(zhí)行指令執(zhí)行指令取操作數(shù)取操作數(shù)寫結果寫結果PCPC下一條指令跳轉指令電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 指令執(zhí)行過程中數(shù)據(jù)所經(jīng)過的路徑。 組合邏輯部件 加法器、ALU、多路選擇器、符號擴展器 存儲部件 寄存器、寄存器堆、存儲器電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 n 時鐘方法（Clocking Methodology） 什么時候可以從存儲單元中讀數(shù)據(jù) 什么時候可以將數(shù)據(jù)寫入存儲單元n 典型時鐘方法 電平觸發(fā)（高電平觸發(fā)、低電平觸發(fā)）高電平觸發(fā)高電平觸發(fā)低電平觸

3、發(fā)低電平觸發(fā)電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 邊沿觸發(fā)（上升沿、下降沿） 電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 n 操作時序 組合控制Clock（寄存器）輸出MUX（寄存器）輸入第1個時鐘上升沿輸出變化 組合邏輯處理第2個時鐘上升沿存儲 電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 邏輯設計慣例ClockMUXn 時序的安排對硬件邏輯設計非常重要 傳播延時 建立延時ADD電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 組合邏輯單元組合邏輯單元組合邏輯（電路）元件，不受時鐘信號的控制，組合邏輯的輸出

4、只取決于當前輸入。電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 狀態(tài)元件狀態(tài)元件狀態(tài)元件具有存儲功能，其狀態(tài)可以被改變和讀出。D QClkClkDQSetupHold電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 時序控制時序控制 同步系統(tǒng)同步系統(tǒng)(Synchronous system)(Synchronous system) 所有動作有專門時序信號來定時 由時序信號規(guī)定何時發(fā)出什么動作 例如，指令執(zhí)行過程每一步都有控制信號控制，由定時信號確定控制信號何時發(fā)出、作用時間多長 什么是時序信號？什么是時序信號？ 同步系統(tǒng)中用于進行同步控制的定時信號，如時鐘信號

5、電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 時序控制時序控制 指令周期指令周期 取并執(zhí)行一條指令的時間 每條指令的指令周期肯定一樣嗎？電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 時序控制（早期計算機的三級時序控制）時序控制（早期計算機的三級時序控制）機器周期節(jié)拍脈沖取指取指計算計算存結果存結果電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 現(xiàn)代計算機的時鐘周期現(xiàn)代計算機的時鐘周期Clk寄存器的輸入可變化SetupHold.Setup HoldClkClk電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 早期累加器型指

6、令系統(tǒng)數(shù)據(jù)通路早期累加器型指令系統(tǒng)數(shù)據(jù)通路最簡單的數(shù)據(jù)通路結構 取指令數(shù)據(jù)路徑為： PCMAR, Read M, MMBRIBRIR取操作數(shù)、運算、送結果的數(shù)據(jù)路徑為： 操作數(shù)地址MAR, Read M, MMBRALU輸入端, ACALU輸入端, ALU操作, ALU結果AC， AC MBR, Write M電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 單總線數(shù)據(jù)通路單總線數(shù)據(jù)通路電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 實現(xiàn)方式概述實現(xiàn)方式概述n 一條指令的執(zhí)行步驟：一條指令的執(zhí)行步驟： 取指令取指令根據(jù)PC寄存器的值取出要執(zhí)行的指令，然后PC

7、內容加4。 取操作數(shù)取操作數(shù)根據(jù)指令中操作數(shù)字段，選擇讀取1或2寄存器、或立即數(shù)送ALU(運算器)。電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 實現(xiàn)方式概述實現(xiàn)方式概述 分析指令分析指令將指令中的操作碼送控制器，分析指令的功能，產生相應的控制信號。 執(zhí)行指令執(zhí)行指令ALU根據(jù)控制器產生的控制信號完成指令規(guī)定的操作。電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 實現(xiàn)方式概述實現(xiàn)方式概述n 分析分析MIPS指令非常規(guī)整，分指令非常規(guī)整，分3類：類：1. 存儲訪問存儲訪問sw、lw2. 算術邏輯算術邏輯add、sub等：操作均為寄存器addi、subi等：有

8、一個操作數(shù)為立即數(shù)3. 分支分支beq、j等電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 實現(xiàn)方式概述實現(xiàn)方式概述寄存器寄存器堆堆ALU數(shù)據(jù)數(shù)據(jù)存儲器存儲器指令指令存儲器存儲器MUXMUX加法器加法器加法器加法器MUXPC4n 一個MIPS子集的基本實現(xiàn)電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 4.1.2 實現(xiàn)方式概述實現(xiàn)方式概述n 硬件的設計硬件的設計 從存儲器中取出指令 執(zhí)行指令規(guī)定的操作n 設計時需要考慮的因素設計時需要考慮的因素 代價 速度 功耗電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 設計步驟：設計步驟：1. 分析指

9、令集；2. 數(shù)據(jù)路徑的需求；3. 選擇數(shù)據(jù)部件；4. 時鐘建立方法；5. 按要求形成數(shù)據(jù)路徑；6. 為每條指令確定控制信號；7. 形成產生控制信號的控制邏輯；電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 要實現(xiàn)的要實現(xiàn)的MIPSMIPS指令指令 R R型指令型指令指令31:2625:2120:1615:1110:65:0add000000rsrtrd00000100000sub000000rsrtrd00000100010subu000000rsrtrd00000100011slt000000rsrtrd00000101010sltu000000rsrtrd00000101

10、011電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 要實現(xiàn)的要實現(xiàn)的MIPSMIPS指令指令 I I型指令型指令指令31:2625:2120:1615:0ori000110rsrtimmediateaddiu001001rsrtimmediatelw100011rsrtimmediatesw101011rsrtimmediatebeq000100rsrtimmediate電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 要實現(xiàn)的要實現(xiàn)的MIPSMIPS指令指令 J J型指令型指令指令31:2625:0功能j000010address跳轉電子科技大學計算機科學

11、與工程學院電子科技大學計算機科學與工程學院 MIPSMIPS指令格式指令格式oprsrtrdshamtfunc6位5位5位5位5位6位31 2625 2120 1615 1110 650oprsrtimmediate6位5位5位16位31 2625 2120 1615 0opaddress6位26位31 26250R R型型I I型型J J型型電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 MIPSMIPS指令指令集集需求需求n 存儲器存儲器 取出指令 讀寫操作數(shù)n 寄存器寄存器(32位位) 讀數(shù)據(jù)(根據(jù)指令中的rs或rd) 寫數(shù)據(jù)(根據(jù)指令中的rd或rt)n PC電子科技大

12、學計算機科學與工程學院電子科技大學計算機科學與工程學院 MIPSMIPS指令指令集集需求需求n 符號擴展部件符號擴展部件n ALUn 加加4運算器運算器電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 數(shù)據(jù)通路中的組合部件數(shù)據(jù)通路中的組合部件n 3232位加法器位加法器AdderADDA32B3232SUM該信號該信號32位位電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 數(shù)據(jù)通路中的組合部件n 3232位運算器位運算器ALUALUcrtALUA32B3232ResultZeronn與ALU能執(zhí)行運算類型有關，若ALU能完成m種運算，則：Overflow電子科

13、技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 數(shù)據(jù)通路中的組合部件n 3232位位2 2選選1 1選擇器選擇器MUXMUXA32B3232CSelect32位4選1選擇器？思考題：電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 數(shù)據(jù)通路中的組合部件n 16-3216-32符號擴展器符號擴展器EXTNDEXTND1632Sign extender16-32符號擴展方法： 設符號位為S，S0，1 在原數(shù)前加16個S，構成32位數(shù)例如：0110010100001100111001010000110001100101000011001110010100001100111

14、11111111111110000000000000000電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 數(shù)據(jù)通路中的存儲部件32位寄存器RegisterEnableData InData Out3232Clockn Enable: :使能信號使能信號 0:0:時鐘邊沿到來時輸出不變時鐘邊沿到來時輸出不變 1:1:時鐘邊沿到來時輸出變?yōu)闀r鐘邊沿到來時輸出變?yōu)檩斎胼斎胱⒁猓鹤⒁猓喝裘總€時鐘邊沿都寫則不需若每個時鐘邊沿都寫則不需要要EnableEnable信號。信號。電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 數(shù)據(jù)通路中的存儲部件寄存器堆(Register

15、file)RaA3232ClockRbRwDataB3232 32-bitRegisters555n 2個輸出(組合邏輯) A輸出由Ra給出地址 B輸出由Rb給出地址n 1個寫端口(時序邏輯)寫使能Wn=1時，當時鐘邊沿到來時，將Data端口送來的數(shù)據(jù)寫入Rw指定的寄存器。Wn電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 數(shù)據(jù)通路中的存儲部件理想寄存器堆(Memory)Memory32ClockData In32AddrR/WData Outn 讀操作(組合邏輯)n 寫操作(時序邏輯)R/W=1時，當Clock邊沿到來時，將Data In端口送來的數(shù)據(jù)寫入Addr指定的寄存

16、器。R/W=0時，當Clock邊沿到來時，將Addr指定寄存器的內容從Data Out端口輸出。電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 建立數(shù)據(jù)通路n 一條指令執(zhí)行的過程 從存儲器中取指令 分析指令 執(zhí)行指令 寫結果，形成下一條指令的地址電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 取指令（Instruction Fetch）R型指令型指令Instruction - MEMPCInstructionmemoryPCADDRDATAInstructionADD4PC - PC + 4Clock電子科技大學計算機科學與工程學院電子科技大學計算機科學與工

17、程學院 R型指令取型指令取指電路的設計指電路的設計PCADD4CLKResetinstnext_pcaddrInstmemR-Fetch Circuit電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 數(shù)據(jù)路徑數(shù)據(jù)路徑R型指令型指令OprsrtrdshamtfuncRaClockRbRwDataRegfileALUZero譯碼譯碼ALUctrWnOverflow電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 數(shù)據(jù)路徑R型指令add/sub/and/or/xor)Fetch-RRegfilersrtrdControl UnitRaRbRwopfuncALUDat

18、aZeroSUMClockl Control Unit：控制器，產生各種控制信號；l Regfile：32個32位寄存器堆。ALUctrWnOverflow電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 數(shù)據(jù)路徑數(shù)據(jù)路徑I型型指令指令(1)OprsrtimmediateRaClockRbRwDataRegFileALU譯碼譯碼ZeroOverflowAWn電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 數(shù)據(jù)路徑數(shù)據(jù)路徑Load指令指令Oprsrtoffset/immediateRaClockRbRwDataRegFileALUMemoryAddrR/W譯碼譯

19、碼ZeroOverflowWn電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 Fetch-RRegfilersrtControl UnitRa RwopALUDataZero/OverflowClockALUctrWn數(shù)據(jù)路徑數(shù)據(jù)路徑Load指令指令immMEMAddrR/We電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 數(shù)據(jù)路徑Store指令Oprsrtoffset/immediateRaClockRbRwALUZeroMemoryAddrR/W譯碼譯碼OverflowRegFile電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 數(shù)據(jù)路

20、徑數(shù)據(jù)路徑分支指令分支指令n 分支指令：beq功能：電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 數(shù)據(jù)路徑數(shù)據(jù)路徑分支指令分支指令Oprsrtoffset/immediateRaClockRbRwData32 32-bitRegistersALUZero/Overflow2ADDPC+4ADDPC+4PC4PC電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 opaddress 226位位28位位4位位PCMemory字數(shù)據(jù)路徑數(shù)據(jù)路徑跳轉指令跳轉指令電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 數(shù)據(jù)路徑數(shù)據(jù)路徑跳轉指令跳轉指令Opadd

21、ress2PC+4PC電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 數(shù)據(jù)路徑數(shù)據(jù)路徑合并合并目標：把各種功能的數(shù)據(jù)路徑合并 取指令 R型指令 Load/Store指令 分支指令n 基本方法：使用多路選擇器。MUXA32B3232CSelect電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 取指電路（滿足取指電路（滿足3 3種類型指令）種類型指令）關鍵：主要是確定下一條指令的地址。 R型指令： 轉移指令： 轉移指令：電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 取指電路（滿足取指電路（滿足3 3種類型指令）種類型指令）Fetch Circ

22、uit電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 取指電路（滿足取指電路（滿足3 3種類型指令）種類型指令）n 功能描述當Clk產生上 升沿跳變時：電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 取指電路（滿足取指電路（滿足3 3種類型指令）種類型指令）Fetch CircuitADDPCADDMUX4InstMem電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 R R型指令與型指令與Load/StoreLoad/Store指令合并指令合并n 指令操作碼差異R R型型Load/StoreLoad/Store指令指令譯碼譯碼0 0 0 0

23、 0 00 0 0 0 0 01 0 0 0 1 11 0 0 0 1 11 0 1 0 1 11 0 1 0 1 1譯碼譯碼電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 R R型指令與型指令與Load/StoreLoad/Store指令合并指令合并譯碼譯碼n 指令操作碼合并電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 R型指令與型指令與Load/Store指令差異（指令差異（2）OprsrtrdshamtfuncR R型型Oprsrtoffset/immediateLoadLoad/ /StoreStore指令指令RaRbRw32 32-bit Reg

24、istersRaRbRw32 32-bit Registers電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 R型指令與型指令與Load/Store指令差異（指令差異（2）- 合并處理合并處理 Oprsrtoffset/immediateOprsrtrdshamtfuncR型指令Load/Store指令RaRbRw32 32-bit RegistersMUXRegrt電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 R型指令與型指令與Load/Store指令差異（指令差異（3）R R型型Load/StoreLoad/Store指令指令32 32-bitRegi

25、stersALUOprsrtoffset/immediate32 32-bitRegistersALUMemory電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 R型指令與型指令與Load/Store指令差異（指令差異（3）- 合并處理合并處理32 32-bitRegistersALUMUXaluimmMemory電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 MemoryR型指令與型指令與Load/Store指令差異（指令差異（4）R R型型Load/StoreLoad/Store指令指令32 32-bitRegistersALU32 32-bitRegi

26、stersALU電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 R型指令與型指令與Load/Store指令差異（指令差異（4）- 合并處理合并處理ALUMemoryMUXMemtoReg電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 R型指令與Load/Store指令合并MemoryOprsrtoffset/immediateRaClockRbRwData32 32-bitRegistersALUZeroADDRWDRDWeReOprsrtrdshamtfuncMUXMUXaluimmm2regOperationR型指令Load/Store指令MUXregr

27、t電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 MemoryOprsrtRaClockRbRwData32 32-bitRegistersALUZeroADDRWDRDWeRerd000000funcMUXMUXaluimmm2regOperationMUXregrtR型指令與Load/Store指令合并(執(zhí)行R型指令)Aluimm = 0m2reg = 1regrt = 1offset/immediate00電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 R型指令與Load/Store指令合并(執(zhí)行Load(lw)型指令)MemoryOprsrtRaCl

28、ockRbRwData32 32-bitRegistersALUZeroADDRWDRDWeRerd000000funcMUXMUXaluimmm2regOperationMUXregrtAluimm = 1m2reg = 0regrt = 0offset/immediate01電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 R型指令與Load/Store指令合并(執(zhí)行Store(sw)型指令)MemoryOprsrtRaClockRbRwData32 32-bitRegistersALUZeroADDRWDRDWeRerd000000funcMUXMUXaluimmm2re

29、gOperationMUXregrtAluimm = 1m2reg = 0regrt = 0offset/immediate10電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 執(zhí)行指令：MemoryInstructionMemoryRa Rb RwMUXDataALUMUXWDeADDRRDMUX2ADDMUXWDADDADDRPC4InstructionOperationSign ExtenderWNZeroaluimmPCSrcm2reg55516regrt電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 執(zhí)行指令：MemoryInstructionMem

30、oryRa Rb RwMUXDataALUMUXWDeADDRRDMUX2ADDMUXWDADDADDRPC4InstructionOperationSign ExtenderWNZeroaluimmPCSrcm2reg55516regrt電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 執(zhí)行指令：MemoryInstructionMemoryRa Rb RwMUXDataALUMUXWDeADDRRDMUX2ADDMUXWDADDADDRPC4InstructionOperationSign ExtenderWNZeroaluimmPCSrcm2reg55516regrt電子

31、科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 控制器單元的設計控制器單元的設計n 控制器單元的功能 根據(jù)指令操作碼和運算結果產生各種控制信號。n 設計步驟 （1）確定輸入信號 （2）確定輸出信號 （3）擬定輸出信號產生的邏輯關系 （4）畫出電路圖電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 控制器單元的設計控制器單元的設計n 輸入信號ALU電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 控制器單元的設計控制器單元的設計n 輸出信號PC源的選擇信號Fetch CircuitADDPCADDMUX4InstMem電子科技大學計算機科學與工程學院

32、電子科技大學計算機科學與工程學院 控制器單元的設計控制器單元的設計n 輸出信號目的寄存器信號選擇信號RaRbRwMUX選擇rt寄存器選擇rd寄存器RegFile電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 控制器單元的設計控制器單元的設計n 輸出信號ALU的數(shù)據(jù)輸入選擇信號ALUMUXRegFileE選擇寄存器堆輸入選擇擴展器數(shù)據(jù)輸入電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 控制器單元的設計控制器單元的設計n 輸出信號寄存器堆寫信號不寫寄存器堆32 32-bit RegistersWn寫寄存器堆RaRbRw電子科技大學計算機科學與工程學院電子科技大學

33、計算機科學與工程學院 控制器單元的設計控制器單元的設計n 輸出信號ALUMUXMemory選擇ALU的運算結果選擇存儲器數(shù)據(jù)電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 控制器單元的設計控制器單元的設計n 輸出信號存儲器讀寫信號對存儲器進行讀操作Memory對存儲器進行寫操作電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 控制器單元的設計控制器單元的設計n 輸出信號16-32數(shù)據(jù)位擴展選擇信號進行“0”擴展操作EXT進行符號擴展操作電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 控制器單元的設計控制器單元的設計n 輸出信號ALU操作控制信

34、號ALU電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 控制器單元的設計控制器單元的設計n 控制器：一個寵大的邏輯電路n 好的方法：分成多個較小的邏輯電路 較小規(guī)模的邏輯電路速度更快 較小規(guī)模的邏輯電路更容易協(xié)同工作n 顯然 func字段只與ALU的ALUctr有關 好的方法：建立一個單獨的ALU控制電路電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 控制器單元的設計控制器單元的設計ALU_CTRControlRegDstALUSrcMemtoRegRegWrMemWrExtOpPC_sel1:0ALUop2:0ALUctr2:0func5:0Op5:0Ze

35、roOverflow電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 控制器單元控制器單元-Control的設計的設計InputOutputRegDstALUScrRegWrMemtoRegMemWrExtOpPC_Sel1:0ALUOP2:0指令op5:0RT00000010100 x000 0 1ori0011010110000 1 0addiu0010010110010 0 0lw100011011101sw101011010 x11電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 InputOutputRegDstALUScrRegWrMemtoRegM

36、emWrExtOpPC_Sel1:0ALUOP2:0指令op5:0beq000100 x00 x01011 0 0j000010 xx0 x0 x11x x x控制器單元控制器單元-Control的設計的設計電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 n 控制信號的邏輯表達式控制器單元控制器單元-Control的設計的設計電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 n 確定ALU要完成的運算指令類型指令類型指令指令func功能功能判溢出判溢出ALUOPALUctrR-typeadd100000加加Y001001sub100010減減Y101subu1

37、00011減減N100slt101010SLTN111sltu101011SLTUN110I-typeorixxxxxx或或x010010addiuxxxxxx加加N000001lwxxxxxx加加xswxxxxxx加加xbeqxxxxxx減減x100100J-typejxxxxxxxxxxx000電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 ALU單元單元-輸出信號的邏輯表達式輸出信號的邏輯表達式電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 單周期單周期CPU總體電路總體電路Control UnitFetch CircuitRegFileMUXALUM

38、UXEMUXMemoprsrtrdshamtfunc電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 單周期單周期CPU的性能的性能n 假設各部件延時如下：假設各部件延時如下： 存儲讀存儲讀/寫：寫：200ps ALU、加法器：、加法器：100ps 寄存器堆讀寄存器堆讀/寫：寫：50ps 控制器控制器 -忽略不計：忽略不計：0ps 選擇器選擇器-忽略不計：忽略不計：0psn 各種指令的執(zhí)行所需的指令周期是多少？各種指令的執(zhí)行所需的指令周期是多少？電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 R型指令型指令5516RD1RD2RN1RN2WNWDRegWrit

39、eRegister FileOperationALU3EXTND1632ZeroRDWDMemReadDataMemoryADDRMemWrite5Instruction32MUXALUSrcMemtoRegADD2RDInstructionMemoryADDRPC4ADDADDMUXMUXPCSrc200ps100ps (not on critical path)100ps50ps50psLongest Path: 200ps+ 50ps+ 100ps+ 50ps400ps電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 Lw指令指令5516RD1RD2RN1RN2WNWDR

40、egWriteRegister FileOperationALU3EXTND1632ZeroRDWDMemReadDataMemoryADDRMemWrite5Instruction32MUXALUSrcMemtoRegADD2RDInstructionMemoryADDRPC4ADDADDMUXMUXPCSrc200ps100ps (not on critical path)100ps50ps50psLongest Path: 200ps+ 50ps+ 100ps+ 200ps+ 50ps600ps200ps電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 Sw指令指令551

41、6RD1RD2RN1RN2WNWDRegWriteRegister FileOperationALU3EXTND1632ZeroRDWDMemReadDataMemoryADDRMemWrite5Instruction32MUXALUSrcMemtoRegADD2RDInstructionMemoryADDRPC4ADDADDMUXMUXPCSrc200ps100ps (not on critical path)100ps50psLongest Path: 200ps+ 50ps+ 100ps+ 200ps550ps200ps電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 分

42、支指令分支指令5516RD1RD2RN1RN2WNWDRegWriteRegister FileOperationALU3EXTND1632ZeroRDWDMemReadDataMemoryADDRMemWrite5Instruction32MUXALUSrcMemtoRegADD2RDInstructionMemoryADDRPC4ADDADDMUXMUXPCSrc200ps100ps (not on critical path)100ps50psLongest Path: 200ps+ 50ps+ 100ps350ps電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 單周期

43、單周期CPU的性能的性能n 各類指令的數(shù)據(jù)路徑長度 R型指令 200 + 50 + 100+0+50 400ps Load word 200 + 50 + 100 + 200 + 50 600ps Store word 200 + 50 + 100 + 200 550ps 分支 200 + 50 + 100 350ps 轉移 200 200psn 性能受最慢指令的限制電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 其它可實現(xiàn)的方式其它可實現(xiàn)的方式n 多周期處理器 縮短指令周期 一條指令多個周期 不同類型指令所需的周期數(shù)不同 硬件代價小n 流水線處理 指令重疊執(zhí)行 盡可縮短時鐘周期數(shù)和CPI 硬件代價大，但性能更好電子科技大學計算機科學與工程學院電子科技大學計算機科學與工程學院 多周期處理器的實現(xiàn)多周期處理器的實現(xiàn)n 將指令的執(zhí)行分為多個周期n 1個時鐘周期完成1項主要任務1. 取指2. 指令譯碼和寄存器取數(shù)3. 執(zhí)行，存儲器地址計算，或分支地址計算4.