第7章 半導(dǎo)體存儲器和可編程邏輯器件

1、第7章半導(dǎo)體存儲器和可編程邏輯器件7.1半導(dǎo)體存儲器7.2可編程邏輯器件(PLD)7.1半導(dǎo)體存儲器7.1.1半導(dǎo)體存儲器的基本概念7.1.2只讀存儲器(ROM)7.1.3隨機(jī)存取存儲器(RAM)7.1.4存儲器容量的擴(kuò)展7.1.1半導(dǎo)體存儲器的基本概念1.半導(dǎo)體存儲器的分類2.半導(dǎo)體存儲器的主要技術(shù)指標(biāo)1.半導(dǎo)體存儲器的分類圖7-1半導(dǎo)體存儲器分類2.半導(dǎo)體存儲器的主要技術(shù)指標(biāo)(1)存儲容量(2)存取時間(3)存取周期(4)功耗(5)可靠性(1)存儲容量存儲容量是指存儲器內(nèi)能存儲的二進(jìn)制數(shù)的位數(shù)。存儲容量有兩種表示方法：1) 位(Bit)：位是二進(jìn)制數(shù)的基本單位，也是存儲器存儲信息的最小單位

2、，一般用小寫字母“b”表示。2) 字節(jié)(Byte)：計算機(jī)中一般用8位構(gòu)成1字節(jié)，一般用大寫字母“B”表示。(2)存取時間存儲器的兩個基本操作為讀出與寫入。存儲器從接收讀操作命令到被讀出信息穩(wěn)定在輸出緩沖器的輸出端為止的時間間隔，稱為讀出時間；存儲器從接收寫操作命令到信息被寫入存儲單元為止的時間間隔，稱為寫入時間。讀出時間與寫入時間統(tǒng)稱存取時間，一般以納秒(ns)為單位。(3)存取周期存取周期是指兩次獨立的存儲器操作所需間隔的最小時間，用Tmin表示，通常TM稍大于存取時間，原因是存儲器進(jìn)行讀/寫之后要短暫的穩(wěn)定時間，有些存儲器電路刷新需要時間。(4)功耗功耗是指每個存儲單元所耗的功率，單位為

3、W/單元，也可以用每塊芯片的總功率來表示，功耗的單位為mW/芯片。(5)可靠性可靠性是指存儲器對電磁場及溫度變化的抗干擾能力。半導(dǎo)體存儲器抗干擾能力較強(qiáng)，在高速度使用時也能正確存取。存取時間和功耗兩項指標(biāo)的乘積為延遲-功耗積，反映器件的品質(zhì)因數(shù)，是一項重要的綜合指標(biāo)。7.1.2只讀存儲器(ROM)1.ROM的基本結(jié)構(gòu)與工作原理2.ROM的分類1.ROM的基本結(jié)構(gòu)與工作原理(1)ROM的基本結(jié)構(gòu)(2)ROM的工作原理(3)ROM的輸出端與輸入端的邏輯關(guān)系(4)ROM的陣列圖表示(1)ROM的基本結(jié)構(gòu)圖7-2ROM的基本結(jié)構(gòu)框圖及邏輯圖形符號a)基本結(jié)構(gòu)框圖b)邏輯圖形符號（2）ROM的工作原理圖

4、7-3二極管構(gòu)成ROM的原理電路(2)ROM的工作原理表7-1圖7-3中ROM數(shù)據(jù)表(3)ROM的輸出端與輸入端的邏輯關(guān)系(4)ROM的陣列圖表示在使用PROM或掩膜ROM時，一般可采用陣列圖表示，圖7-4a是圖7-3 ROM的陣列圖。有二極管的地方用一個黑點“”表示；地址譯碼器構(gòu)成的與陣列用字線上的與門符號表示；存儲矩陣構(gòu)成的或陣列用位線上的或門符號表示。從而使得與陣列和或陣列的輸出與輸入變量的邏輯關(guān)系變得十分直觀。圖7-4b是圖7-4a的簡化，圖中省略了與門和或門的符號，直接標(biāo)明與陣列和或陣列。(4)ROM的陣列圖表示圖7-4ROM的陣列圖表示a)44ROM的陣列圖b)簡化陣列圖(4)RO

5、M的陣列圖表示第三步，畫出ROM的陣列圖，如圖7-5b所示。圖7-5例7-1圖a)邏輯電路b)陣列圖表7-2例7-1中函數(shù)真值表表7-3例7-1中ROM數(shù)據(jù)表【例7-2】某序列信號發(fā)生電路由74161、88ROM和74151組成，如圖7-6所示。已知ROM的內(nèi)容，見表7-4，設(shè)計數(shù)器初始工作狀態(tài)為“0000”，在時鐘CP信號的作用下，畫出輸出F的波形，并寫出相應(yīng)的序列信號。圖7-6例7-2邏輯電路表7-4例7-2中ROM數(shù)據(jù)表解：74161計數(shù)器接成十六進(jìn)制計數(shù)器，但計數(shù)輸出的最高位Q3未接，因此不需要考慮最高位Q3的變化，在時鐘脈沖的作用下，Q2Q1Q0為“000”、“001”、“010”、

6、“011”、“100”、“101”、“110”、“111”共八種狀態(tài)依次循環(huán)變化。圖7-6中將計數(shù)器的輸出Q2、Q1、Q0分別接到74151的選擇端A2、A1、A0和ROM的地址線A2、A1、A0，所以當(dāng)Q2、Q1、Q0在“000”“111”依次循環(huán)變化時，ROM的位線從上到下順序輸出圖 7-6 例7-2 邏輯電路圖7-7例7-2波形圖2.ROM的分類(1)掩膜ROM(2)一次可編程ROM(PROM)(3)可擦除可編程ROM(4)電可擦除可編程ROM(5)快閃存儲器(Flash(1)掩膜ROM掩膜ROM中存放的信息是由生產(chǎn)廠家根據(jù)需求采用掩膜工藝制作的。這種ROM出廠時其內(nèi)部存儲的信息已經(jīng)“固

7、化”在芯片內(nèi)，內(nèi)容固定不能編程，所以也稱固定ROM。在使用時只能讀出，不能編程寫入，因此通常只用來存放固定數(shù)據(jù)、固定程序和函數(shù)表等。圖7-8所示為掩膜ROM的存儲單元。圖7-8掩膜ROM的存儲單元(1)掩膜ROM(2)一次可編程ROM(PROM)圖7-9PROM的存儲單元(3)可擦除可編程ROM圖7-10EPROM的存儲單元a)疊柵MOS管的結(jié)構(gòu)b)疊柵MOS管的圖形符號c)疊柵MOS管型存儲單元(4)電可擦除可編程ROM圖7-11E2PROM的存儲單元a)浮柵MOS管的結(jié)構(gòu)b)浮柵MOS管的圖形符號c)浮柵MOS管型存儲單元(5)快閃存儲器(Flash圖7-12Flash ROM的存儲單元a

8、)疊柵MOS管的結(jié)構(gòu)b)疊柵MOS管的圖形符號c)疊柵MOS管型存儲單元7.1.3隨機(jī)存取存儲器(RAM)1. RAM的基本結(jié)構(gòu)與工作原理2. RAM的分類1. RAM的基本結(jié)構(gòu)與工作原理圖7-13RAM的基本結(jié)構(gòu)框圖及邏輯圖形符號a)結(jié)構(gòu)框圖b)邏輯圖形符號2. RAM的分類(1) 靜態(tài)隨機(jī)存取存儲器(2) 動態(tài)隨機(jī)存取存儲器(1) 靜態(tài)隨機(jī)存取存儲器圖7-14六管NMOS靜態(tài)RAM存儲單元(2) 動態(tài)隨機(jī)存取存儲器圖7-15單管動態(tài)MOS存儲單元7.1.4存儲器容量的擴(kuò)展1. 位擴(kuò)展2. 字?jǐn)U展1. 位擴(kuò)展存儲器(ROM和RAM)的位數(shù)可以是1位、4位、8位、16位、32位等。當(dāng)存儲器的字

9、數(shù)夠用而位數(shù)不夠用時，需要進(jìn)行位擴(kuò)展。位擴(kuò)展可以將多個相同芯片的地址線并聯(lián)起來實現(xiàn)。例如，將4片1位的存儲器的地址線按照高低位并聯(lián)起來，可構(gòu)成一個4位的存儲器。【例7-3】用1K1位的RAM位擴(kuò)展為1K4位RAM。解：本題中存儲器的字?jǐn)?shù)夠用，而位數(shù)不夠用，所以需要位擴(kuò)展。(1)確定芯片數(shù)：N=(1K4)/(1K1)=4片。(2)確定地址線的根數(shù)：D=log2(1K)= log2(1024)=10根。(3)用4片1K1位的RAM經(jīng)過位擴(kuò)展得到1K4位的存儲器，如圖7-16所示。圖7-16例7-3的電路將4片RAM的所有地址線、R/W、CS分別對應(yīng)并聯(lián)在一起，而每1片的I/O端作為整個RAM的I/

10、O端的1位。這種擴(kuò)展方式下所有的4片RAM將同時工作，在訪問某個地址時會對4片RAM同時進(jìn)行讀/寫操作，4片RAM的輸出信號合起來就是1個字的內(nèi)容?？偟拇鎯θ萘繛槊?片存儲容量的4倍，位數(shù)擴(kuò)大了4倍，但字?jǐn)?shù)不變，仍為1024個。如果對ROM進(jìn)行位擴(kuò)展，只需將ROM的地址線、片選端分別對應(yīng)并聯(lián)在一起即可，因為ROM芯片上沒有R/W端口。2. 字?jǐn)U展當(dāng)存儲器(ROM和RAM)的位數(shù)夠用而字?jǐn)?shù)不夠用時，需要進(jìn)行字?jǐn)U展。字?jǐn)?shù)的擴(kuò)展可以利用外加組合邏輯電路(如譯碼器)控制芯片的片選端來實現(xiàn)。解：本題中存儲器的位數(shù)夠用，而字?jǐn)?shù)也不夠用，所以需要字?jǐn)U展。(1)確定芯片數(shù)：N=(1K8)/(2568)=4片。

11、(2)確定地址線的根數(shù)：D=log2(1024)=10根。因為4片2568 位的RAM中共有1024個字，有1024個地址碼與之對應(yīng)，所以需要有l(wèi)og2(1024)=10根地址線。但是每片2568 位的RAM只有8根地址線(A7A0)，其地址范圍為0255。因此必須增加地址A9A8，使地址線增加到10根，從而得到210=1024個地址碼。4片RAM的地址分配見表7-5?！纠?-4】用2568位的RAM字?jǐn)U展為1K8位RAM。表7-5RAM地址分配表器件編號 地址范圍 (十六進(jìn)制表示)RAM (1)00 0000 0000 00 1111 1111（000H0FFH）RAM (2)01 0000

12、 0000 01 1111 1111（100H1FFH）RAM (3)10 0000 0000 10 1111 1111（200H2FFH）RAM (4)11 0000 0000 11 1111 1111（300H3FFH）由表7-5可知。只要用A9A8控制4片RAM的片選端CS，當(dāng)A9A8=00時，第(1)片RAM的CS有效；當(dāng)A9A8=01時，第(2)片RAM的CS有效；當(dāng)A9A8=10時，第(3)片RAM的CS有效；當(dāng)A9A8=11時，第(4)片RAM的CS有效。（3）用4片2568位的RAM經(jīng)過字?jǐn)U展得到1K8位的存儲器，如圖7-17所示。圖7-17例7-4的電路【例7-5】用1K4位

13、的RAM擴(kuò)展為4K8位的存儲器。解：本題中存儲器的位數(shù)不夠用，字?jǐn)?shù)也不夠用，所以需要位、字同時擴(kuò)展。(1)確定芯片數(shù)：N=(4K8)/(1K4)=8片。(2)確定地址線的根數(shù)：D=log2(4096)=12根。(3)用8片1K4位的RAM經(jīng)過位、字?jǐn)U展得到4K8位的存儲器，如圖7-18所示。圖7-18例7-5的電路表7-6RAM地址分配表器件編號 地址范圍 (十六進(jìn)制表示)RAM (1)、(5) 0000 0000 0000 0011 1111 1111（000H3FFH）RAM (2)、(6) 0100 0000 0000 0111 1111 1111（400H7FFH）RAM (3)、(7

14、) 1000 0000 0000 1011 1111 1111（800HBFFH）RAM (4)、(8) 1100 0000 0000 1111 1111 1111（C00HFFFH）7.2可編程邏輯器件(PLD)7.2.1可編程邏輯器件的分類7.2.2簡單可編程邏輯器件7.2.3復(fù)雜的可編程邏輯器件(CPLD)7.2.4現(xiàn)場可編程門陣列(FPGA)7.2.5可編程邏輯器件的編程7.2.1可編程邏輯器件的分類1.按照PLD的集成度分類2.按照PLD的編程工藝分類1.按照PLD的集成度分類集成度是PLD的一項很重要的指標(biāo)，將PLD按集成度分為簡單可編程邏輯器件(Simple PLD，SPLD)和

15、高密度可編程邏輯器件(High Density PLD，HDPLD)兩類。通常，當(dāng)PLD中的等效門數(shù)超過500門，則認(rèn)為它是高密度PLD。一般將PROM、PLA、PAL和GAL器件劃歸為SPLD類別，而將 CPLD和FPGA器件統(tǒng)稱為HDPLD。2.按照PLD的編程工藝分類PLD的編程工藝與PROM的編程工藝基本相同，按照器件編程工藝分類有熔絲型、反熔絲型、EPROM型、E2PROM型、SRAM型、Flash型等。熔絲型和反熔絲型的PLD是一次可編程器件，而且掉電后編程信息不會丟失；EPROM型、E2PROM型、Flash型的PLD均可以實現(xiàn)多次編程，而且掉電后編程信息不會丟失；SRAM型的P

16、LD可以實現(xiàn)多次編程，但是掉電后編程信息會丟失，再次上電時需要進(jìn)行重新配置。7.2.2簡單可編程邏輯器件1. PLD的陣列圖表示2. 簡單PLD的結(jié)構(gòu)1. PLD的陣列圖表示圖7-19PLD陣列圖中門電路常用畫法a)輸入緩沖器及等效電路b)與門及等效電路c)或門及等效電路圖7-20簡單PLD的結(jié)構(gòu)框圖2. 簡單PLD的結(jié)構(gòu)2. 簡單PLD的結(jié)構(gòu)表7-7簡單PLD器件可編程的位置器件名 與陣列 或陣列 輸出電路PROM 固定 可編程 固定PLA 可編程 可編程 固定PAL 可編程 固定 固定GAL 可編程 固定 可組態(tài)(1)PROMPROM中包含一個固定連接的與陣列和一個可編程連接的或陣列，出廠

17、時，或陣列的所有的交叉點均有熔絲，其陣列圖如圖7-21所示。圖中的PROM有三個輸入端(I2、I1、I0)，八個乘積項(m7m0)、三個輸出端(Q2、Q1、Q0)。PROM的結(jié)構(gòu)與ROM的區(qū)別是，ROM的與陣列和或陣列都是固定的，不可編程，而PROM的與陣列固定，但或陣列可編程。PROM也可用來實現(xiàn)邏輯函數(shù)，其方法與用ROM實現(xiàn)邏輯函數(shù)類似。(1)PROM圖7-21PROM陣列圖(2)PLAPLA中包含一個可編程連接的與陣列和一個可編程連接的或陣列，出廠時，與陣列和或陣列的所有的交叉點均有熔絲，其陣列圖如圖7-23所示。圖中的PLA有三個輸入端(I2、I1、I0)，八個乘積項(m7m0)、三個

18、輸出端(Q2、Q1、Q0)。 【例7-8】PLA和D觸發(fā)器組成的同步時序電路如圖7-26所示。根據(jù)PLA結(jié)構(gòu)，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程。圖7-26例7-8的電路【例7-9】用PLA和JK觸發(fā)器實現(xiàn)模4可逆計數(shù)器。當(dāng)X=0時，加計數(shù)；X=1時，減計數(shù)。解：第一步，畫出狀態(tài)圖，如圖7-27所示，狀態(tài)表，見表7-9。表7-9例7-9狀態(tài)表 第二步，列狀態(tài)方程，激勵方程和輸出方程 Q*1=Q1 Q*2=X Q1 Q2 Z=XQ2Q1+XQ2Q1 根據(jù)狀態(tài)方程得 J1=K1=1 J2=K2=XQ1+XQ1 第三步，畫出PLA陣列圖，如圖7-28所示。圖7-27例7-9狀態(tài)圖圖7-28例7-

19、9陣列圖圖7-29PAL的陣列圖(3)PAL1) 專用輸出結(jié)構(gòu)：這種結(jié)構(gòu)的輸出端只能輸出信號，不能兼做輸入，專用輸出結(jié)構(gòu)如圖7-30所示。輸入信號經(jīng)過輸入緩沖器與與陣列的輸入行相連。 圖中的輸出部分采用或門， 輸出用Y標(biāo)記。有的器件還用互補(bǔ)輸出的或門，則稱為互補(bǔ)型輸出。這種輸出結(jié)構(gòu)只適用于實現(xiàn)組合邏輯函數(shù)。目前常用的產(chǎn)品有PAL10H8(10輸入，8輸出，或門結(jié)構(gòu)，高電平有效)、PAL10L8、PAL16C1(16輸入，1輸出，互補(bǔ)型或門結(jié)構(gòu))等。圖7-30PAL專用輸出結(jié)構(gòu)圖7-30PAL專用輸出結(jié)構(gòu)2) 可編程輸入/輸出結(jié)構(gòu)： 可編程輸入/輸出結(jié)構(gòu)具有三態(tài)緩沖器和輸出反饋的特點，其結(jié)構(gòu)如圖

20、7-31所示。圖7-31PAL可編程輸入/輸出結(jié)構(gòu)3) 寄存器輸出結(jié)構(gòu)：寄存器輸出結(jié)構(gòu)的輸出端有一個D觸發(fā)器，其結(jié)構(gòu)如圖7-32所示。圖7-32PAL寄存器輸出結(jié)構(gòu)4) 異或輸出結(jié)構(gòu)：異或型輸出結(jié)構(gòu)與寄存器輸出結(jié)構(gòu)，其結(jié)構(gòu)如圖7-33所示。圖7-33PAL異或輸出結(jié)構(gòu)5) 運算反饋結(jié)構(gòu)：運算反饋結(jié)構(gòu)是在異或輸出結(jié)構(gòu)的基礎(chǔ)上，增加一組反饋邏輯電路，其結(jié)構(gòu)如圖7-34所示。圖7-34PAL運算反饋結(jié)構(gòu)(4)GALGAL分兩大類：一類為普通型GAL，其與或陣列結(jié)構(gòu)與PAL相似，如GAL16V8、ispGAL16Z8、GAL20V8都屬于這一類；另一類為新型GAL，其與或陣列均可編程，與PLA結(jié)構(gòu)相似

21、，主要有GAL39V8。1) GAL的基本結(jié)構(gòu)：常見的GAL器件GAL16V8電路結(jié)構(gòu)及引腳排列如圖7-35所示。圖7-35典型的GAL器件GAL16V8a) GAL16V8電路結(jié)構(gòu)b)引腳排列2) 輸出邏輯宏單元OLMC：輸出邏輯宏單元OLMC由或門、異或門、D觸發(fā)器、多路選擇器(MUX)、時鐘控制、使能控制和編程元件等組成，其電路結(jié)構(gòu)如圖7-36所示。圖7-36GAL的輸出邏輯宏單元OLMC的電路結(jié)構(gòu)3) OLMC結(jié)構(gòu)控制字：GAL的結(jié)構(gòu)控制字共82位，每位取值為1或0，如圖7-37所示。圖7-37GAL的結(jié)構(gòu)控制字表7-10OLMC工作模式的配置選擇7.2.3復(fù)雜的可編程邏輯器件(CPLD)1. LAB2. 宏單元3. 擴(kuò)展乘積項4.PIA5. I/O控制塊7.2.3復(fù)雜的可編程邏輯器件(CPLD)圖7-38MAX7000系列的CPLD總體結(jié)構(gòu)1. LAB一個LAB由16個宏單元的陣列構(gòu)成，多個LAB組成的陣列及其之間的連線就構(gòu)成了MAX7000，如圖7-38所示。多個