微原-第6章(1)

1、 第六章第六章 存儲(chǔ)器系統(tǒng)存儲(chǔ)器系統(tǒng)本本 章章 要要 點(diǎn)點(diǎn) 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的重要組成部分，存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的重要組成部分，用于存儲(chǔ)計(jì)算機(jī)工作所必需的數(shù)據(jù)和程序。用于存儲(chǔ)計(jì)算機(jī)工作所必需的數(shù)據(jù)和程序。它分內(nèi)存儲(chǔ)器和外存儲(chǔ)器。它分內(nèi)存儲(chǔ)器和外存儲(chǔ)器。 本章要求在了解半導(dǎo)體存儲(chǔ)器工作原理本章要求在了解半導(dǎo)體存儲(chǔ)器工作原理的基礎(chǔ)上，著重掌握微機(jī)或微機(jī)應(yīng)用系統(tǒng)內(nèi)的基礎(chǔ)上，著重掌握微機(jī)或微機(jī)應(yīng)用系統(tǒng)內(nèi)存儲(chǔ)器的構(gòu)成及與存儲(chǔ)器的構(gòu)成及與CPUCPU的連接方法。的連接方法。 一、半導(dǎo)體存儲(chǔ)器的分類一、半導(dǎo)體存儲(chǔ)器的分類 微機(jī)中內(nèi)部存儲(chǔ)器一般都使用微機(jī)中內(nèi)部存儲(chǔ)器一般都使用半導(dǎo)體存儲(chǔ)器，其特點(diǎn)是集成度高、半

2、導(dǎo)體存儲(chǔ)器，其特點(diǎn)是集成度高、成本低、存儲(chǔ)速度快。半導(dǎo)體存儲(chǔ)成本低、存儲(chǔ)速度快。半導(dǎo)體存儲(chǔ)器的分類如下圖所示。器的分類如下圖所示。 一、半導(dǎo)體存儲(chǔ)器的分類一、半導(dǎo)體存儲(chǔ)器的分類半半導(dǎo)導(dǎo)體體存存儲(chǔ)儲(chǔ)器器只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM）讀寫存儲(chǔ)器（讀寫存儲(chǔ)器（RAM）靜態(tài)靜態(tài)RAM（SRAM）動(dòng)態(tài)動(dòng)態(tài)RAM（DRAM）掩膜掩膜ROM可編程可編程ROM（PROM）紫外線光可擦除紫外線光可擦除ROM（EPROM）電可擦除電可擦除ROM（ PROM）2E 一、半導(dǎo)體存儲(chǔ)器的分類一、半導(dǎo)體存儲(chǔ)器的分類微機(jī)系統(tǒng)存儲(chǔ)器層次結(jié)構(gòu)微機(jī)系統(tǒng)存儲(chǔ)器層次結(jié)構(gòu) 二、存儲(chǔ)器的主要技術(shù)指標(biāo)二、存儲(chǔ)器的主要技術(shù)指標(biāo) 半導(dǎo)體存儲(chǔ)

3、器的主要技術(shù)指標(biāo)包括半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)包括存儲(chǔ)容量、存取速度、可靠性、功耗、存儲(chǔ)容量、存取速度、可靠性、功耗、工作溫度范圍和體積，其中最重要的是工作溫度范圍和體積，其中最重要的是存儲(chǔ)容量和存取速度（存取速度用最大存儲(chǔ)容量和存取速度（存取速度用最大存取時(shí)間來衡量）。存取時(shí)間來衡量）。 二、存儲(chǔ)器的主要技術(shù)指標(biāo)二、存儲(chǔ)器的主要技術(shù)指標(biāo) （1 1）存儲(chǔ)容量。存儲(chǔ)容量是）存儲(chǔ)容量。存儲(chǔ)容量是存儲(chǔ)器的一個(gè)重要指標(biāo)。存儲(chǔ)容量存儲(chǔ)器的一個(gè)重要指標(biāo)。存儲(chǔ)容量是指存儲(chǔ)器可以存儲(chǔ)的二進(jìn)制信息是指存儲(chǔ)器可以存儲(chǔ)的二進(jìn)制信息量，即：量，即： 存儲(chǔ)容量存儲(chǔ)容量= =字?jǐn)?shù)字?jǐn)?shù)字長字長 二、存儲(chǔ)器的主要技術(shù)指標(biāo)二、

4、存儲(chǔ)器的主要技術(shù)指標(biāo) 而微機(jī)中經(jīng)常用能存儲(chǔ)的字節(jié)而微機(jī)中經(jīng)常用能存儲(chǔ)的字節(jié)數(shù)來表示存儲(chǔ)容量，并以數(shù)來表示存儲(chǔ)容量，并以KBKB（10241024個(gè)字節(jié)）作為容量的單位。如個(gè)字節(jié)）作為容量的單位。如6464KBKB表示表示6553665536個(gè)字節(jié)。個(gè)字節(jié)。 二、存儲(chǔ)器的主要技術(shù)指標(biāo)二、存儲(chǔ)器的主要技術(shù)指標(biāo) （2 2）存取速度（最大存取時(shí)間）。存儲(chǔ)）存取速度（最大存取時(shí)間）。存儲(chǔ)器的存取時(shí)間定義為存儲(chǔ)器從接收存儲(chǔ)單元器的存取時(shí)間定義為存儲(chǔ)器從接收存儲(chǔ)單元地址碼開始，到取出或存入數(shù)據(jù)為止所需的地址碼開始，到取出或存入數(shù)據(jù)為止所需的時(shí)間，其上限值稱為最大存取時(shí)間。存取時(shí)時(shí)間，其上限值稱為最大存取時(shí)間

5、。存取時(shí)間的大小反映了存儲(chǔ)速度的快慢。存取時(shí)間間的大小反映了存儲(chǔ)速度的快慢。存取時(shí)間越小，則存取速度越快。超高速存儲(chǔ)器的最越小，則存取速度越快。超高速存儲(chǔ)器的最大存取時(shí)間小于大存取時(shí)間小于2020nsns，中速存儲(chǔ)器在中速存儲(chǔ)器在100-100-200 200 nsns之間，低速存儲(chǔ)器在之間，低速存儲(chǔ)器在300 300 nsns以上。以上。 二、存儲(chǔ)器的主要技術(shù)指標(biāo)二、存儲(chǔ)器的主要技術(shù)指標(biāo) 8086存儲(chǔ)器接口最小存取時(shí)間估計(jì)存儲(chǔ)器接口最小存取時(shí)間估計(jì)( )4cycdaDtRTttTT T ：處理器時(shí)鐘周期：處理器時(shí)鐘周期t tcyccyc( (R R) :) :讀讀/ /寫最小時(shí)間寫最小時(shí)間t

6、 tda da : :地址總線延時(shí)時(shí)間地址總線延時(shí)時(shí)間t tD D ：各因素引起的總線附加延時(shí)時(shí)間：各因素引起的總線附加延時(shí)時(shí)間 二、存儲(chǔ)器的主要技術(shù)指標(biāo)二、存儲(chǔ)器的主要技術(shù)指標(biāo) (3)非易失性非易失性 (4)可靠性可靠性MTBF (5)功耗、體積和成本等功耗、體積和成本等 三三、存儲(chǔ)器芯片介紹存儲(chǔ)器芯片介紹 Intel 6264 是是8K 8 SRAM，單一單一的的+5V電源，所有的輸入端和輸出端都電源，所有的輸入端和輸出端都與與TTL電路兼容。它的電原理圖邏輯符電路兼容。它的電原理圖邏輯符號(hào)如下圖所示。號(hào)如下圖所示。1.1. Intel 6264 SRAM 三三、存儲(chǔ)器芯片介紹存儲(chǔ)器芯片介

7、紹 （a）電電原原理理圖圖 三三、存儲(chǔ)器芯片介紹存儲(chǔ)器芯片介紹 （b）功能表功能表CS21001寫允許寫允許1010讀允許讀允許0XXXD0D7 為高阻狀態(tài)為高阻狀態(tài)X1XXWE1CSOE 三三、存儲(chǔ)器芯片介紹存儲(chǔ)器芯片介紹 Intel 2114 是是1K 4 SRAM，單一單一的的+5V電源，所有的輸入端和輸出端都電源，所有的輸入端和輸出端都與與TTL電路兼容。它的電原理圖邏輯符電路兼容。它的電原理圖邏輯符號(hào)見圖號(hào)見圖6.2.3。2.2. Intel 2114 SRAM 三三、存儲(chǔ)器芯片介紹存儲(chǔ)器芯片介紹 圖圖6.2.3（a）電原理圖電原理圖 三三、存儲(chǔ)器芯片介紹存儲(chǔ)器芯片介紹 圖圖6.2.

8、3 （b）引腳符號(hào)功能引腳符號(hào)功能Vcc 電源電源 寫允許寫允許GND 地地 片選片選D0D3 數(shù)據(jù)輸入數(shù)據(jù)輸入/輸出輸出A0A9 地址輸入地址輸入WECS 三三、存儲(chǔ)器芯片介紹存儲(chǔ)器芯片介紹 2114 SRAM芯片的地址輸入端芯片的地址輸入端10個(gè)個(gè)（ A0A9 ），在片內(nèi)可以尋址），在片內(nèi)可以尋址210=1K個(gè)個(gè)存儲(chǔ)單元。存儲(chǔ)單元。4位共用的數(shù)據(jù)輸入位共用的數(shù)據(jù)輸入/輸出端輸出端（ D0D3 ）采用三態(tài)控制，即每個(gè)存儲(chǔ)）采用三態(tài)控制，即每個(gè)存儲(chǔ)單元可存儲(chǔ)單元可存儲(chǔ)4位二進(jìn)制信息，故位二進(jìn)制信息，故2114 芯芯片的容量為片的容量為1K 4 。 三三、存儲(chǔ)器芯片介紹存儲(chǔ)器芯片介紹 DRAM

9、FPM DRAM EDO DRAM SDRAM3.3. 動(dòng)態(tài)存儲(chǔ)器動(dòng)態(tài)存儲(chǔ)器 三三、存儲(chǔ)器芯片介紹存儲(chǔ)器芯片介紹 常見的常見的EPROM芯片有芯片有Intel 2716 （2K 8）、）、 2732 （4K 8） 、 2764 （8K 8） 、 27128 （16K 8） 、 27256 、 27512等?，F(xiàn)以等。現(xiàn)以2764為例加以為例加以說明。說明。4.4. EPROM 芯片芯片 三三、存儲(chǔ)器芯片介紹存儲(chǔ)器芯片介紹 2764電電原原理理圖圖 三三、存儲(chǔ)器芯片介紹存儲(chǔ)器芯片介紹 其中，其中， 為片選信號(hào)，為片選信號(hào)， 為輸出允許為輸出允許信號(hào)，信號(hào)， 為編程脈沖輸入（為編程脈沖輸入（50ms

10、脈沖），脈沖），VPP為編程電壓，為編程電壓， A0A12為為13根地址線，根地址線， D0D7為為8位數(shù)據(jù)線。位數(shù)據(jù)線。 CSOEPGM 三三、存儲(chǔ)器芯片介紹存儲(chǔ)器芯片介紹 正常工作（只讀）時(shí)，正常工作（只讀）時(shí)， VPP = VCC =+5V, =+5V 。 編程時(shí)，編程時(shí)， VPP =+25V（高壓），高壓）， 端端加入寬度為加入寬度為50ms的負(fù)脈沖。的負(fù)脈沖。PGMPGM 三三、存儲(chǔ)器芯片介紹存儲(chǔ)器芯片介紹 5.5. E2PROM 芯片芯片 1、 編程時(shí)不需要高壓，也不需要專門編程時(shí)不需要高壓，也不需要專門的擦除過程的擦除過程 ； 特點(diǎn)：特點(diǎn)： 2、 引腳兼容相同容量的引腳兼容相同容

11、量的SRAM，但寫入，但寫入時(shí)間較長時(shí)間較長 ，約為，約為5ms。 三三、存儲(chǔ)器芯片介紹存儲(chǔ)器芯片介紹 6.6. 串行串行E2PROM 芯片芯片 24c64 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接1.1. 存儲(chǔ)器的位擴(kuò)展存儲(chǔ)器的位擴(kuò)展 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接2.2. 存儲(chǔ)器的字節(jié)擴(kuò)展存儲(chǔ)器的字節(jié)擴(kuò)展 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接3.3. 存儲(chǔ)器的位和字節(jié)擴(kuò)展存儲(chǔ)器的位和字節(jié)擴(kuò)展 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接3.3. 存儲(chǔ)器地址的譯碼方法存儲(chǔ)器地址的譯碼方法全地址譯碼全地址譯碼部分地址譯碼部分地址譯碼線選

12、譯碼線選譯碼 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接3.3. 存儲(chǔ)器地址的譯碼方法存儲(chǔ)器地址的譯碼方法全全地地址址譯譯碼碼例例6.1 全地址譯碼方法優(yōu)缺點(diǎn)全地址譯碼方法優(yōu)缺點(diǎn) 優(yōu)點(diǎn)：優(yōu)點(diǎn)：分配給每個(gè)存儲(chǔ)器單元的地址是分配給每個(gè)存儲(chǔ)器單元的地址是唯一的，節(jié)約了存儲(chǔ)器空間。唯一的，節(jié)約了存儲(chǔ)器空間。 缺點(diǎn)：缺點(diǎn)：參加譯碼的地址線多，電路復(fù)雜，參加譯碼的地址線多，電路復(fù)雜，浪費(fèi)硬件。浪費(fèi)硬件。 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接3.3. 存儲(chǔ)器地址的譯碼方法存儲(chǔ)器地址的譯碼方法部部分分地地址址譯譯碼碼例例6.2 優(yōu)

13、點(diǎn)：優(yōu)點(diǎn)：譯碼電路簡單，節(jié)約了硬件。譯碼電路簡單，節(jié)約了硬件。 缺點(diǎn)：缺點(diǎn)：地址有重疊區(qū)，浪費(fèi)存儲(chǔ)空間。地址有重疊區(qū)，浪費(fèi)存儲(chǔ)空間。 若有若有n n根地址線未參加譯碼，則根地址線未參加譯碼，則有有2 2n n個(gè)地址重疊區(qū)。個(gè)地址重疊區(qū)。 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接部分地址譯碼方法優(yōu)缺點(diǎn)部分地址譯碼方法優(yōu)缺點(diǎn) 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接4.4. 存儲(chǔ)器地址的譯碼電路存儲(chǔ)器地址的譯碼電路小規(guī)模組合電路（門電路）小規(guī)模組合電路（門電路）專用譯碼器：專用譯碼器： 3-8譯碼器（譯碼器（74LS138） 2-4譯碼器（譯碼器（74LS139/74LS1

14、55） 4-16譯碼器（譯碼器（74LS154） 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接5.5. 專用譯碼器專用譯碼器74LS13874LS138應(yīng)用應(yīng)用原理圖原理圖 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接5.5. 專用譯碼器專用譯碼器74LS13874LS138應(yīng)用應(yīng)用使使 能能 輸輸 入入選選 擇擇 輸輸 入入G1G2AG2BCBAY0 Y7 輸輸 出出100000Y0 = 0， 其其余余為為 1100001Y1 = 0， 其其余余為為 1100010Y2 = 0， 其其余余為為 1100011Y3 = 0， 其其余余為為 1100100Y4 = 0， 其其余余

15、為為 1100101Y5 = 0， 其其余余為為 1100110Y6 = 0， 其其余余為為 1100111Y7 = 0， 其其余余為為 10全全 部部 為為 11全全 部部 為為 11全全 部部 為為 174LS138譯譯碼碼器器功功能能表表 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接5.5. 專用譯碼器專用譯碼器74LS13874LS138應(yīng)用應(yīng)用例例6.3 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接6.6. 比較器比較器74LS68874LS688及應(yīng)用及應(yīng)用 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接6.6. 比較器比較器74LS68874LS688及應(yīng)用

16、及應(yīng)用例例6.4 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 例例1. 在在8088最大方式系統(tǒng)總線最大方式系統(tǒng)總線上上擴(kuò)充設(shè)計(jì)擴(kuò)充設(shè)計(jì)4K字節(jié)字節(jié)的的SRAM存儲(chǔ)器電路。存儲(chǔ)器電路。SRAM芯片選用芯片選用Intel 2114，起始地址起始地址從從00000H開始開始。試畫出此存儲(chǔ)器電路與。試畫出此存儲(chǔ)器電路與系統(tǒng)總線的連接圖。系統(tǒng)總線的連接圖。7.7. 擴(kuò)展存儲(chǔ)器接口電路設(shè)計(jì)擴(kuò)展存儲(chǔ)器接口電路設(shè)計(jì)確定總線及總線信號(hào)確定總線及總線信號(hào)80888088CPUCPU最最大大方方式式系系統(tǒng)統(tǒng)總總線線D7-D0D7-D0A19-A16A19-A16A15-A0A15-A0MEMWMEMWM

17、EMRMEMRIOWIOWIORIOR 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 由于計(jì)算機(jī)中的存儲(chǔ)器是按字節(jié)組織的，由于計(jì)算機(jī)中的存儲(chǔ)器是按字節(jié)組織的，所以無論用哪種存儲(chǔ)器芯片，必須保證每個(gè)所以無論用哪種存儲(chǔ)器芯片，必須保證每個(gè)存儲(chǔ)地址單元能夠存放存儲(chǔ)地址單元能夠存放8位二進(jìn)制信息。因位二進(jìn)制信息。因此，用此，用4位存儲(chǔ)器芯片組成位存儲(chǔ)器芯片組成8位存儲(chǔ)器模塊時(shí)，位存儲(chǔ)器模塊時(shí)，可以用位并聯(lián)的方法，即兩片可以用位并聯(lián)的方法，即兩片2114并聯(lián)組成并聯(lián)組成1K 8位模塊。位模塊。確定存儲(chǔ)器芯片數(shù)確定存儲(chǔ)器芯片數(shù) 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 通過并聯(lián)每個(gè)地址

18、單元位數(shù)擴(kuò)充成通過并聯(lián)每個(gè)地址單元位數(shù)擴(kuò)充成8位位（字節(jié)）后，再通過題目要設(shè)計(jì)的總?cè)萘窟M(jìn)（字節(jié)）后，再通過題目要設(shè)計(jì)的總?cè)萘窟M(jìn)行容量的擴(kuò)充。因?yàn)閮善腥萘康臄U(kuò)充。因?yàn)閮善?114并聯(lián)組成了并聯(lián)組成了1K 8位模塊，所以位模塊，所以4個(gè)這樣的模塊可組成個(gè)這樣的模塊可組成4K 8位（位（4KB）的存儲(chǔ)器電路。的存儲(chǔ)器電路。 所以共需所以共需4 2=2= 8片片2114芯片。芯片。 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9A0地址分析地址分析 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

19、 0 0 0 0 0 0 1 1片外尋址片外尋址模塊選擇模塊選擇與與2144芯片的芯片的A9 A0相相連，作片內(nèi)尋址連，作片內(nèi)尋址高位不變地址部分，去參加譯高位不變地址部分，去參加譯碼，作碼，作21142114的的 片選信號(hào)。片選信號(hào)。CS1K 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9A0地址分析地址分析 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1片外尋址片外尋址模塊選擇模塊選擇與與2144芯片的芯片的A9 A0相相連，作片內(nèi)尋址連，作片內(nèi)尋址高位

20、不變地址部分，去參加譯高位不變地址部分，去參加譯碼，作碼，作21142114的的 片選信號(hào)。片選信號(hào)。CS1K 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9A0地址分析地址分析 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1片外尋址片外尋址模塊選擇模塊選擇與與2144芯片的芯片的A9 A0相相連，作片內(nèi)尋址連，作片內(nèi)尋址高位不變地址部分，去參加譯高位不變地址部分，去參加譯碼，作碼，作21142114的的 片選信號(hào)。片選信號(hào)。CS1K 四四. . CPUCP

21、U與存儲(chǔ)器的連接與存儲(chǔ)器的連接A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9A0地址分析地址分析 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1片外尋址片外尋址模塊選擇模塊選擇與與2144芯片的芯片的A9 A0相相連，作片內(nèi)尋址連，作片內(nèi)尋址高位不變地址部分，去參加譯高位不變地址部分，去參加譯碼，作碼，作21142114的的 片選信號(hào)。片選信號(hào)。CS1K 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 電路連接電路連接D0 D3 CSA0A9 WED0 D3 CSA0A9 WED0 D3 CSA0A9

22、WED0 D3 CSA0A9 WED0 D3 CSA0A9 WED0 D3 CSA0A9 WED0 D3 CSA0A9 WED0 D3 CSA0A9 WE 模塊模塊1 模塊模塊2 模塊模塊3 模塊模塊4A9A0A9A0D4D7D0D3MEMW由由1 1K K4 4 SRAMSRAM構(gòu)成的構(gòu)成的4 4K K8 8存儲(chǔ)器模塊存儲(chǔ)器模塊存儲(chǔ)器地址譯碼電路設(shè)計(jì)存儲(chǔ)器地址譯碼電路設(shè)計(jì)4KB00000H00FFFHA19A18A17A16A15A14A13A12MEMWA11A10MEMR模塊模塊1模塊模塊2模塊模塊3模塊模塊400000H003FFH00400H007FFH00800H00BFFH00C

23、00H00FFFH上題存儲(chǔ)器地址譯碼電路設(shè)計(jì)也可以用上題存儲(chǔ)器地址譯碼電路設(shè)計(jì)也可以用74LS138實(shí)現(xiàn)。實(shí)現(xiàn)。A19A18A17A16A15A14A13MEMWA12A11MEMR模塊模塊1模塊模塊2模塊模塊3模塊模塊4G1 Y0G2A Y1G2B Y2 Y3 C Y4 B Y5A Y6 Y7A10+5V74LS138 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1片外尋址片外尋址作片外尋址的高位不變地址

24、線全部作片外尋址的高位不變地址線全部參加了譯碼，這種譯碼方法稱為參加了譯碼，這種譯碼方法稱為全全地址譯碼地址譯碼方法。方法。 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9A0X 0 0 0 0 0 0 0 0 0 0 0 X 0 0 0 0 0 0 0 0 0 1 1片外尋址片外尋址作片外尋址的高位不變地址線部分作片外尋址的高位不變地址線部分參加譯碼，這種譯碼方法稱為參加譯碼，這種譯碼方法稱為部分部分地址譯碼地址譯碼方法。方法。 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接A18A17A16A1

25、5A14A13A12/MEMWA11A10/MEMR模塊模塊1模塊模塊2模塊模塊3模塊模塊400000H003FFH00400H007FFH00800H00BFFH00C00H00FFFH如上例中如上例中A19不參加譯碼不參加譯碼80000H803FFH80400H807FFH80800H80BFFH80C00H80FFFH 例例2. 在在8088系統(tǒng)總線系統(tǒng)總線上擴(kuò)充設(shè)上擴(kuò)充設(shè)計(jì)計(jì)8K字節(jié)字節(jié)的的SRAM存儲(chǔ)器電路。存儲(chǔ)器電路。SRAM芯片選用芯片選用Intel 6264，起始地起始地址址從從04000H開始開始，譯碼電路，譯碼電路采用采用74LS138。 四四. . CPUCPU與存儲(chǔ)器的

26、連接與存儲(chǔ)器的連接 1.計(jì)算此計(jì)算此RAM存儲(chǔ)區(qū)的最高地址為存儲(chǔ)區(qū)的最高地址為多少？多少？ 2.畫出此存儲(chǔ)器電路與系統(tǒng)總線的畫出此存儲(chǔ)器電路與系統(tǒng)總線的連接圖。連接圖。 3.編寫程序?qū)崿F(xiàn)對(duì)此存儲(chǔ)器區(qū)域進(jìn)編寫程序?qū)崿F(xiàn)對(duì)此存儲(chǔ)器區(qū)域進(jìn)行自檢。行自檢。 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接求存儲(chǔ)區(qū)的最高地址求存儲(chǔ)區(qū)的最高地址 因?yàn)橐驗(yàn)镮ntel 6264存儲(chǔ)容量為存儲(chǔ)容量為8K 8（字節(jié)），所以設(shè)計(jì)此存儲(chǔ)電路共需（字節(jié)），所以設(shè)計(jì)此存儲(chǔ)電路共需1片片6264芯片。因此最高地址為：芯片。因此最高地址為： 04000H+02000H-1=05FFFH 四四. . CPUCPU與存儲(chǔ)器的連

27、接與存儲(chǔ)器的連接電路設(shè)計(jì)電路設(shè)計(jì)80888088CPUCPU最最大大方方式式系系統(tǒng)統(tǒng)總總線線D7-D0D7-D0A19-A16A19-A16A15-A0A15-A0MEMWMEMWMEMRMEMRIOWIOWIORIOR確定總線及總線信號(hào)確定總線及總線信號(hào) 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 電路連接電路連接A0 D0A12 D7WE OE CS1 CS2 片選信號(hào)片選信號(hào)A12A0D0D7MEMWD0D7+5VMEMR80888088CPUCPU最最大大方方式式系系統(tǒng)統(tǒng)總總線線 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 6264A19-A13A19-A13A19

28、 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9A0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1片外尋址片外尋址與與6264芯片的芯片的A12 A0相連，作片內(nèi)尋址相連，作片內(nèi)尋址高位不變地址部分，去參加譯高位不變地址部分，去參加譯碼，作碼，作62646264的的 片選信號(hào)。片選信號(hào)。1CS8K 地址分析地址分析 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 譯碼電路設(shè)計(jì)譯碼電路設(shè)計(jì)A19A18A17A16MEMWA15A14MEMR片選信號(hào)片選信號(hào)A1374LS138+5VG1 Y0G2A Y1G2B

29、Y2 Y3 C Y4 B Y5A Y6 Y7 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接存儲(chǔ)器自檢程序存儲(chǔ)器自檢程序 MOV AX,0400H MOV AX,0400H MOV DS,AX MOV DS,AX MOV BX,0000H MOV BX,0000H MOV CX,8 MOV CX,8* *10241024 MOV AL,55H MOV AL,55HNEXT1: MOV BX,ALNEXT1: MOV BX,AL CMP BX,AL CMP BX,AL JNZ ERROR JNZ ERROR INC BX INC BX LOOP NEXT1 LOOP NEXT1 四四. .

30、 CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 MOV BX,0000H MOV BX,0000H MOV AL,0AAH MOV AL,0AAHNEXT2: MOV BX,ALNEXT2: MOV BX,AL CMP BX,AL CMP BX,AL JNZ ERROR JNZ ERROR INC BX INC BX LOOP NEXT2 LOOP NEXT2ERROR:ERROR: 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接系統(tǒng)總線MN/MXCLKREADYRESETTESTHOLDHLDAM/IOWRRDALEBHENMIINTRINTA+5V時(shí)鐘8284AREADY8086 CPU

31、G74LS 373OE鎖存器BHEA19 A16AD15 AD0DT/RDENDIROE74LS 245收發(fā)器數(shù)據(jù)總線D15 D0地址總線A19 A0控制總線8086 8086 最小方式最小方式系統(tǒng)總線結(jié)構(gòu)系統(tǒng)總線結(jié)構(gòu) 系統(tǒng)總線MN/ MXCLKREADYRESETTESTALEBHENMIINTR時(shí)鐘8284 AREADY8086 CPUG74 LS 373OE鎖存器BHEA19 A16AD15 AD0DT/RDIROE74 LS 245收發(fā)器數(shù)據(jù)總線 D15 D0地址總線 A19 A0控制總線RQ/GT0CLKS0S1S2DENINTAMRDCMWTCIORCIOWC8288S0S1S28

32、086 8086 最大方式最大方式系統(tǒng)總線結(jié)構(gòu)系統(tǒng)總線結(jié)構(gòu) 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接80868086存儲(chǔ)器的組成原理存儲(chǔ)器的組成原理 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接存儲(chǔ)體的選擇存儲(chǔ)體的選擇 例例3. 在在8086最小方式系統(tǒng)總線最小方式系統(tǒng)總線上擴(kuò)充設(shè)計(jì)上擴(kuò)充設(shè)計(jì)16K字節(jié)字節(jié)的的SRAM存儲(chǔ)存儲(chǔ)器電路。器電路。SRAM芯片選用芯片選用Intel 6264，起始地址起始地址從從04000H開始開始，譯碼電路，譯碼電路采用采用74LS138。 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 1.計(jì)算此計(jì)算此RAM存儲(chǔ)區(qū)的最高地址為存儲(chǔ)區(qū)的最

33、高地址為多少？多少？ 2.畫出此存儲(chǔ)器電路與系統(tǒng)總線的畫出此存儲(chǔ)器電路與系統(tǒng)總線的連接圖。連接圖。 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接求存儲(chǔ)區(qū)的最高地址求存儲(chǔ)區(qū)的最高地址 因?yàn)橐驗(yàn)镮ntel 6264存儲(chǔ)容量為存儲(chǔ)容量為8K 8（字節(jié)），所（字節(jié)），所以設(shè)計(jì)此存儲(chǔ)電路共需以設(shè)計(jì)此存儲(chǔ)電路共需2片片6264芯片。其中，芯片。其中，1片作片作奇奇地址存儲(chǔ)器，另地址存儲(chǔ)器，另1片作片作偶偶地址存儲(chǔ)器，因此最高地址存儲(chǔ)器，因此最高地址為：地址為： 04000H+04000H-1=07FFFH 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接80868086CPUCPU最最小小方方

34、式式系系統(tǒng)統(tǒng)總總線線D15-D8D15-D8D7-D0D7-D0A19-A16A19-A16A15-A0A15-A0BHEBHEM/IOM/IOWRWRRDRDNMINMIINTRINTRINTAINTA 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接確確定定總總線線及及總總線線信信號(hào)號(hào)電路設(shè)計(jì)電路設(shè)計(jì) 電路連接電路連接A0 D0A12 D7WE OE CS1 CS2 偶片選信號(hào)偶片選信號(hào)A13A1D0D7WED0D7+5VRD80868086CPUCPU最最小小方方式式系系統(tǒng)統(tǒng)總總線線 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 6264A0 D0A12 D7WE OE CS

35、1 CS2 奇片選信號(hào)奇片選信號(hào)A13A1D8D15 6264D8D15BHEBHEA0M/IOM/IOA19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9A1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1片外尋址片外尋址與與6264芯片的芯片的A12 A0相連，作片內(nèi)尋址相連，作片內(nèi)尋址高位不變地址部分，去參加譯高位不變地址部分，去參加譯碼，作碼，作62646264的的 片選信號(hào)。片選信號(hào)。1CS8K 地址分析地址分析 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 譯碼電路設(shè)計(jì)譯碼電路設(shè)計(jì)A19A18A

36、17RDA16A15WE偶片選信號(hào)偶片選信號(hào)A1474LS138M/IOG1 Y0G2A Y1G2B Y2 Y3 C Y4 B Y5A Y6 Y7 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接奇片選信號(hào)奇片選信號(hào)BHEA0 例例4. 在在8088最大方式系統(tǒng)總線最大方式系統(tǒng)總線上擴(kuò)充設(shè)計(jì)上擴(kuò)充設(shè)計(jì)8K字節(jié)字節(jié)的的ROM存儲(chǔ)器存儲(chǔ)器電路。電路。ROM芯片選用芯片選用Intel 2764，起始地址起始地址從從FE000H開始開始，譯碼電，譯碼電路路采用采用74LS138。 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 1.計(jì)算此計(jì)算此ROM存儲(chǔ)區(qū)的最高地址為存儲(chǔ)區(qū)的最高地址為多少？

37、多少？ 2.畫出此存儲(chǔ)器電路與系統(tǒng)總線的畫出此存儲(chǔ)器電路與系統(tǒng)總線的連接圖。連接圖。 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接求存儲(chǔ)區(qū)的最高地址求存儲(chǔ)區(qū)的最高地址 因?yàn)橐驗(yàn)镮ntel 2764存儲(chǔ)容量為存儲(chǔ)容量為8K 8（字節(jié)），所（字節(jié)），所以設(shè)計(jì)此存儲(chǔ)電路共需以設(shè)計(jì)此存儲(chǔ)電路共需1片片2764芯片。因此最高地芯片。因此最高地址為：址為： FE000H+02000H-1=FFFFFH 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接確確定定總總線線及及總總線線信信號(hào)號(hào)電路設(shè)計(jì)電路設(shè)計(jì)80888088CPUCPU最最大大方方式式系系統(tǒng)統(tǒng)總總線線D7-D0D7-D0A19-A16A19-A16A15-A0A15-A0MEMWMEMWMEMRMEMRIOWIOWIORIOR 電路連接電路連接 四四. . CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接A