EMI和分層設計

1、電磁兼容分層與綜合設計法電磁兼容分層與綜合設計法(2) (2012年5月版本) 為回報社會并答謝全國廣大新老朋友的厚愛為回報社會并答謝全國廣大新老朋友的厚愛 現(xiàn)以最新版本現(xiàn)以最新版本ppt為您為您免費講課免費講課 請聯(lián)系請聯(lián)系: Email: 白同云白同云 教材教材: 電磁兼容設計電磁兼容設計(第二版第二版),白同云編著白同云編著 北京郵電大學出版社北京郵電大學出版社, 2011年年6月出版月出版 3. 1/ tr 600MHz 當頻率高于當頻率高于600MHz時，去耦電容器中存在的引線電感與電時，去耦電容器中存在的引線電感與電容器產(chǎn)生的自諧振，開始限制這一技術的頻率范圍，使去耦電容容器產(chǎn)生的

2、自諧振，開始限制這一技術的頻率范圍，使去耦電容器失效。器失效。 1987年年Yablonovitch E和和John S提出了提出了周期光子帶隙結構周期光子帶隙結構（Photonic Band-Gap PBG），即光子晶體的概念），即光子晶體的概念. 所謂的光子所謂的光子帶隙是指某一頻率范圍的波不能在此周期性結構中傳播，即這種帶隙是指某一頻率范圍的波不能在此周期性結構中傳播，即這種結構本身存在結構本身存在“禁帶禁帶”。它在接地板上腐蝕出由一定幾何圖形的它在接地板上腐蝕出由一定幾何圖形的單元組成的周期性陣列結構單元組成的周期性陣列結構,用以改變襯底的有效介電常數(shù)分布用以改變襯底的有效介電常數(shù)分布

3、, 從而改變了傳輸線的分布參數(shù)模型從而改變了傳輸線的分布參數(shù)模型，在一定頻段內傳播模式也隨，在一定頻段內傳播模式也隨之改變，從而具有帶隙特性。這一概念最初是在光學領域提出的，之改變，從而具有帶隙特性。這一概念最初是在光學領域提出的，現(xiàn)在它的研究范圍已擴展到微波波段。微波波段的帶隙常稱為現(xiàn)在它的研究范圍已擴展到微波波段。微波波段的帶隙常稱為電電磁帶隙（磁帶隙（Electromagnetic Band-Gap EBG），），光子晶體的引入為光子晶體的引入為微波領域提供了新的研究方向。光子晶體完全倚靠自身結構就可微波領域提供了新的研究方向。光子晶體完全倚靠自身結構就可實現(xiàn)帶阻濾波，抑制實現(xiàn)帶阻濾波，

4、抑制SSN噪聲噪聲,且結構簡單，在微波電路、微波天且結構簡單，在微波電路、微波天線等方面均具有廣闊的應用前景。線等方面均具有廣闊的應用前景。 由于光子晶體中折射率在空間上必須為周期性的函數(shù)，因此由于光子晶體中折射率在空間上必須為周期性的函數(shù)，因此光子晶體按照空間維度可以區(qū)分為一維光子晶體、二維光子晶體光子晶體按照空間維度可以區(qū)分為一維光子晶體、二維光子晶體和三維光子晶體。和三維光子晶體。 現(xiàn)代高速數(shù)字電路的同步開關噪聲頻帶通常為100MHz到10GHz，為了有效消除如此寬頻的噪聲，人們已經(jīng)采用許多種手段來拓展EBG結構的阻帶，而大多數(shù)同步開噪聲主要存在于低頻段。因此如何降低阻帶的下限截止頻率，

5、同時保持較寬的阻帶帶寬是設計的初衷。 33 矩形單位晶格陣列印刷電路板中的電源分配系統(tǒng) 但是，由于PBG結構模型較復雜，參數(shù)也較繁雜，所以在實踐應用上受到了一定限制。韓國學者J.I.Park等人在研究光子帶隙結構基礎上于1999年提出了缺陷接地結構“DefectedGroundStructure(DGS)”。和光子帶隙結構類似,缺陷接地結構也能使得微帶線具有帶隙(bandgap)特性和慢波(slow-wave)特性，。從而可以被應用于:抑制SSN噪聲、提高天線增益和帶寬、改善效率、提高Q值、制作低通濾波器、功分器等方面。和EBG結構比較,DGS結構簡單,易于電磁場理論分析和等效電路建模分析，更

6、適于微波毫米波集成電路實際應用。這是因為，DGS結構僅由1個缺陷單元構成，它的帶隙中心頻率僅由該缺陷單元結構決定。而EBG結構是由若干個單元組成的陣列構成，它的帶隙中心頻率由陣列間距、排列方式和幾何結構等諸多因素決定。 現(xiàn)用扇形取代正方形，構造出形如蝴蝶結形的DGS結構的缺陷單元，如圖所示，并應用于:抑制SSN噪聲。虛線部分為蝴蝶結形DGS結構。用普通光刻工藝刻蝕在接地板（或電源平面）上。該DGS結構的缺陷單元具有3個調整要素，即扇形半徑L、扇形夾角和連接2個扇形的縫隙寬度g。由于缺陷的存在，改變了電路板介質材料介電常數(shù)的分布，從而改變了微帶線的有效電感和有效電容，使得由DGS構成的微帶線表現(xiàn)

7、出阻帶特性。 取其扇形半徑L為1.5mm、扇形夾角為60，縫隙寬度g為0.4mm，考慮抑制深度為-24.5dB時，由仿真曲線結果可知S21為18.36-33.50GHz，有效阻帶帶寬為15.14GHz。蝴蝶結形DGS結構各要素對阻帶特性的影響如下： 1)縫隙寬度g的影響 取其扇形半徑L為1.5mm、扇形夾角為60，改變縫隙寬度g為0.2mm，0.4mm和0.6mm，對阻帶特性的影響如圖所示。對應的帶隙中心頻率分別為25.48GHz，33.50GHz和40.71GHz。隨著縫隙寬度g的增加，帶隙中心頻率相應提高。這是因為，縫隙寬度g的增加，等效于有效電容減小。2）扇形半徑L的影響 取其縫隙寬度g

8、為0.4mm、扇形夾角為60，改變扇形半徑L為1mm、1.5mm和3mm，阻帶特性的影響如圖。對應的帶隙中心頻率分別為44.51GHz，33.50GHz和24.46GHz。隨著扇形半徑L的增加，帶隙中心頻率相應降低。這是因為，扇形半徑L的增加，缺陷面積增大，等效于有效電感增大，導致帶隙中心頻率降低。3）扇形夾角的影響 取其扇形半徑L為1.5mm、縫隙寬度g為0.4mm、改變扇形夾角分別取30，60和90，阻帶特性的影響如圖所示。對應的帶隙中心頻率分別為47.82GHz，33.50GHz和12.30GHz。隨著扇形夾角的增加，帶隙中心頻率相應降低。這是因為，扇形夾角的增加，缺陷面積增大，等效于有

9、效電感增大，導致帶隙中心頻率降低。圖 縫隙寬度g對阻帶特性的影響 圖 扇形半徑L對阻帶特性的影響 綜上所述，可以通過改變L、g和， 實現(xiàn)不同要求的帶隙中心頻率，不同 尺寸的DGS帶阻特性總結于表所列： 表 不同尺寸的DGS微帶線帶阻特性總結（r = 2.22，h = 0.254mm） 圖 扇形夾角對阻帶特性的影響2.5 高速電路板設計與信號完整性高速電路板設計與信號完整性 目前，國內外有關信號完整性(signal integrity，SI)的研究尚未成熟，其分析方法和實踐都沒有很好地完善。在基于信號完整性的PCB設計方法中，核心部分就是PCB板級信號完整性模型的建立，這是與傳統(tǒng)設計方法的主要區(qū)

10、別。SI模型的準確性將決定設計的正確性，而SI模型的可建立性則決定了設計方法的可行性。 PCB是實現(xiàn)信號傳輸?shù)耐ǖ溃研盘枏囊粋€芯片傳輸?shù)搅硪粋€芯片。 PCB設計的好壞直接影響信號傳輸?shù)男阅?。在高速系統(tǒng)中，能否處理好系統(tǒng)的信號互連，解決信號完整性的問題，是系統(tǒng)設計成功的關鍵，也是解決電源完整性、電磁兼容與電磁干擾(EMC/EMI)問題的基礎和前提。同時，因為所有芯片的電源供給都需要通過PCB從電源模塊上取得，所以，PCB 應實現(xiàn)穩(wěn)定的電源分配此外， PCB 還應能抑制EMI增強抗擾度.總之， PCB 的SI/PI/EMC/EMI性能面臨越來越多的挑戰(zhàn) 在PCB設計中,SI/PI/EMI是密切

11、連系,相互影響的.高速信號前 后沿所攜帶的高頻分量,以及電 源和地噪聲引起的共模輻射,會 引發(fā)EMI輻射;高速信號由于過 孔換層或跨越電源面分割,造成 的阻抗不連續(xù),引起信號回流路徑不理想, 造成PI問題.PCB電源或地平面固有的諧振模式被激發(fā)也會引起S參數(shù)的變化,引起SI問題.EMI的傳導和輻射騷擾也會造成電源波動或信號惡化,產(chǎn)生SI/PI問題.所以,同時針對這三個方面進行考察和控制,是高性能PCB系統(tǒng)仿真和設計的必然趨勢.1. 高速電路設計的特點高速電路設計的特點 高速電路設計強調無源元件互連線,PCB,IC封裝等對信號傳播的影響(振蕩和反射),對信號間相互作用的影響(串擾),及對外界的作

12、用(電磁騷擾)等。 隨著傳輸信號頻率的提高隨著傳輸信號頻率的提高,必須用必須用電磁波電磁波的觀點看的觀點看待電路中傳輸?shù)男盘柎娐分袀鬏數(shù)男盘? 高速電路系統(tǒng)工作于較高的時鐘頻率, 信號傳輸?shù)男盘杺鬏數(shù)念l率由信號的上升或下降沿決定頻率由信號的上升或下降沿決定,而不是由系統(tǒng)的時鐘而不是由系統(tǒng)的時鐘頻率來頻率來決定決定. . 因此,導線就不能被看作是集總參數(shù)集總參數(shù)系統(tǒng)系統(tǒng)條件下的理想導線,而應被看作是具有分布參數(shù)分布參數(shù)系統(tǒng)系統(tǒng)條件下的傳輸線.必須考慮信號反射的影響. 反射信號與入射信號的迭加使得信號波形發(fā)生畸變.上升或下降沿越小,信號傳輸時的頻率就越高,這種不良作用就會越大.如果系統(tǒng)尺寸為系統(tǒng)

13、尺寸為 S 由由 tpd = Stpdo 當當 tr 6tpd 或或 tpd tr/6則稱為集總參數(shù)系統(tǒng)集總參數(shù)系統(tǒng).反之,如果 tr 6tpd 或或 tpd tr/6則稱為分布參數(shù)系統(tǒng)分布參數(shù)系統(tǒng). (參考書:Howard Johnson,Martin Graham:高速數(shù)字設計) 2 傳輸線 傳輸線是由信號路徑信號路徑和返回路徑返回路徑兩條有一定長度的導線組成,而不再使用不再使用地這個詞地這個詞。 信號可以被定義成電壓或電流信號可以被定義成電壓或電流.信號總是指信號路信號路徑徑和返回路徑之間相鄰兩點的電壓差返回路徑之間相鄰兩點的電壓差. 如信號在走線上的傳輸延時tpd tpd tr/6 或

14、 tr 則該走線判定為即傳輸線。必須用電磁波的觀點看待電路中傳輸?shù)男盘? 傳輸線不是理想的導體，它們都有有限的電阻，電阻的大小由傳輸線的長度和橫截面積決定。同樣的在傳輸線之間的介質也不可能是理想的絕緣體，漏電流總是存在的，可以用單位長度傳輸線的漏電導來衡量。此外,還存在電感和電容. 1)傳輸線類型傳輸線類型: 傳輸線包括信號路徑和返回路徑.在中間層的印制線條形成帶狀線帶狀線,在表面層形成微帶線微帶線,兩者傳輸特性不同。 (a)微帶線微帶線:PCB外層的走線,只有一根帶狀導線和一個參考面.類型:埋式或非埋式.如果線的厚度,寬度,介質的介電常數(shù)以及與參考面之間的距離是可控的,則它的特性阻抗也是可控

15、的. (b)帶狀線帶狀線:介于兩個參考面之間的內層走線. 類型:埋式或非埋式.如果線的厚度,寬度,介質的介電常數(shù)以及與參考面之間的距離是可控的,則它的特性阻抗也是可控的.帶狀線的場吸收能力強,抗騷擾能力強.適宜布設易被騷擾的模擬電路走線. (c)同軸電纜同軸電纜(Zc=75時傳輸損耗最小，30時承受功率最大，兩者綜合，選擇50) (d)雙絞線雙絞線(Zc=100-130) 線路阻抗線路阻抗用: 時域反射計(TDR),阻抗分析儀(VIA),網(wǎng)絡分析儀(VNA)測試測試.002)傳輸線參數(shù)傳輸線參數(shù) 數(shù)字電路之間用來傳輸信號的路徑稱為互連線.tr越小,相應頻率越高.互連線不再是簡單的導線或信號線,

16、而是由R,L,C,G組成,呈現(xiàn)高頻效應的傳輸線.(a)傳輸線微分段等效電路模型傳輸線微分段等效電路模型(長度為dz的RLCG模型):Rdz導體有限電阻引起的損耗;Gdz分隔導體和地層的介質的有限電導引起的損耗;Ldz磁場;Cdz導體和地層之間的電場. (b)特性阻抗特性阻抗Zc:線上任意點電壓波和電流波的比值線上任意點電壓波和電流波的比值,即即 V/I=Zc. 因此因此,Zc= (Z/Y)= (R+j L)/(G+j C)= (L/C) (c)傳輸速度傳輸速度v=1/(oo) (m/s),傳輸延遲傳輸延遲tpd =s/v (ns), 自由空間傳播速度v0=1/(oo)=3108 (m/s),單

17、位長度傳輸延遲tpd0 =1/v0=3.33 (ns/m)=3.33(ps/cm). 填充特氟綸r=2.1的同軸電纜, v=v0/r=2.07108 (m/s),單位長度傳輸延遲tpd0 =1/v=4.8 (ns/m)=48.3(ps/cm). FR-4 PCB, r=4.7,帶狀線, v=v0/r=1.38108 (m/s),單位長度傳輸延遲tpd0 =1/v=7.2 (ns/m)=72.3(ps/cm). 微帶線由于部分位于空氣中,部分位于電介質中,介電常數(shù)平均值r=(1+4.7)/2=2.85,傳播速度v=v0/r=1.777 108 (m/s),單位長度傳輸延遲tpd0 =1/v=5.

18、6 (ns/m) =56.3(ps/cm). 也可按有效介電常數(shù)r= (r+1）/2+ (r-1）/2 / 1+10h/w 計算。 3)3)傳輸線效應傳輸線效應 傳輸線效應指的是傳輸線效應指的是:傳輸過程中的任何不均勻傳輸過程中的任何不均勻(如阻抗變化、直角拐角如阻抗變化、直角拐角)都會引起信號的反射，反都會引起信號的反射，反射的結果對模擬信號（正弦波）是形成駐波，對射的結果對模擬信號（正弦波）是形成駐波，對數(shù)字信號則表現(xiàn)為上升沿、下降沿的振鈴和過沖。數(shù)字信號則表現(xiàn)為上升沿、下降沿的振鈴和過沖。這種過沖一方面形成強烈的電磁干擾和這種過沖一方面形成強烈的電磁干擾和對信號完對信號完整性的影響整性的

19、影響.例如例如:信號在不匹配的傳輸線兩端來回信號在不匹配的傳輸線兩端來回反射形成振鈴反射形成振鈴,上沖和下沖上沖和下沖.因此因此, 需要優(yōu)化拓撲結優(yōu)化拓撲結構構, ,調整互連線阻抗和端接阻抗調整互連線阻抗和端接阻抗,PCB,PCB尺寸及板層參尺寸及板層參數(shù)數(shù),以滿足信號完整性要求. 單調性 噪聲容限 振鈴和多次跨越邏輯電平閾值 4)傳輸延遲和阻抗匹配傳輸延遲和阻抗匹配 tpdtr tpd tr/6 或 tr 6 tpd 為高速信號為高速信號.反射信號將在信號改變狀態(tài)之后后到達驅動端, 如果反射信號很強,疊加后的波形就可能改變邏輯狀態(tài).該走線為分布參數(shù)系參數(shù)系統(tǒng)統(tǒng)條件下的傳輸線。tpdtrtpd

20、 tr/6tr 6tpd則為低速信號則為低速信號.這種信號線可不作為傳輸線處理. 而是集總參數(shù)系統(tǒng)集總參數(shù)系統(tǒng)條件下的理想導線. 為了實現(xiàn)信號完整性為了實現(xiàn)信號完整性,必須縮短必須縮短S,并進行阻抗匹配并進行阻抗匹配.例如例如,必須縮必須縮短時鐘線短時鐘線.而且而且,盡量不換層盡量不換層,以保持匹配。以保持匹配。 例:微帶線由寬為100mil,位于厚62mil的FR-4 (r=4.7)基板上.L0=0.335H/m,C0=pF/m.有效介電常數(shù)r=3.54.特性阻抗Zc=L0/C0=53.4.傳播速度v=v0/ 3.54=1.59108m/s.傳輸線總長S=20cm,單向時延tpd=S/v=2

21、0cm/ 1.59108m/s=1.25ns.源由2.5V,25MHz脈沖串表示,具有tr=2ns,50%占空比,源阻抗25,負載為5pF.不匹配產(chǎn)生振鈴.5）如何判斷高速信號? 傳輸速度傳輸速度v=1/(oo) (m/s),傳輸延遲傳輸延遲tpd =s/v (ns), 自由空間傳播速度v0=1/(oo)=3108 (m/s),單位長度傳輸延遲tpd0 =1/v0=3.33 (ns/m)=3.33(ps/cm). 填充特氟綸r=2.1的同軸電纜, v=v0/r=2.07108 (m/s),單位長度傳輸延遲tpd0 =1/v=4.8 (ns/m)=48.3(ps/cm). FR-4 PCB, r

22、=4.7,帶狀線, v=v0/r=1.38108 (m/s),單位長度傳輸延遲tpd0 =1/v=7.2 (ns/m)=72.3(ps/cm). 微帶線由于部分位于空氣中,部分位于電介質中,介電常數(shù)平均值r=(1+4.7)/2=2.85,傳播速度v=v0/r=1.777 108 (m/s),單位長度傳輸延遲tpd0 =1/v=5.6 (ns/m) =56.3(ps/cm). 也可按有效介電常數(shù)r= (r+1）/2+ (r-1）/2 / 1+10h/w 計算。 高速信號的確定高速信號的確定 BW=1/tr, BW=f0 15, f0時鐘重復頻率時鐘重復頻率 tr 6tpd =6 S tpdo,S

23、信號線長度即為即為高速信號高速信號,需進行仿真需進行仿真 tr可用示波器測量，或由手冊查出可用示波器測量，或由手冊查出 例：例：Fr-4 PCB Fr-4 PCB 帶狀線帶狀線( r=4)中信號的傳播速度中信號的傳播速度15.24(cm/ns); 單位長度帶狀線中信號的延遲時間為單位長度帶狀線中信號的延遲時間為 tpdo=0.066(ns/cm) 例；例；Fr-4 PCB Fr-4 PCB 帶狀線帶狀線, , Z0=60 t tpd0pd0=0.065(ns/cm).=0.065(ns/cm). 例：例：Fr-4 PCB Fr-4 PCB 微帶線微帶線 w =10mils,T=1mils,H=

24、30mils, w =10mils,T=1mils,H=30mils, Z Z0 0=102.8 =102.8 t tpd0pd0=0.069ns/cm.=0.069ns/cm. 需要注意的是：“高速”設計并不是只適用于以較高時鐘速率運行的設計，隨著驅動器的上升和下降時間縮短，信號完整性和EMC問題就會加大。如果所用芯片的信號和時鐘邊沿速率為1至2ns或更快，即使時鐘運行在幾兆赫,也要考慮。 阻抗匹配方法有: 串聯(lián)電阻 并聯(lián)電阻 戴維南網(wǎng)絡 RC網(wǎng)絡 二極管陣等。3.阻抗匹配 為了實現(xiàn)信號完整性，必須縮短 S 并進行阻抗匹配. 戴維寧端接 采用上拉下拉電阻R1和R2，通過R1和R2吸收反射。

25、AC端接 在戴維寧端接基礎上串接電容，這樣直流分量為0，可以減少直流消耗。 缺點是由于電容增加了信號的延遲，復雜度提高,且要求邏輯0，1的對稱性較好Z0RT Z0CT based on frequency二極管端接 適合阻抗難以匹配以及多驅動多負載的復雜情況 缺點是要求二極管具有很高的導通速率，且因二極管的非線性將導致信號頻譜的畸變，影響信號質量Z0+V(GND - 0.7) VIN (PWR + 0.7)串行端接 在源端串接小電阻RS（典型阻值為10歐到7歐），使源端的輸出阻抗加RS與傳輸線的特性阻抗（Z0）匹配A 4 網(wǎng)絡拓撲 網(wǎng)絡拓撲Net(Physical Net)是兩個或更多元件之間

26、的連接.如CLK0_1和CLK0R之間的連接.Xnet (Electrical Net) 是驅動器(Drivers)和接收器(Receivers)之間的連接,包含所有通過電阻、電容或連接器連接的Driver和Receiver. 拓撲拓撲結構結構均指均指Xnet的拓撲的拓撲. Net(Physical Net)與Xnet (Electrical Net) 實體網(wǎng)絡Net(Physical Net):任意點對點連接構成. 延展網(wǎng)絡Xnet (Electrical Net):信號從輸出端到接收端的整個路徑范圍. 點到點的拓撲仿真: 點到多點的拓撲仿真:典型結構有星型和菊花鏈型.例如,每條分支上都需要

27、終端電阻.I05和其它4個對象構成雙向總線互連關系,即星型.菊花鏈型即從驅動端開始,依次到達各接收端.所占用的空間較小,可用單一電阻匹配,有利于控制諧波騷擾. 時鐘信號拓撲 星型拓撲結構 菊花鏈型結構 5 信號完整性信號完整性 過去，BW=1/tr在10MHz以下，主要挑戰(zhàn)是布通所有信號線。由于互連線不影響系統(tǒng)性能，對信號來講，互連線是暢通透互連線是暢通透明的明的。 但當BW=1/ tr超過100MHz時，互連線不再暢通透明，出現(xiàn)了信號完整性問題。信號完整性問題指的是，在高速產(chǎn)品中由信號完整性問題指的是，在高速產(chǎn)品中由互連線引起的所有問題?；ミB線引起的所有問題。 信號完整性（信號完整性（Sig

28、nal Integrity，簡稱，簡稱SI）是指在信）是指在信號線上的信號質量及信號定時的準確性。即在要求的時號線上的信號質量及信號定時的準確性。即在要求的時間內，信號能以要求的時序、持續(xù)時間和電壓幅度作出間內，信號能以要求的時序、持續(xù)時間和電壓幅度作出響應，不失真的從源端傳送到接收端，則該信號是完整響應，不失真的從源端傳送到接收端，則該信號是完整的。所以，信號完整性分析是以電壓波形為主的分析。的。所以，信號完整性分析是以電壓波形為主的分析。 信號完整性具有兩個基本條件：信號完整性具有兩個基本條件： （1）空間完整性，即信號幅值完整性。必須保證信號）空間完整性，即信號幅值完整性。必須保證信號狀

29、態(tài)為高電平時，不低于邏輯門的高電平閾值區(qū)狀態(tài)為高電平時，不低于邏輯門的高電平閾值區(qū)VH,信信號狀態(tài)為低電平時，不高于邏輯門的低電平閾值區(qū)號狀態(tài)為低電平時，不高于邏輯門的低電平閾值區(qū)VL； （2）時間完整性，即信號能滿足要求的時序和持續(xù)時）時間完整性，即信號能滿足要求的時序和持續(xù)時間。間。 人們普遍認為在高速系統(tǒng)中的關鍵問題是時鐘頻率。人們普遍認為在高速系統(tǒng)中的關鍵問題是時鐘頻率。其實，時鐘的上升其實，時鐘的上升/下降時間下降時間tr才是最關鍵的因素。在高才是最關鍵的因素。在高速電路中，可以用電流變化和時間變化之比速電路中，可以用電流變化和時間變化之比dI/dt表示一表示一個變化很快的電流。個變

30、化很快的電流。dt等于電流的上升或下降時間等于電流的上升或下降時間tr，dI/dt引出了信號完整性問題。引出了信號完整性問題。 時序時序是高速系統(tǒng)的核心問題是高速系統(tǒng)的核心問題.如果定時不準如果定時不準確確,則不能得到準確的邏輯則不能得到準確的邏輯.信號傳輸時信號傳輸時,任何發(fā)生任何發(fā)生在驅動端在驅動端,互連線或接收端的延時或波形畸變都互連線或接收端的延時或波形畸變都會導致傳輸失敗會導致傳輸失敗. 破壞破壞信號完整性的原因有:所使用的芯片切換速度過快;端接元件布設不合理、電路互連不合理以及傳輸線、過孔等引起的阻抗不連續(xù);線距過小引起的串擾以及尖峰電壓等都會引起信號完整性問題。信號完整性問題包括

31、反射、串擾、過沖、振蕩、時延和電磁騷擾發(fā)射等。信號完整信號完整性分析的目標是保證可靠的高速數(shù)據(jù)傳輸性分析的目標是保證可靠的高速數(shù)據(jù)傳輸.高速高速數(shù)字系統(tǒng)設計成功的關鍵在于保持信號的完整性。數(shù)字系統(tǒng)設計成功的關鍵在于保持信號的完整性。 帶寬帶寬BW指的是能夠保持信號完整性的頻率范圍：指的是能夠保持信號完整性的頻率范圍： BW（Hz）= 1/ tr 信號開始失真或信噪比（信號開始失真或信噪比（S/N）開始下降時，開始失去）開始下降時，開始失去信號完整性，需要考慮信號完整性問題。信號完整性，需要考慮信號完整性問題。 tr 減小及減小及PCB存在引線電感存在引線電感L、線間電容、線間電容C，將引起，將

32、引起I噪聲電壓噪聲電壓V=LdI/tr,導致導致 S/N下降，失去信號完整性。下降，失去信號完整性。tpdtrtpd tr/6tr 6tpd 即保持即保持系統(tǒng)尺寸S臨界長度= x(cm)/6 則為低速信號則為低速信號,可保持信號完整性保持信號完整性.因此因此, 需要優(yōu)化拓撲結優(yōu)化拓撲結構構,調整端接阻抗調整端接阻抗, 縮短系統(tǒng)尺寸縮短系統(tǒng)尺寸,以滿足信號完整性要求.6.如何保證信號完整性如何保證信號完整性1)信號的反射與振鈴 傳輸線沒有被正確終端匹配，來自驅動端的信號在接收端被反射，引發(fā)不預期效應，使信號引發(fā)不預期效應，使信號輪廓失真輪廓失真。如果驅動端的阻抗與傳輸線不匹配，反射信號被反射到接

33、收端，這樣循環(huán)就會發(fā)生振鈴現(xiàn)象,進入不確定區(qū)進入不確定區(qū). 反射信號的強度按照如下公式，其大小取決于阻抗的不連續(xù)程度 信號反射產(chǎn)生原因和預防措施 產(chǎn)生原因產(chǎn)生原因:過長走線過長走線,終端不匹配終端不匹配 預防措施預防措施: 嚴格控制關鍵網(wǎng)線的走線長度，減小傳輸線效應 通過合理的終端匹配避免阻抗的不連續(xù)分布 通過調整走線寬度，介質厚度等控制走線的特征阻抗2)信號的延時和時序錯誤 傳輸線信號延時和時序錯誤表現(xiàn)為：信信號從驅動端到達接收端存在傳輸延遲號從驅動端到達接收端存在傳輸延遲或信號信號在邏輯電平的高、低門限之間保持一段時間在邏輯電平的高、低門限之間保持一段時間不跳變不跳變.導致不準確的定時,造

34、成器件的邏輯誤動,可能在時鐘的前后沿處采集不到準確的邏在時鐘的前后沿處采集不到準確的邏輯輯.而信號定時是否準確,是數(shù)字系統(tǒng)能否正確工作的關鍵; 多數(shù)情況下一個網(wǎng)絡有一個驅動端和多個接收端，必須嚴格控制各個接收端信號到達的有效的偏移（偏移（skew），），確保在最壞的情況下能夠正常工作. 過長的信號延遲可能導致時序和功能的混亂. 驅動過載、走線過長、傳輸線上的等效電容和電感等都會對信號的數(shù)字切換產(chǎn)生延遲.加上傳輸線特性阻抗與負載阻抗不匹配,將引起反射;當驅動端也不匹配時將引起振鈴和環(huán)繞振蕩，使得信號不能滿足接收端正確接收所需要的時間，從而導致接收錯誤。 3)上沖和下沖 上沖是指信號的電平超過邏輯

35、門的最大工作閾值或小于邏輯門最小工作閾值； 下沖是指信號的電平小于邏輯門的最大工作閾值或大于邏輯門的最小工作閾值 上沖和下沖會造成多次邏輯誤動的錯誤上沖和下沖會造成多次邏輯誤動的錯誤 鉗位電路改善上沖/下沖，在高速情況下很難實現(xiàn)，而良好的阻抗匹配可以有效的解決上沖/下沖問題.4)振鈴和多次跨越邏輯電平閾值 數(shù)字信號接收設備用來識別高數(shù)字信號接收設備用來識別高電平和低電平的區(qū)域稱為電平和低電平的區(qū)域稱為閾值區(qū)閾值區(qū).即即VH和和VL.必須保證必須保證狀態(tài)為高電平時不狀態(tài)為高電平時不低于低于VH,低電平時不高于低電平時不高于VL.VH和和VL之間為不確定區(qū)之間為不確定區(qū).但存在上沖但存在上沖,下沖

36、和下沖和振鈴時振鈴時,其電平就可能落入不確定區(qū)其電平就可能落入不確定區(qū).造成造成多次跨越邏輯電平閾值錯誤多次跨越邏輯電平閾值錯誤. 當傳輸線時延當傳輸線時延tpd小于信號上升小于信號上升時間時間tr的的1/6時，不屬于高速信號時，不屬于高速信號,可可以不考慮反射帶來的振鈴以不考慮反射帶來的振鈴 .5) 串擾 當一個網(wǎng)絡上有信號通過時，由于電磁耦合的作用會在相鄰的網(wǎng)絡上感應出相關的信號在相鄰的網(wǎng)絡上感應出相關的信號,造成邏輯狀態(tài)錯誤造成邏輯狀態(tài)錯誤,數(shù)據(jù)跳變等現(xiàn)象稱為串擾數(shù)據(jù)跳變等現(xiàn)象稱為串擾; 由于串擾是電磁耦合形成的，故又可分為感感性耦合和容性耦合性耦合和容性耦合; 感性耦合感性耦合:騷擾源電流變化引起的磁場變化耦合到被騷擾對象上產(chǎn)生感應電壓; 容性耦合容性耦合:騷擾源電壓變化引起的電場變化耦合到被騷擾對象上產(chǎn)生感應電流. 兩條靠近的