立項(xiàng)_方案設(shè)計(jì)報(bào)告

1、進(jìn)機(jī)號(hào)分類號(hào)所藏號(hào)密別階段名稱備HY-2陀螺LTU線路盒專用方案設(shè)計(jì)報(bào)告測(cè)試設(shè)編號(hào)共頁編寫:校對(duì): 審核: 會(huì)簽: 標(biāo)檢:批準(zhǔn):北京康拓科技開發(fā)總公司目錄1 概述 62 引用文件 63 需求分析 63.1 整體結(jié)構(gòu) 錯(cuò) 誤 !未定義書簽。3.2 專用電源 73.3 測(cè)控箱 錯(cuò) 誤!未定義書簽。3.3.1 脈沖采樣要求 73.3.2 恒流源要求 83.3.3 模擬信號(hào)測(cè)量要求 83.4 計(jì)算機(jī) 83.4.1 測(cè)控箱前面板 83.4.2 測(cè)控箱后面板 93.5 被測(cè)對(duì)象總結(jié) 94 測(cè)試設(shè)備硬件方案設(shè)計(jì) 104.1 測(cè)控箱 234.1.1 APCI5096 244.1.2 GX5871 244.1.

2、3 GX5872 254.1.4 GXRCIO 264.1.5 APCI5488 264.1.6 APCI5487 274.1.7 GX5488 284.1.8 GXJDQ 284.1.9 ZTLI1 294.1.10 前面板設(shè)計(jì) 294.2 電源箱 314.2.1電源輸入指標(biāo) 314.2.2輸出電壓及功率 324.2.3調(diào)整率 324.2.4顯示精度 324.2.5保護(hù)功能 324.2.6 輸出紋波 324.2.7 程控 324.3上位機(jī) 334.4溫度傳感器 334.5展開箱 344.6測(cè)試電纜 345信號(hào)處理方法 115.1單脈沖信號(hào)輸出 115.2脈沖寬度采集 125.3連續(xù)脈沖輸出

3、125.4個(gè)數(shù)脈沖輸出 135.5連續(xù)脈沖計(jì)數(shù) 145.6定時(shí)脈沖計(jì)數(shù) 145.7觸發(fā)脈沖計(jì)數(shù) 155.8動(dòng)量輪轉(zhuǎn)速采集 155.9異步串口發(fā)送 175.10異步串口接收 195.11串口應(yīng)答 206 軟件方案 356.1軟件需求分析 35356.2 軟件開發(fā)與運(yùn)行平臺(tái)356.4 測(cè)控箱軟件主要模塊流程圖6.5計(jì)算機(jī)軟件設(shè)計(jì)方案 357 接口設(shè)計(jì) 357.1機(jī)械接口 357.2電接口 357.2.1RS422 接口電路 . 357.2.2脈沖輸出 367.2.3脈沖輸入 377.2.4模擬量采集 377.2.5模擬量輸出 387.2.6恒流源輸出 387.2.7電源電壓調(diào)理 387.2.8電源

4、電流調(diào)理 397.2.9繼電器控制 398 可靠性設(shè)計(jì) 409 平安性設(shè)計(jì) 439.1對(duì)測(cè)試人員的平安性設(shè)計(jì). 439.2 對(duì)被測(cè)對(duì)象的平安性設(shè)計(jì). 439.3 對(duì)測(cè)試設(shè)備的平安性設(shè)計(jì). 4410熱設(shè)計(jì) 4211可維修性設(shè)計(jì) 4012可校準(zhǔn)性設(shè)計(jì) 4413電磁兼容性設(shè)計(jì) 4115 遺留問題 . 4516 結(jié)論 . 45附錄 A 設(shè)備清單 46附錄 B 文件清單 471 概述本文根據(jù)? ZY-3 慣性姿態(tài)敏感器地面測(cè)試設(shè)備任務(wù) ?介紹了并ZY-3 慣性姿態(tài)敏感器地面測(cè)試設(shè)備 以下簡(jiǎn)稱測(cè)試設(shè)備的設(shè)計(jì)，要內(nèi)容包括： 方案選擇、 平安性以及其它方面的描述系統(tǒng)組成、 工作原理、對(duì)外接口、可靠性、。2 引

5、用文件任務(wù)書編號(hào) GJB1622-93 GJB450A-2004QJ2109.2-91Q/W 416-93XX 測(cè)試設(shè)備任務(wù)書 航空電氣和電子設(shè)備的測(cè)試 設(shè)備通用標(biāo)準(zhǔn) 裝備可靠性工作通用要求 專用測(cè) 試設(shè)備通用設(shè)計(jì)要求 衛(wèi)星電氣測(cè)試設(shè)備平安要求 APCI5000 系列工業(yè)控制機(jī)技術(shù)標(biāo)準(zhǔn)企業(yè)標(biāo)準(zhǔn) Q/HDKTK002-20073 需求分析3.1 整體需求總體描述測(cè)試設(shè)備的需求，并提供測(cè)試系統(tǒng)整體框圖。一般 可從 任務(wù)書中提煉。3.2 功能與組成較為詳細(xì)地描述測(cè)試設(shè)備的需求， 一般可從任務(wù)書中提煉。 測(cè) 試設(shè)備包括測(cè)控箱、專用電源、計(jì)算機(jī)、高精度數(shù)字電壓表和存儲(chǔ)示波器、高精度低速轉(zhuǎn)臺(tái)、陀螺測(cè)試工裝

6、等。測(cè)試系統(tǒng)結(jié)構(gòu)圖如圖 1 所示被測(cè)試產(chǎn)品圖1測(cè)試系統(tǒng)結(jié)構(gòu)圖被測(cè)對(duì)象含4件產(chǎn)品：陀螺組件 1和陀螺線路1為3通道慣性姿 態(tài)敏感器、陀螺組件 2和陀螺線路2為6通道慣性姿態(tài)敏感器。3.3設(shè)備各組成局部的性能指標(biāo)或要求較為詳細(xì)地描述測(cè)試設(shè)備的性能指標(biāo)要求，一般可從任務(wù)書煉。中提專用電源根據(jù)任務(wù)書要求，本測(cè)試設(shè)備需為被測(cè)對(duì)象提供N路電源。 指標(biāo)如下:通道電壓值范圍電流精度紋波電源1+ 28V± 15 %10A1 % 1<750mV(p-p)電源2+ 20V± 15 %2.5A1 %<200mV(p-p)脈沖采樣要求測(cè)控箱可以對(duì)陀螺輸出的 42路脈沖信號(hào)進(jìn)行計(jì)數(shù)，可以設(shè)

7、置采 樣頻率、 采樣個(gè)數(shù)，并在測(cè)控箱前面板顯示。脈沖計(jì)數(shù)可以設(shè)為定周期模式或者累加模式，可通過計(jì)算機(jī)對(duì)脈沖計(jì)數(shù)進(jìn)行采集控制和顯示、存儲(chǔ)處理。采樣計(jì)數(shù)周期從0.05s1min可以設(shè)定。定時(shí)精度要求優(yōu)于10-5秒，脈沖計(jì)數(shù)精度 <10-5。脈沖量特性見表 1表1脈沖量特性脈沖高電平脈沖低電平脈沖寬度輸出阻抗脈沖頻率通道數(shù)陀螺線路145.5V0 1.0V45 °150k Q050kHz6陀螺線路2812V0 1.0V45爐20k Q050kHz12*3=36333恒流源要求要求輸出3路恒流源，各路間相互隔離。 每一路恒流源的輸出為 浮地。 恒流源輸出的范圍為： -8mA8mA ;恒流

8、源輸出的大小和極 性可通過計(jì) 算機(jī)控制輸出；恒流源輸出的穩(wěn)定精度能夠滿足最大誤差 小于2 X 10-4mA .模擬信號(hào)測(cè)量要求要求測(cè)量9個(gè)陀螺測(cè)量通道輸出共36路電壓信號(hào)。被測(cè)信號(hào)輸出阻抗<5k Q。電壓測(cè)量精度誤差<0.01V。各路待測(cè)模擬信號(hào)特性見表2。表2模擬信號(hào)特性表信號(hào)類別數(shù)量信號(hào)特性溫度信號(hào)905 (± 0.2) V馬達(dá)信號(hào)90 (± 0.04)5 (± 0.04 ) V速率信號(hào)90 (± 0.2)5 (± 0.2) V應(yīng)急信號(hào)9-5 (± 0.5)5 (± 0.2) V計(jì)算機(jī)主流配置測(cè)控箱前面板a.

9、液晶顯示屏。b顯示屏上顯示測(cè)試數(shù)據(jù)和參數(shù)設(shè)置，并且能進(jìn)行各種功能設(shè)定 和界面切換。液晶屏下方為多功能按鍵,根據(jù)液晶屏上顯示對(duì)應(yīng) 的功能操作。c. 產(chǎn)品加電/切電開關(guān)每個(gè)開關(guān)都有指示燈d. 采用非自鎖開關(guān),開關(guān)按下一次，產(chǎn)品加電，指示燈亮；再按下一 次 產(chǎn)品斷電，指示燈熄滅.要求能夠通過程序控制產(chǎn)品加電和切電，并且通過指示燈顯示當(dāng)前加電狀態(tài).即指示燈亮，表示產(chǎn)品對(duì) 應(yīng)電源已經(jīng)加上指示燈滅，表示產(chǎn)品對(duì)應(yīng)電源已經(jīng)切斷.e. 220V電源開關(guān)有指示燈f. 測(cè)控箱使用的電源的加電 /切電開關(guān).特別注意，應(yīng)將測(cè)控箱使用的電源與產(chǎn)品使用的電源嚴(yán)格分開，不得共用電源g. USB/鍵盤/鼠標(biāo)/顯示器接口h. 可

10、通過前面板插入鍵盤 /鼠標(biāo)后操作測(cè)控箱軟件通過USB傳遞數(shù)據(jù)。測(cè)控箱后面板 后面板上部為電壓和負(fù)載電阻測(cè)試孔，要求測(cè)試孔應(yīng)無金屬裸露，以防止電源短路。最好設(shè)計(jì)有保護(hù)蓋，在不使用時(shí)可以蓋上并鎖緊。插座的接點(diǎn)定義要求見接點(diǎn)定義IDS表文件。接地樁與機(jī)殼的搭接電阻小于10m Q,接地樁與電源地和信號(hào)的絕緣電阻大于 20M Qo3.4 被測(cè)對(duì)象總結(jié)主要功能由測(cè)控箱完成。測(cè)控箱處理的各種信號(hào)類型和通道數(shù)量見表3表3測(cè)控箱處理信號(hào)統(tǒng)計(jì)信號(hào)類型信號(hào)類型通道數(shù)量脈沖計(jì)數(shù)見表142模擬量采集見表236恒流源輸出-8mA 8mA3溫度傳感器-50 +100 °C8電源電壓見電源要求6電源電流見電源要求2

11、0電源控制見電源要求204方案確定和系統(tǒng)構(gòu)成4.1方案確定本測(cè)試設(shè)備的設(shè)計(jì)確實(shí)定應(yīng)依據(jù)以下原那么：a.充分考慮任務(wù)書的要求；b總結(jié)我公司設(shè)計(jì)類似測(cè)試設(shè)備的成功經(jīng)驗(yàn)；c. 選用的設(shè)備從技術(shù)上看應(yīng)有一定的先進(jìn)性；d. 系統(tǒng)易更新、易擴(kuò)展、可靠性高、易維護(hù)。根據(jù)以上的設(shè)計(jì)原那么， 我們選用了 APCI總線的一體化工控機(jī)作為測(cè)試設(shè)備的核心。4.2 設(shè)備的組成測(cè)試設(shè)備主要包括測(cè)控箱、電源箱、上位計(jì)算機(jī)、展開箱、配套電纜系統(tǒng)結(jié)構(gòu)見圖2。配套電被測(cè)設(shè)備繼電器模測(cè)控控塊脈塊脈 制沖 沖 器輸 輸 模 出 出 塊模模同步脈沖數(shù)出模塊串口 D A 通 A D 信模模 模塊塊電 源 箱 電 源 輸 出液晶前面板控制

12、按 鈕上位計(jì)算電源測(cè)控箱箱體內(nèi)安裝控制器和各種擴(kuò)展卡，控制器上安裝 Win dows操作系統(tǒng)。在無上位機(jī)的情況下，測(cè)控箱可獨(dú)立工作5設(shè)備技術(shù)指標(biāo)和實(shí)現(xiàn)方法主要技術(shù)指標(biāo)和使用的實(shí)現(xiàn)方法見表4表4主要指標(biāo)和實(shí)現(xiàn)方法信號(hào)名稱技術(shù)指標(biāo)實(shí)現(xiàn)方法脈沖頻率025kHz可調(diào)24MHz時(shí)鐘分頻脈沖脈寬正45 s24MHz時(shí)鐘計(jì)數(shù)異步串口115.2kbps24MHz 時(shí)鐘 FPGAAD/DA12位采用16位的芯片5.1單脈沖信號(hào)輸出單脈沖信號(hào)輸出使用 FPGA實(shí)現(xiàn)。邏輯采用模塊化設(shè)計(jì)。實(shí)現(xiàn)該功能共使用 3個(gè)模塊，分別是分頻模塊、觸 發(fā)模塊和計(jì)數(shù)輸出模塊。分頻模塊：將板上的主時(shí)鐘分頻為計(jì)數(shù)時(shí)鐘，將計(jì)數(shù)時(shí)鐘送給計(jì)數(shù)輸

13、出模塊進(jìn)行計(jì)數(shù)。觸發(fā)模塊：監(jiān)測(cè)總線上的控制，將觸發(fā)信號(hào)送給計(jì)數(shù)輸出模塊。計(jì)數(shù)輸出模塊：監(jiān)測(cè)到觸發(fā)信號(hào)后開始輸出指令并開始進(jìn)行計(jì)數(shù)，計(jì)數(shù)符合要求的數(shù)據(jù)后，接收指令輸出。模塊結(jié)構(gòu)如圖3所示：在該系統(tǒng)中外時(shí)鐘為 24MHz，將主時(shí)鐘分頻為 1kHz 1ms 的計(jì)數(shù)時(shí)鐘。計(jì)數(shù)輸出模塊輸出指令脈寬的誤差會(huì)小于1ms。滿足任務(wù)求的士 10ms。5.2脈沖寬度采集脈沖寬度采集使用 FPGA實(shí)現(xiàn)。該邏輯采用模塊化設(shè)計(jì)。實(shí)現(xiàn)該功能共使用3個(gè)模塊，分別是分模塊、數(shù)據(jù)處理模塊和計(jì)數(shù)模塊。分頻模塊：將板上的主時(shí)鐘分頻為計(jì)數(shù)時(shí)鐘，將計(jì)數(shù)時(shí)鐘送給計(jì)輸出模塊進(jìn)行計(jì)數(shù)。計(jì)數(shù)模塊：在脈沖信號(hào)開始時(shí)開始進(jìn)行計(jì)數(shù)，在脈沖信號(hào)結(jié)束時(shí)

14、束計(jì)數(shù)并將數(shù)據(jù)送給數(shù)據(jù)處理模塊。數(shù)據(jù)處理模塊： 監(jiān)測(cè)計(jì)數(shù)模塊是否有新的數(shù)據(jù)，將數(shù)據(jù)送給總線的士邏輯行讀取。模塊結(jié)構(gòu)如圖4所示:外時(shí)鐘分頻模塊分頻Iri 鐘r i 數(shù) ia+unrip A數(shù)舉好理模塊總線取數(shù) >|(H"> A - 3 1- L -1.» t圖4脈沖寬度采集功能框圖在該系統(tǒng)中外時(shí)鐘為 24MHz，將主時(shí)鐘分頻為 10kHz (0.1ms )計(jì)數(shù)時(shí)鐘。計(jì)數(shù)模塊采集的脈寬誤差會(huì)小于0.1ms。滿足任務(wù)要求0.25ms。脈沖寬度=計(jì)數(shù)結(jié)果X 0.1ms5.3連續(xù)脈沖輸出連續(xù)脈寬輸出使用 FPGA實(shí)現(xiàn)。連續(xù)脈沖輸出主要有兩個(gè)參數(shù):率和占空比。 邏輯采用模塊

15、化設(shè)計(jì)。實(shí)現(xiàn)該功能共使用兩個(gè)模塊，控制模 塊和脈沖輸出模塊。邏輯控制模塊：設(shè)置各種參數(shù)。脈沖輸出模塊：根據(jù)設(shè)置參數(shù)輸出脈沖Nl高申'人參數(shù)山低電平參數(shù)NlA脈神輸岀模塊脈沖輸出其中高電平參數(shù)Nh 和低電平參數(shù)N l為板上主時(shí)鐘個(gè)數(shù)，在脈沖輸出模塊中對(duì)主時(shí)鐘進(jìn)行計(jì)數(shù)。初始狀態(tài)輸出低電平。監(jiān)能信號(hào)后開始計(jì)數(shù)，當(dāng)計(jì)數(shù)值等于Nl后設(shè)輸出電平為高，清零，計(jì)算數(shù)值等于N H后設(shè)置輸出電平為低。脈沖頻率主時(shí)鐘頻率占空比NHnlNhNh N l在該系統(tǒng)中主時(shí)鐘為24MHz。要求 6Nh=24 X 106要求 X 10=108 624 106n輸出脈沖頻率n Hs。那么:模塊結(jié)構(gòu)如圖5所示:5.4個(gè)數(shù)脈

16、沖輸出個(gè)數(shù)脈寬輸出使用 FPGA實(shí)現(xiàn)。 個(gè)數(shù)脈沖輸出主要有兩個(gè)參數(shù)：脈沖個(gè)數(shù)、頻率和占空比。模塊，邏輯控制模邏輯采用續(xù)脈塊化設(shè)計(jì) 塊和計(jì)數(shù)脈沖輸出模塊。實(shí)現(xiàn)該功能共使用兩個(gè)邏輯控制模塊:設(shè)置各種參數(shù)。 計(jì)數(shù)脈沖輸出模塊：根據(jù)設(shè)置參數(shù)輸模塊結(jié)構(gòu)如圖出脈沖。邏輯控制使能信號(hào):計(jì)數(shù)脈沖輸出模塊脈沖輸出高電平參數(shù)Nh低電平參數(shù)N lL輸出脈沖個(gè)數(shù)6所示:其中高電平參數(shù)Nh 和低電平參數(shù)N l為板上主時(shí)鐘個(gè)數(shù)， 在脈沖輸出模塊中對(duì)主時(shí)鐘進(jìn)行計(jì)數(shù)。初始狀態(tài)輸出低電平。 監(jiān)測(cè)到使能信號(hào)后開始計(jì)數(shù)，當(dāng)計(jì)數(shù)值等于Nl后設(shè)輸出電平為高，計(jì)算器 清零，當(dāng)計(jì)數(shù)值等于Nh后設(shè)置輸出電平為低。當(dāng)輸出脈沖個(gè)數(shù)等于 設(shè)在該系

17、統(tǒng)中主時(shí)鐘為脈沖頻率占空比24MHz主時(shí)鐘頻率NhNhNlNh N l要求高電平寬度為ONh=24 X 106 X 4.5 X 10上=108Nl24 106 n輸出脈沖 頻率n H置值時(shí)停止脈沖輸出5.5 連續(xù)脈沖計(jì)數(shù)連續(xù)脈沖計(jì)數(shù)使用 FPGA實(shí)現(xiàn)。該邏輯采用模塊化設(shè)計(jì)。實(shí)現(xiàn)該功能共使用兩個(gè)模塊，分別是計(jì)數(shù)模塊和數(shù)據(jù)處理模塊。計(jì)數(shù)模塊：對(duì)被測(cè)信號(hào)進(jìn)行計(jì)數(shù)。數(shù)據(jù)處理模塊：對(duì)計(jì)數(shù)結(jié)果進(jìn)行處理。數(shù)弼處理模塊總線讀取模塊結(jié)構(gòu)如圖7所示： 計(jì)數(shù)結(jié)果直接送給控制器讀取圖7連續(xù)脈沖計(jì)數(shù)功能5.6定時(shí)脈沖計(jì)數(shù)定時(shí)脈沖計(jì)數(shù)使用 FPGA實(shí)現(xiàn)。該邏輯采用模塊化設(shè)計(jì)。實(shí)現(xiàn)該功能共使用三個(gè)模塊，分別是定時(shí)器模塊、計(jì)

18、數(shù)模塊和數(shù)據(jù)處理模塊。定時(shí)器模塊：輸出指定時(shí)間寬度的脈沖，該脈沖作為計(jì)數(shù)器使能信號(hào)。計(jì)數(shù)模塊：對(duì)被測(cè)信號(hào)進(jìn)行計(jì)數(shù)。數(shù)據(jù)處理模塊：對(duì)計(jì)數(shù)結(jié)果進(jìn)行處理。 模塊結(jié)構(gòu)如圖8所示：定時(shí)蠱模塊定時(shí)豚神慟卄數(shù)器囲1圖8連續(xù)脈沖計(jì)數(shù)邏輯模塊圖定時(shí)脈沖連接計(jì)數(shù)器使能。計(jì)數(shù)結(jié)果直接送給控制器讀取5.7 觸發(fā)脈沖計(jì)數(shù)觸發(fā)脈沖計(jì)數(shù)使用 FPGA實(shí)現(xiàn)。該邏輯采用模塊化設(shè)計(jì)。實(shí)現(xiàn)該功能共使用兩個(gè)模塊，分別是計(jì)數(shù)模塊和數(shù)據(jù)處理模塊。計(jì)數(shù)模塊：對(duì)被測(cè)信號(hào)進(jìn)行計(jì)數(shù)。數(shù)據(jù)處理模塊：對(duì)計(jì)數(shù)結(jié)果進(jìn)行處理。模塊結(jié)構(gòu)如圖9所示：被測(cè)脈沖1 1 財(cái)旳卄數(shù)4 卜 rri卜A數(shù)據(jù)處理模塊總線湊取-_腔發(fā)信號(hào)L 1 JylfrfIE接計(jì)數(shù)鶉儻龍

19、圖9個(gè)數(shù)脈沖計(jì)數(shù)邏輯模塊圖觸發(fā)信號(hào)連接計(jì)數(shù)器使能信號(hào)。計(jì)數(shù)結(jié)果直接送給控制器讀取5.8 動(dòng)量輪轉(zhuǎn)速采集分別邏輯控動(dòng)量輪轉(zhuǎn)速采集使用 FPGA 實(shí)現(xiàn)。 邏輯采用模塊化設(shè)計(jì)。 實(shí)現(xiàn)該功能共使用三個(gè)模塊， 制模塊、數(shù)據(jù) FIFO 模塊和脈沖周期計(jì)數(shù)模塊。邏輯控制模塊：處理數(shù)據(jù) FIFO 中的數(shù)據(jù)。數(shù)據(jù)FIFO模塊：對(duì)采集的數(shù)據(jù)進(jìn)行緩存脈沖周期計(jì)數(shù)模塊：對(duì)動(dòng)量輪轉(zhuǎn)速脈沖進(jìn)行脈沖周期計(jì)數(shù)模塊結(jié)構(gòu)如圖10所示：主時(shí)鐘圖10動(dòng)量輪轉(zhuǎn)速采集功能系統(tǒng)中主時(shí)鐘使用24MHz的晶振，脈沖周期計(jì)數(shù)是指相鄰的兩個(gè)動(dòng)量輪轉(zhuǎn)速脈沖之間的主時(shí)鐘個(gè)數(shù)。在邏輯控制模塊中內(nèi)為每個(gè)通道設(shè)有24個(gè)32位的緩存器，命名為D1到D24，存

20、儲(chǔ)動(dòng)量輪轉(zhuǎn)動(dòng)1周輸出的連續(xù)24個(gè)脈沖的周期，采用32 位計(jì)數(shù)器，通過 24MHz晶振進(jìn)行計(jì)數(shù)，記錄動(dòng)量輪轉(zhuǎn)速脈沖上升沿間的時(shí)間。如圖 11所示：n24 n 251Ni |12)1轉(zhuǎn) 速?zèng)_£1個(gè)第24個(gè)脈第25個(gè)脈圖11脈沖個(gè)數(shù)說明示意圖計(jì)數(shù)采用32位計(jì)數(shù)器，N1為第1個(gè)脈沖和第2個(gè)脈沖間24MHz 時(shí)鐘的個(gè)數(shù)， N2為第2個(gè)脈沖和第 3個(gè)脈沖間24MHz時(shí)鐘的個(gè)數(shù)， 依此類推，N24為第24個(gè)脈沖和第 25個(gè)脈沖間24MHz時(shí)鐘的個(gè)數(shù)。脈沖周期計(jì)數(shù)模塊將 N按順序填寫的FIFO中，邏輯控制模塊那么也 會(huì)按順序?qū)讀出。將N1寫到緩存器D1內(nèi)，將N2寫到緩存器D2內(nèi)，依此類推，將N24

21、 寫到緩存器 D24內(nèi)，將N25寫到緩存器 D1內(nèi)，此時(shí)進(jìn)行下一周期的計(jì)數(shù)。這樣板中這 24 個(gè)緩存器為連續(xù)的 24 個(gè)動(dòng)量輪轉(zhuǎn)速脈沖的數(shù)總線在一個(gè)采樣周期內(nèi)全部這 24 個(gè)緩存器的數(shù)據(jù)，進(jìn)行運(yùn)算處動(dòng)量輪的轉(zhuǎn)速單位為 rpm ，即每 60s 轉(zhuǎn)動(dòng)的圈數(shù)。 得到動(dòng)量輪轉(zhuǎn)理就可以得到穩(wěn)定的動(dòng)量輪的轉(zhuǎn)速值。運(yùn)算過程為：先得到頻率是24MHz時(shí)鐘的周期t，單位秒；1t. 1 6 s24 106 動(dòng)量輪轉(zhuǎn)動(dòng) 1 周所 個(gè)緩存器中的用時(shí)間T,單位秒，的總和；Di為第 計(jì)數(shù)值，i24i Di為24個(gè)緩存器中脈沖計(jì)數(shù)2T=t i241Dis速v360 v. rpm將公式 1、 2代入公式 3得到動(dòng)量輪轉(zhuǎn)速的計(jì)

22、算公式1.44 10 9為：2424i1i1通過這種方法可以精確算出動(dòng)量輪的轉(zhuǎn)速， 防止安裝工藝誤差造 成的轉(zhuǎn)速計(jì)算誤差。這種測(cè)試方法的誤差來源主要有兩個(gè)方面： 在本設(shè)備中主時(shí)鐘使 用 ？ MHz 晶振，經(jīng)過計(jì)數(shù)誤差為 ？5.9 異步串口發(fā)送異步串口發(fā)送使用 FPGA 實(shí)現(xiàn)。 邏輯采用模塊化設(shè)計(jì)。 實(shí)現(xiàn)該 功能共使用三個(gè)模塊， 邏輯控制模 塊、發(fā)送 FIFO 模塊和數(shù)據(jù)發(fā)送模 塊。邏輯控制模塊：對(duì)數(shù)據(jù)發(fā)送模塊進(jìn)行參數(shù)設(shè)置，向 FIFO 模塊中 填 寫發(fā)送數(shù)據(jù)。發(fā)送 FIFO 模塊：對(duì)發(fā)送的數(shù)據(jù)進(jìn)行緩存。 數(shù)據(jù)發(fā)送模塊：根據(jù) 設(shè)置和發(fā)送 FIFO 中的數(shù)據(jù)。 模塊結(jié)構(gòu)如圖 12 所示：圖12異步

23、串口發(fā)送功能邏輯控制模塊設(shè)置的參數(shù)主要包括，波特率、校驗(yàn)位、停止位和 字節(jié)間延時(shí)。各參數(shù)的設(shè)置方法如下：校驗(yàn)位設(shè)置：0為無校驗(yàn)，1為奇校驗(yàn)，2為偶校驗(yàn)。停止位設(shè)置：0為1停止位，1為2停止為。波特率可設(shè)置為任意波特率，設(shè)置參數(shù)為24MHz的時(shí)鐘個(gè)數(shù)板上以 24MHz作為時(shí)鐘，波特率24MHz的時(shí)鐘周期 t為:16 G)24 10 6串口發(fā)送1個(gè)數(shù)據(jù)位的時(shí)間 T為:波特率設(shè)置參N為：T = 1 sbaudrate字節(jié)間延時(shí)采用計(jì)6N = T = 24 106t baudrate數(shù)器的計(jì)數(shù)范圍是置的字節(jié)間延時(shí)范圍是16位計(jì)數(shù)器，設(shè)置的參數(shù)為24MHz065535 ,乘以24MHz的時(shí)鐘周期02.3

24、7ms。設(shè)置參數(shù)N'為：N' = 24 106 (s)延時(shí)時(shí)間(s)的時(shí)鐘個(gè)數(shù)。t，得到可設(shè)512。邏輯發(fā)送FIFO模塊有空標(biāo)志和滿標(biāo)志，深度默認(rèn)設(shè)置為控制模塊一次最多可寫入 512字節(jié)數(shù)據(jù)。該深度可根據(jù)實(shí)際應(yīng)用中的 不 同需求進(jìn)行設(shè)數(shù)據(jù)發(fā)送模塊初始運(yùn)行在檢測(cè) FIFO數(shù)據(jù)狀態(tài)，當(dāng)檢測(cè)到 FIFO的 空標(biāo)識(shí)為假時(shí)，開始從 FIFO中讀出數(shù)據(jù)發(fā)送。依次發(fā)送起始位、數(shù)據(jù)位(先發(fā)送低字節(jié))、校驗(yàn)位(設(shè)置有校驗(yàn)位時(shí))和停止位，發(fā) 送完成 后判斷字節(jié)間延時(shí)是否設(shè)置為零，不為零時(shí)等待字節(jié)間延時(shí)，5.10異步串口接收異步串口接收使用 FPGA實(shí)現(xiàn)。邏輯采用模塊化設(shè)計(jì)。實(shí)現(xiàn)該功能共使用三個(gè)模塊

25、，邏輯控制模塊、接收FIFO模塊和數(shù)據(jù)接收模塊。邏輯控制模塊：對(duì)數(shù)據(jù)接收模塊進(jìn)行參數(shù)設(shè)置，讀FIFO模塊中的接收數(shù)據(jù)，讀數(shù)據(jù)接收模塊的數(shù)據(jù)狀態(tài)。接收FIFO模塊：對(duì)接收的數(shù)據(jù)進(jìn)行緩存。數(shù)據(jù)接收模塊：根據(jù)設(shè)置接收串口數(shù)據(jù)，將數(shù)據(jù)寫入接收FIFO中， 判斷接收數(shù)據(jù)的狀態(tài)。模塊結(jié)構(gòu)如圖13所示：總線邏軻瓷制棋塊圖13異步串口接收功能邏輯控制模塊設(shè)置的參數(shù)主要包括， 波特率、校驗(yàn)位、停止位和 采 樣時(shí)間設(shè)置。接收數(shù)據(jù)狀態(tài)的為接收的數(shù)據(jù)是否符合參數(shù)設(shè)置。各參數(shù)的設(shè)置方法如下：校驗(yàn)位設(shè)置：0為無校驗(yàn)，1為奇校驗(yàn)，2為偶校驗(yàn)。停止位設(shè)置：0為1停止位，1為2停止為。接收數(shù)據(jù)狀態(tài)：數(shù)據(jù)格式是單字節(jié)，低兩位有效

26、。第0位為1表示 停止位錯(cuò)誤，第1位為1表示校驗(yàn)位錯(cuò)誤。波特率可設(shè)置為任意波特率，板上以24MHz作為時(shí)鐘，波特率 設(shè)置參數(shù)為24MHz的時(shí)鐘個(gè)數(shù)。24MHz的時(shí)鐘周期t為：t=1(s)624 106串口接收1個(gè)數(shù)據(jù)位的時(shí)間 T為：T = 1 sbaudrate 波特率設(shè)置參數(shù) N 為：6N=T= 24 106 t baudrate 采樣時(shí)間設(shè)置表示當(dāng)數(shù)據(jù)接收模塊檢測(cè)到數(shù)據(jù)起始位后， 何時(shí)開 始對(duì)數(shù)據(jù)采樣。 設(shè)置方法和波特率的設(shè)置方法相同。 默認(rèn)設(shè)置為波特 率的一半， 即 N/2 。當(dāng)某些器件對(duì)高波特率通訊時(shí)波形的上沿或下沿產(chǎn)生較大影響時(shí)，可根據(jù)實(shí)際情況調(diào)整該參數(shù)，確保通訊正常。接收 FIFO

27、 模塊有空標(biāo)志和滿標(biāo)志，深度默認(rèn)設(shè)置為 512 。該深 度 可根據(jù)實(shí)際應(yīng)用中的不同需求進(jìn)行設(shè)置。數(shù)據(jù)接收模塊初始運(yùn)行在檢測(cè)數(shù)據(jù)狀態(tài)， 當(dāng)檢測(cè)到數(shù)據(jù)起始位 后， 等待采樣時(shí)間后開始采樣起始位， 然后按照波特率依次對(duì)數(shù)據(jù)位、 校 驗(yàn)位和停止位進(jìn)行采集， 并判斷校驗(yàn)位和停止位是否正確， 將數(shù)據(jù) 寫 到數(shù)據(jù)接收 FIFO 模塊中，返回到檢測(cè)數(shù)據(jù)狀態(tài)。邏輯控制模塊檢 測(cè) 到 FIFO 的空標(biāo)識(shí)為假時(shí)，開始從 FIFO 中讀出數(shù)據(jù)并讀出數(shù)據(jù)接 收 狀態(tài)。5.11 串口應(yīng)答串口應(yīng)答功能多用于模擬各部件 LTU 應(yīng)答星載計(jì)算機(jī)發(fā)送的指 令 當(dāng)星載計(jì)算機(jī)發(fā)送指令完成后，要求各部件 LTU 的應(yīng)答時(shí)間一 般在 5

28、0us 到 200us 之間。為了能夠快速相應(yīng)指令開始應(yīng)答數(shù)據(jù)，該 功能使 用 FPGA 實(shí)現(xiàn)。邏輯采用模塊化設(shè)計(jì)。 實(shí)現(xiàn)該功能共使用五個(gè)模塊， 邏輯控制模 塊、接收 FIFO 模塊、數(shù)據(jù)接收模塊、 發(fā)送 FIFO 模塊和數(shù)據(jù)發(fā)送模 塊。邏輯控制模塊：設(shè)置數(shù)據(jù)接收模塊和數(shù)據(jù)發(fā)送模塊的參數(shù)， 讀 FIFO 模塊中的接收數(shù)據(jù)，讀數(shù)據(jù)接收模塊的數(shù)據(jù)狀態(tài)，對(duì)接收的數(shù) 據(jù)進(jìn)行 判斷，向發(fā)送發(fā)送數(shù)據(jù) FIFO 中寫數(shù)據(jù)。接收FIFO模塊：對(duì)接收的數(shù)據(jù)進(jìn)行緩存。發(fā)送FIFO模塊：對(duì)發(fā)送的數(shù)據(jù)進(jìn)行緩存。數(shù)據(jù)接收模塊：根據(jù)設(shè)置接收串口數(shù)據(jù)，將數(shù)據(jù)寫入接收FIFO中, 判斷接收數(shù)據(jù)的狀態(tài)。數(shù)據(jù)發(fā)送模塊：根據(jù)設(shè)置和

29、發(fā)送FIFO中的數(shù)據(jù)。模塊結(jié)構(gòu)如圖14所示:邏輯控制模塊設(shè)置的參數(shù)主要包括，波特率、校驗(yàn)位、停止位、字節(jié)間延時(shí)和采樣時(shí)間設(shè)接收數(shù)據(jù)狀態(tài)為接收的數(shù)據(jù)是否符合參數(shù)設(shè)各參數(shù)的設(shè)置方法如下:校驗(yàn)位設(shè)置：0為無校驗(yàn)，1為奇校驗(yàn)，2為偶校驗(yàn)。停止位設(shè)置：0為1個(gè)停止位，1為2個(gè)停止為。接收數(shù)據(jù)狀態(tài)：數(shù)據(jù)格式是單字節(jié)，低兩位有效。第0位為1表停止位錯(cuò)誤，第1位為1表示校驗(yàn)位錯(cuò)誤。波特率可設(shè)置為任意波特率14 板上以答功能框4MHz作為時(shí)鐘，波特率參數(shù)為24MHz的時(shí)鐘個(gè)數(shù)。24MHz的時(shí)鐘周期t為：t=)串口接收1個(gè)數(shù)據(jù)位的時(shí)間 T為：1 s baudrate波特率設(shè)置參數(shù) N為:N= T = 24 106

30、t baudrate采樣時(shí)間設(shè)置表示當(dāng)數(shù)據(jù)接收模塊檢測(cè)到數(shù)據(jù)起始位后，何時(shí)開始對(duì)數(shù)據(jù)采樣。設(shè)置方法和波特率的設(shè)置方法相同。默認(rèn)設(shè)置為波特率的一半，即N/2。當(dāng)某些器件對(duì)高波特率通訊時(shí)波形的上沿或下沿產(chǎn)生較大影響時(shí)，可根據(jù)實(shí)際情況調(diào)整該參數(shù)，確保通訊正常。字節(jié)間延時(shí)采用16位計(jì)數(shù)器，設(shè)置的參數(shù)為24MHz的時(shí)鐘個(gè)數(shù)。 計(jì)數(shù)器的計(jì)數(shù)范圍是 065535，乘以24MHz的時(shí)鐘周期t，得到可設(shè)置 的字節(jié)間延時(shí)范圍是 02.37ms。設(shè)置參數(shù) N'為：n'= 24 106 (s)延時(shí)時(shí)間(s)接收FIFO模塊和發(fā)送FIFO模塊均有空標(biāo)志和滿標(biāo)志，深度默 認(rèn) 設(shè)置為512。該深度可根據(jù)實(shí)際

31、應(yīng)用中的不同需求進(jìn)行設(shè)置。數(shù)據(jù)接收模塊初始運(yùn)行在檢測(cè)數(shù)據(jù)狀態(tài)，當(dāng)檢測(cè)到數(shù)據(jù)起始位后,等待采樣時(shí)間后開始采樣起始位，然后按照波特率依次對(duì)數(shù)據(jù)位、校驗(yàn)位和停止位進(jìn)行采集，并判斷校驗(yàn)位和停止位是否正確，將數(shù)據(jù) 寫到數(shù)據(jù)接收FIFO模塊中，返回到檢測(cè)數(shù)據(jù)狀態(tài)。邏輯控制模塊檢測(cè)到FIFO的空標(biāo)識(shí)為假時(shí)，開始從 FIFO中讀出數(shù)據(jù)并讀出數(shù)據(jù)接收狀態(tài)。邏輯控制模塊根據(jù)專用的協(xié)議對(duì)接收的數(shù)據(jù)進(jìn)行判斷，判斷是否發(fā)送數(shù)據(jù)、發(fā)送什么數(shù)據(jù)。并記錄各種狀態(tài)，供上位機(jī)讀取。如果判斷結(jié)果需要應(yīng)答數(shù)據(jù)，那么邏輯控制模塊向發(fā)送FIFO中填寫應(yīng)答 數(shù)據(jù)。數(shù)據(jù)發(fā)送模塊初始運(yùn)行在檢測(cè)發(fā)送FIFO數(shù)據(jù)狀態(tài)，當(dāng)檢測(cè)到FIFO的空標(biāo)識(shí)為假

32、時(shí)，開始從FIFO中讀出數(shù)據(jù)發(fā)送。依次發(fā)送起始 位、數(shù)據(jù)位(先發(fā)送低字節(jié))、校驗(yàn)位(設(shè)置有校驗(yàn)位時(shí))和停止位， 發(fā)送完成后判斷字節(jié)間延時(shí)是否設(shè)置為零，不為零時(shí)等待字節(jié)間延時(shí)，6測(cè)試設(shè)備硬件方案設(shè)計(jì)6.1 測(cè)控箱測(cè)控箱箱體內(nèi)為插卡式工控機(jī)結(jié)構(gòu)。主要由電源、控制器、母板和10板組成。測(cè)控箱前視圖如圖15所示：圖15測(cè) 控 箱 結(jié) 構(gòu) 示 意 圖梳理主要功能完成數(shù)據(jù)顯示、數(shù)據(jù)采集、信號(hào)控制、接口調(diào)理、線纜 等功能測(cè)控箱內(nèi)使用的板卡和完成的功能見表5表5測(cè)控箱內(nèi)板卡功能說明板卡名稱板卡描述實(shí)現(xiàn)功能KT-DYA-36電源母板為測(cè)控箱電源提供安裝支架和電源輸出轉(zhuǎn)KT-DYA-35測(cè)控箱電源為控制器和IO板

33、卡供電APCI5096控制器測(cè)控箱控制器，同時(shí)控制專用電源箱APCI5918-10母板測(cè)控箱內(nèi)控制器和IO板母板GXXZBUS母板調(diào)理板母板，安裝非總線調(diào)理板卡GX5872-1FPGA 板完成24路脈沖計(jì)數(shù)GX5872-2FPGA 板完成18路脈沖計(jì)數(shù)GX5872-3FPGA 板完成采集前面板按鈕，并控制電源輸出狀態(tài)GXRCIOFPGA 板完成8路溫度傳感器DS18B20采集APCI4588-1A/D板完成36路遙測(cè)信號(hào)采集板卡名稱板卡描述實(shí)現(xiàn)功能APCI4588-2A/D板采集4塊ZTLI1輸出的電源電壓值和電流值GX5488恒流源± 8mA 完成3路電流輸出GXJDQ繼電器電源輸

34、出狀態(tài)控制非總線ZTLI1-1電源采集完成6路電源電壓采集，組件1中28V加溫 電流、XYZ的28V供電電流、X的+ 20V供 電電流。非總線ZTLI1-2電源采集完成組件1中YZ的+ 20V供電電流、XYZ的 20V供電電流非總線ZTLI1-3電源采集完成組件1中XYZ的+ 5V供電電流、組件 2中加溫28V電流、G1的供電電流非總線ZTLI1-4電源采集完成組件2中G2-G6的+ 28V供電電流采集6.1.1 APCI5096嵌入式控制器模塊 APCI-5096米用英特爾移動(dòng)版超低功耗賽揚(yáng) M-600MHZ處理器，配合英特爾 855GME芯片組、板載 DDR內(nèi)存，實(shí)現(xiàn) 了無風(fēng)扇穩(wěn)定工作。在

35、發(fā)揮強(qiáng)大處理性能的同時(shí)可以提供更高的穩(wěn)定性和抗干擾能力，適合于航空航天，交通運(yùn)輸，電力系統(tǒng)等惡劣 環(huán)境的應(yīng)用。APCI5096是測(cè)試主機(jī)的主控制器， APCI-5096通過總線和各數(shù)據(jù)采 集/控制模塊連接，測(cè)試軟件操控 APCI5096讀取板卡采集的數(shù) 據(jù)，控制 板卡的輸出。APCI-5096的RS-232串口可與電源箱的程控串口通訊，控制電 源箱 每路供電信號(hào)的加/切電。板上的以太網(wǎng)口被接到后面板用于與上位機(jī)進(jìn)行網(wǎng)絡(luò)通訊。6.1.2 GX5871GX5871是一塊專為測(cè)試設(shè)備開發(fā)的數(shù)字10板卡，板卡基于APCI5000的標(biāo)準(zhǔn)接口板。該板核心芯片采用FPGA，可根據(jù)用戶的 不同需求進(jìn)行專用的數(shù)

36、字信號(hào)處理。板上帶有DC/DC電源模塊，被 測(cè)信號(hào)和總線隔離。接口板提供8路光隔脈沖量輸入、8路光隔脈沖 量輸出接口、 8組RS422 接口特性的輸入輸出通道和8路非隔離的IO引腳。在本設(shè)備中共使用 1塊GX5871。處理信號(hào)見表 6，共2路脈沖 計(jì)表6 GX5872-1處理信號(hào)序號(hào)信號(hào)名稱信號(hào)類型信號(hào)方向通道號(hào)1陀螺組件1 X F+RS422輸入/輸出CH02陀螺組件1 X F-RS422輸入/輸出CH16.1.3 GX5872GX5872是一塊專為測(cè)試設(shè)備開發(fā)的數(shù)字10板卡，板卡基于APCI5000的標(biāo)準(zhǔn)接口板。該板核心芯片采用 FPGA，可根據(jù)用戶的 不同 需求進(jìn)行專用的數(shù)字信號(hào)處理。板

37、上帶有 DC/DC電源模塊，被 測(cè)信號(hào)和 總線隔離。該板有 30路光隔脈沖量輸出，通過配置板上的 DC/DC模塊可 配置輸出信號(hào)高電平的電壓值默認(rèn)為 4路+5V，26路+12V， 24路光 隔脈沖量輸入兼容 +5V/+12V 。在本設(shè)備中共使用 2塊 GX5872。其中第1塊GX5872命名為GX5872-1，配置12V輸出的DC/DC處理信號(hào)見表7,共2路脈沖計(jì)數(shù)。表7 GX5872-1處理信號(hào)序號(hào)信號(hào)名稱信號(hào)類型信號(hào)方向通道號(hào)1陀螺組件1 X F+0/12V輸出CH02陀螺組件1 X F-0/12V輸出CH1其中第2塊GX5872命名為 GX5872-2配置5V輸出的 DC/DC 處理信號(hào)

38、見表8，共18路脈沖計(jì)數(shù)。表8 GX5872-2處理信號(hào)序號(hào)信號(hào)名稱信號(hào)類型信號(hào)方向通道號(hào)1陀螺組件2 G1脈沖輸出1組+N0/5V輸出CH0序號(hào)信號(hào)名稱信號(hào)類型信號(hào)方向通道號(hào)2陀螺組件2 G1脈沖輸出1組-N0/5V輸出CH1GX5872-1和GX5872-2實(shí)現(xiàn)的計(jì)數(shù)采用兩種計(jì)數(shù)方式，分別是 連續(xù) 脈沖計(jì)數(shù)和定時(shí)脈沖計(jì)數(shù)。6.1.4 GXRCIOGXRCIO是一塊專為測(cè)試設(shè)備開發(fā)的數(shù)字10板卡，板卡基于APCI5000的標(biāo)準(zhǔn)接口板。該板核心芯片采用 FPGA，可根據(jù)用戶的 不同 需求進(jìn)行專用的數(shù)字信號(hào)處理。板上帶有DC/DC電源模塊，被 測(cè)信號(hào)和總線隔離。接口板提供 26路光隔脈沖量輸入、

39、 16路光隔脈 沖量輸出接 口和18路非隔離10引腳。在本設(shè)備中共使用1塊GXRCIO。處理信號(hào)見表 9，和8路溫度傳 感器通訊。溫度傳感器使用DS18B20。表9GXRCIO處理信號(hào)序號(hào)信號(hào)名稱信號(hào)類型信號(hào)方向通道號(hào)1DS18B20-1半雙工異步通訊1輸入/輸出CH02DS18B20-2半雙工異步通訊輸入/輸出CH16.1.5 APCI5488APCI5488是APCI5000系列模板中的一塊通用光電隔離型48通道12位A/D采集板，具有多種輸入量程，允許電壓或電流輸入，單通道最高采集速率可以到達(dá)90KHZ。本板采用高速光耦器件對(duì)數(shù)字、模擬電路進(jìn)行隔離，使系統(tǒng)抗干擾能力大大增強(qiáng)，同時(shí)又不影響

40、系統(tǒng)的處理速度。 板內(nèi)帶有DC DC模塊，系統(tǒng)只需要提供單+5V供電。模擬信號(hào)輸入量程可設(shè)置為05V , 010V，士 2.5V，士 5V和士10V?？蓪?8個(gè)單端輸入通道配置成24個(gè)差分輸入通道。在本設(shè)備中共使用 2塊APCI5488。其中第1塊APCI5488命名為APCI5488-1.處理信號(hào)見表10。采集36路模擬量遙測(cè)信號(hào)。表10 APCI5488-1處理信號(hào)序號(hào)信號(hào)名稱信號(hào)類型信號(hào)方向通道號(hào)1溫度信號(hào)05V輸入CH02馬達(dá)信號(hào)05V輸入CH134其中第2塊APCI5488命名為APCI5488-2.處理信號(hào)見表 11。采 集電源的電源值和電流值表11 APCI5488-2處理信號(hào)序

41、號(hào)信號(hào)名稱信號(hào)類型信號(hào)方向通道號(hào)1組件1中28V加溫電流值05V輸入CH02組件1中X 28V電流值05V輸入CH13456.1.6 APCI5487DA模塊采用一塊 APCI5487，APCI5487是高精度的16位48路通 用隔離模擬輸出板，是基于APCI5000的標(biāo)準(zhǔn)接口板。該板核心芯片采用12片4路串行16位電流輸出的數(shù)模轉(zhuǎn)換芯片DAC8814，可 提供48路電壓信號(hào)輸出。48路模擬量輸出為雙極性電壓輸出方式，輸出電壓范圍為士 10V。在本設(shè)備中共使用 1塊APCI5487。處理信號(hào)見表12，共2路脈 沖計(jì)數(shù)。表12 GX5872-1處理信號(hào)序號(hào)信號(hào)名稱信號(hào)類型信號(hào)方向、通目道號(hào)1溫度

42、信號(hào)05V輸出CH02馬達(dá)信號(hào)05V輸出CH1序號(hào)信號(hào)名稱信號(hào)類型信號(hào)方向、通耳道號(hào)6.1.7 GX5488GX5488是一塊專為測(cè)試設(shè)備開發(fā)的高精度恒流源板，板卡符合APCI5000系列工控機(jī)標(biāo)準(zhǔn)。本板卡可提供3路恒流源輸出。該板卡 使用18位高精度DA芯片，經(jīng)過測(cè)試本板卡誤差優(yōu)于0.01%。電流輸 出量程可根據(jù)需求進(jìn)行配置， 配置方式為更換接口電阻。常用典型值 包括土 8mA、± 30mA、土 80mA和土 150mA。電流輸出時(shí)，負(fù)載應(yīng)小于330 Q。板上帶由3只DC/DC模塊，為3路電流輸出分別供電，使各路電流輸出路間隔離。在本設(shè)備中共使用 N塊GX5488。量程配置為土 8

43、mA。處理信號(hào)見 表13，共3路恒流源輸出。表13 GX5488處理信號(hào)序號(hào)信號(hào)名稱信號(hào)類型信號(hào)方向通道號(hào)1X通道± 8mA輸出CH02丫通道± 8mA輸出CH13Z通道± 8mA輸出CH26.1.8 GXJDQGXJDQ是專用于控制電源輸出控制的繼電器控制板。板上有 32個(gè)獨(dú) 立的通道，可對(duì) 32路電源的輸出進(jìn)行控制。繼電器使用 G6B-1114P。單 路最大可通過電流為 5A。在本設(shè)備中共使用 1塊GXJDQ。處理信號(hào)見表 14所示。表14 GXJDQ處理信號(hào)序號(hào)信號(hào)名稱信號(hào)類型信號(hào)方向通道號(hào)15V供電控制0/12V輸入CH0212V供電控制0/12V輸入CH

44、15V電源輸入5V輸入CH012V電源輸入12V輸入CH15V電源輸出5V輸出CH012V電源輸出12V輸出CH16.1.9 ZTLI1ZTLI1是一塊專用電壓、電流調(diào)理板，單板可對(duì)12路直流電源 的電壓，和5路直流電源的電流進(jìn)行調(diào)理?？蓪㈦娫吹碾妷?、電流信 號(hào)轉(zhuǎn)換成 05V的電壓信號(hào)， 給A/D采集板進(jìn)行采集。 該板采用隔離 運(yùn)放，并且 每個(gè)通道帶有獨(dú)立的 DC/DC模塊，各路電源采集時(shí)的路 間隔離。在本設(shè)備中共使用 1塊ZTLI1。處理信號(hào)見表15所示。表15 GXJDQ處理信號(hào)序號(hào)信號(hào)名稱信號(hào)類型信號(hào)方向通道號(hào)15V電源電壓5V輸入IN025V電源電流200mA輸入IN 134前面板設(shè)計(jì)

45、根據(jù)任務(wù)書要求前面板設(shè)計(jì)測(cè)試設(shè)備測(cè)控箱前面板，前面板示意圖如圖16所示圖 16 測(cè)控箱前面板示意圖測(cè)試主機(jī)前面板主要提供測(cè)試的操作界面前面板上安裝 10 英寸高可靠 TFT 液晶顯示屏，提供軟件界面顯 示。 顯示屏上顯示測(cè)試數(shù)據(jù)和參數(shù)設(shè)置， 并且能進(jìn)行各種功能設(shè)定和 界 面切換。前面板上安裝有開關(guān)和指示燈。 開關(guān)采用鎖定是開關(guān)， 當(dāng)開關(guān)按 下 電源輸出，指示燈亮，開關(guān)抬起，電源不輸出，指示燈滅。前面板上安裝 220V 電源開關(guān)有指示燈 ?？刂茰y(cè)控箱的上電 和 斷電。前面板上安裝 USB 、鍵盤、鼠標(biāo)和顯示器等通用接口，可 連接外 圍輸入輸出設(shè)備。6.1.11 后面板設(shè)計(jì)后面板根據(jù)任務(wù)書要求進(jìn)行

46、設(shè)計(jì)，示意圖如圖 17 所示加溫XYZ加溫G1 G2 G3G4G5G6+ 28V+ 28V+ 28V+ 28V+ 28V+ 28V+ 28VGND+ 20V+ 20V+ 20VGNDGND20V20V20VGND +12V12VGND+5.5V+5.5V+5.5VKNHM34-001KNHM34-002接地樁疏昶I?-220V電源輸入插座圖17測(cè)控箱后面板示意圖后面板上部為電壓和負(fù)載電阻測(cè)試孔。插座的接點(diǎn)定義安裝 IDS表文件進(jìn)行設(shè)計(jì)，使和被測(cè)對(duì)象 的連接電纜進(jìn)行一對(duì)一設(shè)計(jì)。后面板上還提供測(cè)控箱對(duì)專用電源進(jìn)行程序控制所用的RS-232通訊接口，與上位機(jī)通訊所用的以太網(wǎng)口。供應(yīng)測(cè)試主機(jī)的的 22

47、0V AC交流電源也從后面板上的插座接入，此插座帶有保險(xiǎn)管。 保護(hù)地接地柱可以在電源上沒有提供保護(hù)地時(shí)將外接保護(hù)地接入箱內(nèi)，測(cè)試主機(jī)箱殼體和該接地柱相接。6.2 電源箱電源輸入指標(biāo)輸入電壓為 AC220V 士 10%，頻率： 50Hz輸出電壓及功率第一路 DC28V 士 15%/15A第二路 DC20V 士 15%/2.5A第三路 DC20V ±15%/2.5A 第四路 DC12V ±15%/1.5A 第五路 DC12V ±15%/1.5A 第六路 DC5.5V ± 15%/2A 各路輸出均為獨(dú)立輸出，可以根據(jù)實(shí)際使用情況選擇使用6.2.3 調(diào)整率電壓調(diào)

48、整率： 不大于 1%； 負(fù)載調(diào)整率： 不大于 1%；6.2.4 顯示精度電壓顯示精度：± 0.1V ；電流顯示精度：額定電流 *1%；6.2.5 保護(hù)功能輸出過壓保護(hù)、過流保護(hù)、過溫保護(hù)；輸入過欠壓保護(hù)。6.2.6 輸出紋波 第一路輸出紋波峰峰值不大于 750mV ； 第二、三路輸出紋波峰峰值不大于 200mV ； 第四、五路輸出紋波峰峰值不大于 120mV ；第六路輸出紋波峰峰值 不大于 80mV；6.2.7 程控電源箱為程控電源，采用 RS232 總線， 9600bps ，1 停止位，無 校驗(yàn)位電源箱可由程序控制實(shí)現(xiàn)以下功能。a. 查詢通道的工作狀態(tài)；b. 設(shè)定通道的工作參數(shù)；c

49、. 查詢通道的工作參數(shù)；d. 查詢通道實(shí)際輸出電壓電流值；e. 設(shè)置某一通道開關(guān)機(jī)；f. 設(shè)置所有通道開關(guān)機(jī)；g. 查詢某一通道開關(guān)機(jī)狀態(tài)；h. 復(fù)位。其中設(shè)置通道工作參數(shù)包括， 輸出電壓值、 過壓保護(hù)值和過流保 護(hù) 值。6.3 上位機(jī)上位機(jī)采用 HP 公司的 DC7900 。配置的主要參數(shù)為：a. Intel Core 2 Duo E6750 雙核處理器 ,，主頻 2.66G 。b. 標(biāo)配 1G 內(nèi)存c. 250GB 超大硬盤d. 19 寸的液晶顯示器e. DVD 刻錄機(jī)f. NVIDIA GeForce 8400 GS 獨(dú)立顯卡運(yùn)行 Windows XP 操作系統(tǒng)。6.4 溫度傳感器系統(tǒng)使用溫度傳感器 DS18B20 對(duì)被測(cè)產(chǎn)品的溫度進(jìn)行測(cè)量量， 并將 測(cè)量結(jié)果傳送到 FPGA 板 GXRCIO 進(jìn)行讀取， DS18B20 測(cè)溫范圍為：(-55 125 ) C,精度：土 0.5 °Co6.5 展開箱展開箱可以用電纜串聯(lián)在測(cè)試連接線路上， 方便手動(dòng)測(cè)試被測(cè)產(chǎn) 品 的信號(hào)及測(cè)控箱的輸出信號(hào)， 并用于測(cè)控箱標(biāo)檢。 使用者可用對(duì)應(yīng) 展開 箱每個(gè)測(cè)試點(diǎn)位上的撥動(dòng)開