數(shù)電總結(jié)2014

1、總總 結(jié)結(jié)組合邏輯電路組合邏輯電路時序邏輯電路時序邏輯電路1.特點特點,分析分析,設計設計,2.常用功能器件常用功能器件:定義定義,功能功能,集成芯片應用集成芯片應用編碼器編碼器,譯碼器譯碼器,數(shù)據(jù)選擇器數(shù)據(jù)選擇器,數(shù)據(jù)分配器數(shù)據(jù)分配器,比較器比較器,加法器加法器1.特點特點,分析分析,設計設計,2.常用功能器件常用功能器件:定義定義,功能功能,集成芯片應用集成芯片應用計數(shù)器計數(shù)器,寄存器寄存器門電路構(gòu)成門電路構(gòu)成觸發(fā)器電路構(gòu)成觸發(fā)器電路構(gòu)成簡化簡化:邏輯代數(shù)邏輯代數(shù)第一章第一章 數(shù)字電路基礎數(shù)字電路基礎基本要求基本要求1. 正確理解以下基本概念：正邏輯、負邏輯、數(shù)制正確理解以下基本概念：正邏

2、輯、負邏輯、數(shù)制與碼制、二極管與三極管的開關(guān)作用和開關(guān)特性、邏與碼制、二極管與三極管的開關(guān)作用和開關(guān)特性、邏輯變量、邏輯函數(shù)、輯變量、邏輯函數(shù)、“與、或、非與、或、非”基本邏輯關(guān)系?；具壿嬯P(guān)系。2. 熟練掌握三極管三種工作狀態(tài)的特點及判別方法。熟練掌握三極管三種工作狀態(tài)的特點及判別方法。3. 熟練掌握邏輯函數(shù)的幾種表示方法（真值表、表熟練掌握邏輯函數(shù)的幾種表示方法（真值表、表達式、邏輯圖），并會相互轉(zhuǎn)換。達式、邏輯圖），并會相互轉(zhuǎn)換。(1) (54)D =(0101,0100)8421 =(1011,0100)2421(2) (87.15)D =(1000,0111.0001,0101)84

3、21 =(1110,1101.0001,1011)2421(3) (239.03)D =(0010,0011,1001.0000,0011)8421 =(0010,0011,1111.0000,0011)2421 +VO6V+VO5VO+V-3VO0V+VO+V-3V123123123123123CCC（ +12V）RbRV=50R（ +5V）Rb=50CVCC=50CCRC（ +15V）Rb1VRb2V（ +12V）bCCR=50RCCC=50Rb2CRRV（ +12V）b1（a）（b）（c）（d）（e）1k53k3k30k1k20k1k15k51k2k15k51k基本要求基本要求1. 正確

4、理解以下基本概念：正確理解以下基本概念：推拉式輸出、線與、高阻態(tài)。推拉式輸出、線與、高阻態(tài)。2. 熟練掌握各種門電路的邏輯功能。熟練掌握各種門電路的邏輯功能。3. 熟悉各種門電路的結(jié)構(gòu)、工作原理、主要參數(shù)熟悉各種門電路的結(jié)構(gòu)、工作原理、主要參數(shù)及應用中注意的問題。及應用中注意的問題。+VLABCL+VLAB+V+VLBAADDT123T123123T123DDD123T123(a)RCCC21(b)4RCCRCRbR(c)bRCCRCCCRb1R112Rb2TT1212334(d)CDABL1 ABL 2 CABL3+V&RPCD&LCCBA1B&A=1VCCL2&L3CBA1+5VEN&EN

5、&1R=1L1L2L3L4ABCD電路如圖所示，試用表格方式列出各門電路的名稱，輸電路如圖所示，試用表格方式列出各門電路的名稱，輸出邏輯表達式以及當出邏輯表達式以及當ABCD=1001時，各輸出函數(shù)的值。時，各輸出函數(shù)的值。 基本要求基本要求1.正確理解以下基本概念：邏輯變量、邏輯函數(shù)、正確理解以下基本概念：邏輯變量、邏輯函數(shù)、“與、或、非與、或、非”基本邏輯關(guān)系、競爭冒險。基本邏輯關(guān)系、競爭冒險。2.熟練掌握邏輯函數(shù)的幾種常用的表示方法：真值熟練掌握邏輯函數(shù)的幾種常用的表示方法：真值表、邏輯表達式、邏輯圖、卡諾圖。并能熟練的相表、邏輯表達式、邏輯圖、卡諾圖。并能熟練的相互轉(zhuǎn)換?；マD(zhuǎn)換。3.

6、熟練掌握邏輯代數(shù)基本定律、基本運算規(guī)則，能熟練掌握邏輯代數(shù)基本定律、基本運算規(guī)則，能夠熟練用其對邏輯函數(shù)進行代數(shù)化簡及表達式轉(zhuǎn)換。夠熟練用其對邏輯函數(shù)進行代數(shù)化簡及表達式轉(zhuǎn)換。4. 熟練掌握卡諾圖化簡法。熟練掌握卡諾圖化簡法。5.熟練掌握組合邏輯電路的分析方法和設計方法。熟練掌握組合邏輯電路的分析方法和設計方法。 基本邏輯關(guān)系小結(jié)基本邏輯關(guān)系小結(jié) 邏輯邏輯 符號符號 表示式表示式與與&ABYABY1或或非非1YAY=ABY=A+B與非與非&ABY或非或非ABY1異或異或=1ABYY= A BAY ABY BAY組合邏輯電路的分析步驟：組合邏輯電路的分析步驟：組合邏輯電路分析方法組合邏輯電路分析

7、方法1、 由邏輯圖寫出各輸出端的邏輯表達式；由邏輯圖寫出各輸出端的邏輯表達式；2、 化簡和變換邏輯表達式；化簡和變換邏輯表達式；3、 列出真值表；列出真值表；4、 根據(jù)真值表或邏輯表達式，經(jīng)分析最后確定其功能。根據(jù)真值表或邏輯表達式，經(jīng)分析最后確定其功能。根據(jù)已知邏輯電路，經(jīng)分析確定電路的的邏輯功能。根據(jù)已知邏輯電路，經(jīng)分析確定電路的的邏輯功能。1 1、邏輯抽象（約定）：根據(jù)實際邏輯問題的因果關(guān)系確、邏輯抽象（約定）：根據(jù)實際邏輯問題的因果關(guān)系確定輸入、輸出變量，并定義邏輯狀態(tài)的含義；定輸入、輸出變量，并定義邏輯狀態(tài)的含義；2、根據(jù)邏輯描述列出真值表；根據(jù)邏輯描述列出真值表；3、由真值表寫出邏

8、輯表達式由真值表寫出邏輯表達式; ;5、 畫出邏輯圖。畫出邏輯圖。4、根據(jù)器件的類型根據(jù)器件的類型, ,簡化和變換邏輯表達式簡化和變換邏輯表達式一、組合邏輯電路的設計步驟一、組合邏輯電路的設計步驟 根據(jù)實際邏輯問題，求出所要求邏輯功能的最簡單邏輯電路。根據(jù)實際邏輯問題，求出所要求邏輯功能的最簡單邏輯電路。組合邏輯電路的設計組合邏輯電路的設計設計一個故障指示電路，具體要求為：設計一個故障指示電路，具體要求為：（1）兩臺電動機同時工作時，綠燈亮；）兩臺電動機同時工作時，綠燈亮；（2）一臺電動機發(fā)生故障時，黃燈亮；）一臺電動機發(fā)生故障時，黃燈亮；（3）兩臺電動機同時發(fā)生故障時，紅燈亮。）兩臺電動機同

9、時發(fā)生故障時，紅燈亮。解解 1.1.設定設定A A、B B分別表示兩臺分別表示兩臺電動機這兩個邏輯變量，電動機這兩個邏輯變量，F(xiàn) F綠、綠、F F黃、黃、F F紅分別表示綠燈、紅分別表示綠燈、黃燈、紅燈；且用黃燈、紅燈；且用0 0表示電表示電動機正常工作，動機正常工作，1 1表示電動表示電動機發(fā)生故障；機發(fā)生故障；1 1表示燈亮，表示燈亮，0 0表示燈滅。表示燈滅。 2.2.建立真值表建立真值表 按設計要求可得真值表按設計要求可得真值表 ABF綠F黃F紅001000101010010110013. 根據(jù)真值表求得輸出邏輯函數(shù)的表達式根據(jù)真值表求得輸出邏輯函數(shù)的表達式BAF綠綠BABABAF黃黃

10、ABF紅紅4. 化簡上述邏輯函數(shù)表達式，并轉(zhuǎn)換成適當?shù)男问?。由于上化簡上述邏輯函?shù)表達式，并轉(zhuǎn)換成適當?shù)男问?。由于上述邏輯函?shù)的表達式都是最簡了，所以不用再化簡。述邏輯函數(shù)的表達式都是最簡了，所以不用再化簡。 5. 根據(jù)邏輯函數(shù)根據(jù)邏輯函數(shù)表達式畫出邏輯表達式畫出邏輯電路圖。電路圖。基本要求基本要求1.熟練掌握譯碼器、編碼器、數(shù)據(jù)選擇器、數(shù)值比熟練掌握譯碼器、編碼器、數(shù)據(jù)選擇器、數(shù)值比較器的邏輯功能及常用中規(guī)模集成電路的應用。較器的邏輯功能及常用中規(guī)模集成電路的應用。2.熟練掌握半加器、全加器的邏輯功能，設計方法。熟練掌握半加器、全加器的邏輯功能，設計方法。3.正確理解以下基本概念：正確理解以

11、下基本概念： 編碼、譯碼、組合邏輯電路、時序邏輯電路。編碼、譯碼、組合邏輯電路、時序邏輯電路。用譯碼器實現(xiàn)邏輯函數(shù)的步驟用譯碼器實現(xiàn)邏輯函數(shù)的步驟o 1.1.寫出邏輯函數(shù)的最小項和的形式；寫出邏輯函數(shù)的最小項和的形式；o 2.2.將邏輯函數(shù)的最小項和的表達式變換成與非將邏輯函數(shù)的最小項和的表達式變換成與非與非式；與非式；o 3.3.畫出接線圖。畫出接線圖。o 4.4.如果函數(shù)為如果函數(shù)為4 4變量函數(shù)，用變量函數(shù)，用3/83/8線譯碼器實現(xiàn)，線譯碼器實現(xiàn)，則需先用兩片則需先用兩片3/83/8線譯碼器擴展成線譯碼器擴展成4/164/16線譯碼器，線譯碼器，在此基礎上進行以上步驟。在此基礎上進行以

12、上步驟。例例1 1 試用譯碼器和門電路實現(xiàn)邏輯函數(shù)：試用譯碼器和門電路實現(xiàn)邏輯函數(shù)：ACBCABLABCCABCBABCAL7653mmmm解：解：將邏輯函數(shù)轉(zhuǎn)換成最小項表達式，將邏輯函數(shù)轉(zhuǎn)換成最小項表達式，再轉(zhuǎn)換成與非再轉(zhuǎn)換成與非與非形式。與非形式。=m3+m5+m6+m7=用一片用一片7413874138加一個與非門加一個與非門就可實現(xiàn)該邏輯函數(shù)。就可實現(xiàn)該邏輯函數(shù)。1G0A74138G2A2B12AGAY1YYY2YYY73Y4560ABC100L&利用利用8 8選選1 1數(shù)據(jù)選擇器組成函數(shù)產(chǎn)生器的一般步驟數(shù)據(jù)選擇器組成函數(shù)產(chǎn)生器的一般步驟a a、將函數(shù)變換成最小項表達式、將函數(shù)變換成最

13、小項表達式b b、使器件處于使能狀態(tài)、使器件處于使能狀態(tài)c c、地址、地址信號信號S2、 S1 、 S0 作為函數(shù)的輸入變量作為函數(shù)的輸入變量d d、處理數(shù)據(jù)輸入、處理數(shù)據(jù)輸入D0D7信號電平。邏輯表達式中有信號電平。邏輯表達式中有mi ,則相應則相應Di =1，其他的數(shù)據(jù)輸入端均為，其他的數(shù)據(jù)輸入端均為0。 要實現(xiàn)的邏輯函數(shù)中的變量個數(shù)與數(shù)據(jù)選擇器的地址輸入端要實現(xiàn)的邏輯函數(shù)中的變量個數(shù)與數(shù)據(jù)選擇器的地址輸入端的個數(shù)相同，將變量與數(shù)據(jù)選擇器的地址輸入端一一對應即可。的個數(shù)相同，將變量與數(shù)據(jù)選擇器的地址輸入端一一對應即可。 如果要實現(xiàn)的邏輯函數(shù)中的變量個數(shù)與數(shù)據(jù)選擇器的地址輸如果要實現(xiàn)的邏輯函

14、數(shù)中的變量個數(shù)與數(shù)據(jù)選擇器的地址輸入端的個數(shù)不同，不能用前述的簡單辦法。應分離出多余的變量，入端的個數(shù)不同，不能用前述的簡單辦法。應分離出多余的變量，把它們加到適當?shù)臄?shù)據(jù)輸入端。把它們加到適當?shù)臄?shù)據(jù)輸入端。例例2 2 試用試用8 8選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74X15174X151實現(xiàn)單輸出組合邏輯函數(shù)實現(xiàn)單輸出組合邏輯函數(shù)o 解法一解法一： DCBACDBADBCADABCABCDDCBADABCCDBAABCDDBCADABCABCDACDBCABCDLACDBCABCDL11)()(),(53753755377mDmmDDmDmDDmDmDmDmDmDmDCBAL其中：其中：S S2

15、 2=A,S=A,S1 1=B,S=B,S0 0=C=CDD37766554433221100DmDmDmDmDmDmDmDmY 比較比較Y Y與與L L，當，當 D D5 5= =D D7 7= 1 , = 1 , D D0 0= =D D1 1= =D D2 2= =D D4 4=0=0時時Y=L11),(537mDmmDCBAL由譯碼器由譯碼器74138和和8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74151組成如圖所示組成如圖所示的邏輯電路。的邏輯電路。X2X1X0及及Z2Z1Z0為兩個三位二進制數(shù)。試分析為兩個三位二進制數(shù)。試分析電路的邏輯功能。電路的邏輯功能。Y01Y2Y3Y4Y5Y6Y7Y0A

16、AA12G1G2B7413810D0D1D2D3D4D5D6D774151G2AA1A2A0YX1X2X0Z1Z2Z0G 試用試用8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74151和門電路設和門電路設計一個四位二進制碼奇偶校驗器。要求計一個四位二進制碼奇偶校驗器。要求當輸入的四位二進制碼中有奇數(shù)個當輸入的四位二進制碼中有奇數(shù)個1時，時，輸出為輸出為1，否則為，否則為0。 解解 設四位二進制碼設四位二進制碼ABCD為輸入邏輯為輸入邏輯變量，校驗結(jié)果變量，校驗結(jié)果L為輸出邏輯變量。所對為輸出邏輯變量。所對應的奇偶校驗器的邏輯關(guān)系真值表。應的奇偶校驗器的邏輯關(guān)系真值表。A B C DL0 0 0 00 0 0

17、10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1011010011001011041326D7YA0DA ALYDCDDDDBA01G5D741512D基本要求基本要求1.熟練掌握各類觸發(fā)器的邏輯功能（功能表、特性方熟練掌握各類觸發(fā)器的邏輯功能（功能表、特性方程、狀態(tài)轉(zhuǎn)換圖、驅(qū)動表）。程、狀態(tài)轉(zhuǎn)換圖、驅(qū)動表）。2. 熟練掌握各種不同結(jié)構(gòu)的觸發(fā)器的觸發(fā)特點，并能熟練掌握各種不同結(jié)構(gòu)的觸發(fā)器的觸發(fā)特點，并能夠熟練畫出工作波形。夠熟練畫出工作波形。3.

18、熟悉觸發(fā)器的主要參數(shù)。熟悉觸發(fā)器的主要參數(shù)。4.熟悉各類觸發(fā)器間的相互轉(zhuǎn)換。熟悉各類觸發(fā)器間的相互轉(zhuǎn)換。5.了解各類觸發(fā)器的結(jié)構(gòu)和工作原理。了解各類觸發(fā)器的結(jié)構(gòu)和工作原理。 1 寫出圖示各電路的狀態(tài)方程。寫出圖示各電路的狀態(tài)方程。 2 觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖所示，寫出該觸發(fā)器的特性方觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖所示，寫出該觸發(fā)器的特性方程，如用程，如用JK觸發(fā)器實現(xiàn)同樣的功能，寫出相應的邏輯關(guān)系表達觸發(fā)器實現(xiàn)同樣的功能，寫出相應的邏輯關(guān)系表達式，并畫出電路圖。式，并畫出電路圖。 第五章第五章 時序邏輯電路時序邏輯電路基本要求基本要求1.正確理解以下基本概念：組合邏輯電路、時序邏正確理解以下基本概念：

19、組合邏輯電路、時序邏輯電路、同步和異步、計數(shù)和分頻。輯電路、同步和異步、計數(shù)和分頻。2.熟練掌握二進制、十進制計數(shù)器的工作原理、邏熟練掌握二進制、十進制計數(shù)器的工作原理、邏輯功能；二進制計數(shù)器的設計方法。輯功能；二進制計數(shù)器的設計方法。3. 了解時序邏輯電路的分析方法和設計方法。了解時序邏輯電路的分析方法和設計方法。時序邏輯電路時序邏輯電路分析分析的一般步驟的一般步驟: :1.1.觀察電路的結(jié)構(gòu)，觀察電路的結(jié)構(gòu)，確定電路是同步時序邏輯電路還是確定電路是同步時序邏輯電路還是異步時序邏輯電路，是米里型電路還是莫爾型電路。異步時序邏輯電路，是米里型電路還是莫爾型電路。.確定電路的邏輯功能確定電路的邏

20、輯功能.3.列出狀態(tài)轉(zhuǎn)換表或畫出狀態(tài)圖和波形圖；列出狀態(tài)轉(zhuǎn)換表或畫出狀態(tài)圖和波形圖； 2. 根據(jù)給定的時序電路圖根據(jù)給定的時序電路圖,寫出下列各邏輯方程式：寫出下列各邏輯方程式：(1)(1)寫出各觸發(fā)器的時鐘方程。寫出各觸發(fā)器的時鐘方程。(2)(2)寫出時序邏輯電路的輸出方程。寫出時序邏輯電路的輸出方程。(3)(3)寫出各觸發(fā)器的驅(qū)動方程。寫出各觸發(fā)器的驅(qū)動方程。(4)(4)將各觸發(fā)器的驅(qū)動方程代入其特性方程，求得各觸發(fā)器的次態(tài)方將各觸發(fā)器的驅(qū)動方程代入其特性方程，求得各觸發(fā)器的次態(tài)方程程. . 由由給給定定的的邏邏輯輯功功能能建建立立原原始始狀狀態(tài)態(tài)圖圖和和原原始始狀狀態(tài)態(tài)表表 狀狀態(tài)態(tài) 化

21、化簡簡 狀狀態(tài)態(tài) 分分配配 選選擇擇 觸觸發(fā)發(fā)器器類類型型 確確定定 激激勵勵方方程程組組 和和 輸輸出出方方程程組組 畫畫出出 邏邏輯輯圖圖并并檢檢查查自自啟啟動動能能力力 同步時序電路的設計過程同步時序電路的設計過程(1) )根據(jù)給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表根據(jù)給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表(2)狀態(tài)化簡狀態(tài)化簡-求出最簡狀態(tài)圖求出最簡狀態(tài)圖 ；合并等價狀態(tài)，消去多余狀態(tài)的過程稱為狀態(tài)化簡合并等價狀態(tài)，消去多余狀態(tài)的過程稱為狀態(tài)化簡等價狀態(tài)等價狀態(tài)：在相同的輸入下有相同的輸出，并轉(zhuǎn)換到同在相同的輸入下有相同的輸出，并轉(zhuǎn)換到同一個次態(tài)去的兩個狀態(tài)稱為等價狀態(tài)。一個次態(tài)去

22、的兩個狀態(tài)稱為等價狀態(tài)。明確電路的輸入條件和相應的輸出要求，分別確定輸入變量明確電路的輸入條件和相應的輸出要求，分別確定輸入變量和輸出變量的數(shù)目和符號。和輸出變量的數(shù)目和符號。找出所有可能的狀態(tài)和狀態(tài)轉(zhuǎn)換之間的關(guān)系。找出所有可能的狀態(tài)和狀態(tài)轉(zhuǎn)換之間的關(guān)系。根據(jù)原始狀態(tài)圖建立原始狀態(tài)表。根據(jù)原始狀態(tài)圖建立原始狀態(tài)表。(3)狀態(tài)編碼（狀態(tài)分配）；狀態(tài)編碼（狀態(tài)分配）；(4)選擇觸發(fā)器的類型選擇觸發(fā)器的類型(6)畫出邏輯圖并檢查自啟動能力。畫出邏輯圖并檢查自啟動能力。給每個狀態(tài)賦以二進制代碼的過程。給每個狀態(tài)賦以二進制代碼的過程。根據(jù)狀態(tài)數(shù)確定觸發(fā)器的個數(shù)，根據(jù)狀態(tài)數(shù)確定觸發(fā)器的個數(shù)，(5)求出電路

23、的激勵方程和輸出方程求出電路的激勵方程和輸出方程 ；（M:狀態(tài)數(shù)狀態(tài)數(shù);n:觸發(fā)器的個數(shù)）觸發(fā)器的個數(shù)）2n-1M2n 選取編碼方案的原則應有利于所選觸發(fā)器的驅(qū)動方選取編碼方案的原則應有利于所選觸發(fā)器的驅(qū)動方程及電路輸出方程的簡化和電路的穩(wěn)定程及電路輸出方程的簡化和電路的穩(wěn)定例例 設計一個串行數(shù)據(jù)檢測器。對它的要求是：連續(xù)輸入設計一個串行數(shù)據(jù)檢測器。對它的要求是：連續(xù)輸入3 3個或個或3 3個個以上的以上的1 1時輸出為時輸出為1,1,其它情況下輸出為其它情況下輸出為0.0.解：設輸入數(shù)據(jù)為輸入變量，用解：設輸入數(shù)據(jù)為輸入變量，用X表示；檢測結(jié)果為輸出變量，表示；檢測結(jié)果為輸出變量，用用Y表示

24、，其狀態(tài)轉(zhuǎn)換表為表示，其狀態(tài)轉(zhuǎn)換表為0S01S0/0S1/0XYSn/1nSS1S2S3S0/0S2/0S0/0 S0/0S3/1S3/1其中其中S0為沒有為沒有1輸入的以前狀態(tài)，輸入的以前狀態(tài)，S1為輸入一個為輸入一個1以后的狀態(tài)，以后的狀態(tài)，S2為輸入兩個為輸入兩個1以后的狀態(tài)，以后的狀態(tài)，S3為連續(xù)輸入為連續(xù)輸入3個或個或3個以上個以上1的狀態(tài)。的狀態(tài)。由狀態(tài)表可以看出，由狀態(tài)表可以看出，S2和和S3為等價狀態(tài)，可以合并成一個。為等價狀態(tài)，可以合并成一個。其化簡后狀態(tài)圖為由于電路的狀態(tài)為由于電路的狀態(tài)為3個，故個，故M3,應應取觸發(fā)器的數(shù)目為取觸發(fā)器的數(shù)目為n2.取取00、01和和10分

25、別對應分別對應S0、S1和和S3,若選定的觸發(fā)器為若選定的觸發(fā)器為JK觸發(fā)器，則其觸發(fā)器，則其輸出端的卡諾圖為輸出端的卡諾圖為000100/001/0X01111000/010/000/010/1nnQQ01/ / YQQnn/2011分開的卡諾圖為分開的卡諾圖為nQ1nQ000 01111001000011Xn+1Q1nQ1nQ000 01111001000100XnQ1nQ000 0111100001000001Xn+1Q0YS0S1S20/01/01/00/00/0X/Y1/1化簡后電路的狀態(tài)方程為001110110111QQQXQQXQXQQXQQonn可得驅(qū)動方程為可得驅(qū)動方程為10

26、10101KQXJXKXQJ輸出方程為輸出方程為1XQY 其對應的邏輯電路如圖其對應的邏輯電路如圖5.4.3所示所示1JC11KQQ1JC11KQQ1CPXY圖5.4.3 例5.4.2的邏輯電路其狀態(tài)轉(zhuǎn)換圖為0001100/01/01/00/00/0X/Y1/1110/01/101QQ由狀態(tài)轉(zhuǎn)換圖可知，此電路可以由狀態(tài)轉(zhuǎn)換圖可知，此電路可以自啟動。自啟動。時序邏輯電路的自啟動設計時序邏輯電路的自啟動設計 前一節(jié)的時序電路設計中，電路的自啟動檢查是在最后一步進前一節(jié)的時序電路設計中，電路的自啟動檢查是在最后一步進行的，如果不能自啟動，還要返回來從新修改設計。如果在設計過行的，如果不能自啟動，還要

27、返回來從新修改設計。如果在設計過程中能夠考慮自啟動的問題，就可以省略檢查自啟動這一步驟了。程中能夠考慮自啟動的問題，就可以省略檢查自啟動這一步驟了。例例 設計一七進制計數(shù)器，要求它能夠自啟動。已知該計數(shù)器的狀態(tài)設計一七進制計數(shù)器，要求它能夠自啟動。已知該計數(shù)器的狀態(tài)轉(zhuǎn)換圖及狀態(tài)編碼如圖轉(zhuǎn)換圖及狀態(tài)編碼如圖5.4.4所示。所示。001100010101110111011/0/0/0/0/0/0/1321QQQ/C5.4.4 例5.4.4的狀態(tài)轉(zhuǎn)換圖解：解： 由所給的狀態(tài)圖得出電由所給的狀態(tài)圖得出電路次態(tài)的卡諾圖為路次態(tài)的卡諾圖為nQ10001111001101100001010011nnQQ32

28、111110n+1Q1n+1Q2n+1Q3各個輸出端的卡諾圖為nQ100 011110010110110n+1Q100 011110010001111nQ100 01111000011010011nQ2nQ3n+1Q2n+1Q3nQ1nQ2nQ3nQ3nQ2則輸出端的狀態(tài)方程為則輸出端的狀態(tài)方程為21311232323211QQQQQQQQQQQnnn由于進位信號是在由于進位信號是在011狀態(tài)譯出，故輸出方程為狀態(tài)譯出，故輸出方程為321QQQC 注意： 在上述合并在上述合并1中，如果將中，如果將項圈入，則當作項圈入，則當作1處理；否則作處理；否則作0處處理。這就是無形中給無效狀態(tài)（理。這就是

29、無形中給無效狀態(tài)（）指定了次態(tài)。如果想電路自啟）指定了次態(tài)。如果想電路自啟動，必須是無效狀態(tài)的次態(tài)應改為有效狀態(tài)。動，必須是無效狀態(tài)的次態(tài)應改為有效狀態(tài)。 前面所得的電路狀態(tài)方程都是沒包含前面所得的電路狀態(tài)方程都是沒包含，也就是將它取成，也就是將它取成000,仍是無效狀態(tài)，電路則不會自啟動。如果將仍是無效狀態(tài)，電路則不會自啟動。如果將取成有效狀態(tài)取成有效狀態(tài)則電路就會自啟動。若修改則電路就會自啟動。若修改Q2n1的卡諾圖如下的卡諾圖如下00 011110010001111n+1Q2nQ1nQ2nQ3那么電路的狀態(tài)方程改為那么電路的狀態(tài)方程改為2133211232323211QQQQQQQQQQ

30、QQQnnn 若由若由JK觸發(fā)器構(gòu)成，則應將上述狀態(tài)方程改寫成觸發(fā)器構(gòu)成，則應將上述狀態(tài)方程改寫成JK觸發(fā)器觸發(fā)器特性方程的標準形式，即特性方程的標準形式，即則驅(qū)動方程為323233213212313222132112132132113232323211)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQnnn23231231312321321QKQJQKQQQQJQQKQQJ 根據(jù)驅(qū)動方程和輸出方程可畫出七進制計數(shù)器的邏輯電路如圖根據(jù)驅(qū)動方程和輸出方程可畫出七進制計數(shù)器的邏輯電路如圖5.4.5所示。所示。它的狀態(tài)轉(zhuǎn)換圖為1JC11KQQ1JC11KQ

31、Q1JC11KQQ=11CCP圖5.4.5 例5.4.4的邏輯電路圖001100010101110111011/0/0/0/0/0/0/1321QQQ/C000/0故電路可以自啟動。故電路可以自啟動。注：修改輸出端邏輯式注：修改輸出端邏輯式時，也可以修改其它兩時，也可以修改其它兩端，這視得到的狀態(tài)方端，這視得到的狀態(tài)方程最簡而定。程最簡而定。注意：在無效狀態(tài)不止一個的情況下，為保證電注意：在無效狀態(tài)不止一個的情況下，為保證電路能夠自啟動，必須使每個無效狀態(tài)都能直接或路能夠自啟動，必須使每個無效狀態(tài)都能直接或間接地轉(zhuǎn)為某一有效狀態(tài)。間接地轉(zhuǎn)為某一有效狀態(tài)。 第五章第五章 時序邏輯電路時序邏輯電路

32、基本要求基本要求1. 熟悉常用中規(guī)模集成計數(shù)器的邏輯功能及應用。熟悉常用中規(guī)模集成計數(shù)器的邏輯功能及應用。2. 熟練掌握計數(shù)器的分析方法。熟練掌握計數(shù)器的分析方法。3. 熟悉寄存器的工作原理、邏輯功能。熟悉寄存器的工作原理、邏輯功能。帶引腳名的邏輯符號帶引腳名的邏輯符號帶引腳名的邏輯符號帶引腳名的邏輯符號帶引腳名的邏輯符號帶引腳名的邏輯符號3Q0101000110111Q0100Q1Q1000210010110用用RCO端來實現(xiàn)端來實現(xiàn)完整狀態(tài)轉(zhuǎn)換圖完整狀態(tài)轉(zhuǎn)換圖 試分別用以下方法設計一個七進制計數(shù)器：試分別用以下方法設計一個七進制計數(shù)器：（1）利用）利用74290的異步清零功能；（的異步清零

33、功能；（2）利用）利用74163的同步清零的同步清零功能；（功能；（3）利用）利用74161的同步置數(shù)功能。的同步置數(shù)功能。 Q1203QQQ74290RRR9R900 （2）（1）（1）（2）CP1CP220Q1QQQ30計數(shù)脈沖 試分別用以下方法設計一個七進制計數(shù)器：試分別用以下方法設計一個七進制計數(shù)器：（1）利用）利用74290的異步清零功能；（的異步清零功能；（2）利用）利用74163的同步清零的同步清零功能；（功能；（3）利用）利用74161的同步置數(shù)功能。的同步置數(shù)功能。 DDR03DCP74163ET1Q31EPD0RCOQQ2L1Q2Q2DQ301Q1DQ計數(shù)脈沖 試分別用以下

34、方法設計一個七進制計數(shù)器：試分別用以下方法設計一個七進制計數(shù)器：（1）利用）利用74290的異步清零功能；（的異步清零功能；（2）利用）利用74163的同步清零的同步清零功能；（功能；（3）利用）利用74161的同步置數(shù)功能。的同步置數(shù)功能。 EPD13D21計數(shù)脈沖QDQ10QCP3Q1DQ22ET3Q QRCO7416301Q0RLDD0 0 0 074161試分別用以下方法設計一個試分別用以下方法設計一個82進制計數(shù)器：進制計數(shù)器：（1）利用）利用74290的異步清零功能；（的異步清零功能；（2）利用）利用74160的異步清零的異步清零功能；（功能；（3）利用）利用74160的同步置數(shù)功

35、能。的同步置數(shù)功能。 1QQ3Q02Q74290RR9RR900 （ 2）（ 1）（ 1）（ 2）CP12CPQ1QQ023Q0計數(shù)脈沖1QQ3Q02Q74290RR9RR900 （ 2）（ 1）（ 1）（ 2）CP12CPQ1QQ023Q0試分別用以下方法設計一個試分別用以下方法設計一個82進制計數(shù)器：進制計數(shù)器：（1）利用）利用74290的異步清零功能；（的異步清零功能；（2）利用）利用74160的異步清零的異步清零功能；（功能；（3）利用）利用74160的同步置數(shù)功能。的同步置數(shù)功能。 3DQQQQ31DEPDD74160RCO1QDQLL210QCPQQ1DD1DQEPQ1ET00D0

36、2RD741601QD33QRCO計數(shù)脈沖12CP2Q32QD0ET0Q213R試分別用以下方法設計一個試分別用以下方法設計一個82進制計數(shù)器：進制計數(shù)器：（1）利用）利用74290的異步清零功能；（的異步清零功能；（2）利用）利用74160的異步清零的異步清零功能；（功能；（3）利用）利用74160的同步置數(shù)功能。的同步置數(shù)功能。 Q1Q3Q23EPQ74160310D3QQ計數(shù)脈沖QCP2D1RCO1RCOQ7416002DETD102DDQEP3QETQQ10Q1Q1D2032CPQ01DQLDRD00DRDL第六章第六章 脈沖波形的產(chǎn)生與整形脈沖波形的產(chǎn)生與整形基本要求基本要求1.熟練

37、掌握熟練掌握555定時器的結(jié)構(gòu)及功能。定時器的結(jié)構(gòu)及功能。2.熟練掌握熟練掌握555定時器構(gòu)成的三種基本脈沖電路定時器構(gòu)成的三種基本脈沖電路（單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器、施密特觸發(fā)器）（單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器、施密特觸發(fā)器）的結(jié)構(gòu)、工作原理、主要參數(shù)的計算。會分析的結(jié)構(gòu)、工作原理、主要參數(shù)的計算。會分析555定時器應用電路的工作原理。定時器應用電路的工作原理。CC&1RSTG5k5k5k12VRvvvCCDICI1I2OOv,(1)(7)(2)(6)(5)(8)(4)(3)電源復位v閾值輸入控制電壓觸發(fā)輸入放電端 VCC vC vO 0.01 F C 8 4 555 7 6 2 3 5 1 R1R2（3）電路振蕩周期）電路振蕩周期T T=T1+