畢業(yè)設(shè)計(jì)（論文）開題報(bào)告基于FPGA的頻率合成器

1、畢業(yè)論文（畢業(yè)設(shè)計(jì)）開題報(bào)告設(shè)計(jì)題目： 專 業(yè)： 班 級(jí)：學(xué) 號(hào)： 學(xué)生姓名： 指導(dǎo)教師： 二一年十月一課題的意義直接數(shù)字頻率合成（dds）技術(shù)，具有頻率切換速度快，很容易提高頻率分辨率、對(duì)硬件要求低、可編程全數(shù)字化便于單片集成、有利于降低成本、提高可靠性并便于生產(chǎn)等優(yōu)點(diǎn)。目前各大芯片制造廠商都相繼推出采用先進(jìn)cmos工藝生產(chǎn)的高性能和多功能的dds芯片，專用dds芯片采用了特定工藝，內(nèi)部數(shù)字信號(hào)抖動(dòng)很小，輸出信號(hào)的質(zhì)量高。然而在某些場合，由于專用的dds芯片的控制方式是固定的，故在工作方式、頻率控制等方面與系統(tǒng)的要求差距很大，這時(shí)如果用高性能的fpga器件設(shè)計(jì)符合自己需要的dds電路就是一個(gè)

2、很好的解決方法，它的可重配置性結(jié)構(gòu)能方便的實(shí)現(xiàn)各種復(fù)雜的調(diào)制功能，具有很好的實(shí)用性和靈活性。二 所屬領(lǐng)域的發(fā)展?fàn)顩r直接數(shù)字頻率合成（dds）技術(shù)是60年代末出現(xiàn)的第三代頻率合成技術(shù)，以nyquist時(shí)域采樣定理為基礎(chǔ)，在時(shí)域中進(jìn)行頻率合成。dds具有相對(duì)帶寬很寬，頻率轉(zhuǎn)換時(shí)間極短（可小于20ns），頻率分辨率可以做到很高（典型值為0.001hz）等優(yōu)點(diǎn)；另外，全數(shù)字化結(jié)構(gòu)便于集成，輸出相位連續(xù)，頻率、相位、幅度都可以實(shí)現(xiàn)程控，通過更換波形數(shù)據(jù)可以輕易實(shí)現(xiàn)任意波形功能。三 課題的研究內(nèi)容實(shí)現(xiàn)信號(hào)源常用的方法是頻率合成法，其中直接數(shù)字頻率合成法(direct digital frequency s

3、ynthesis簡稱ddfs或dds)，是繼直接頻率合成法和間接頻率合成法之后，隨著電子技術(shù)的發(fā)展迅速崛起的第三代頻率合成技術(shù)dds是一種全數(shù)字技術(shù)，它從相位概念出發(fā)直接合成所需頻率與其他頻率合成法相比，具有頻率轉(zhuǎn)換時(shí)間短，頻率分辨率高，相位變化連續(xù)，低相位噪聲和低漂移，易于集成、調(diào)整、實(shí)現(xiàn)正交輸出等優(yōu)點(diǎn)近年來，dds技術(shù)在頻率合成、通信、雷達(dá)、電子對(duì)抗、儀器測試等領(lǐng)域均有廣泛的應(yīng)用。目前，各大芯片制造廠商都相繼推出采用先進(jìn)cmos工藝生產(chǎn)的高性能、多功能的dds芯片（其中應(yīng)用較為廣泛的是ad公司的ad985x系列），為電路設(shè)計(jì)者提供了多種選擇。然而在某些場合，dds芯片在控制方式、置頻速率等

4、方面與系統(tǒng)的要求差距很大，這時(shí)如果用高性能的現(xiàn)場可編程門陣列(field programmable gate array簡稱fpga)器件來設(shè)計(jì)符合自己需要的dds電路就是一個(gè)很好的解決方法。這也是本設(shè)計(jì)所要研究的重點(diǎn)。四 課題研究的難點(diǎn)及關(guān)鍵技術(shù)fpga（fieldprogrammable gate array），即現(xiàn)場可編程門陣列，它是在pal、gal、cpld等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（asic）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。fpga設(shè)計(jì)中器件配置、電源管理、ip集成、信號(hào)完整性等是其關(guān)鍵

5、問題。在用fpga設(shè)計(jì)dds電路的時(shí)候，相位累加器是決定dds性能的一個(gè)關(guān)鍵部分，小的累加器可以利用acex器件的進(jìn)位鏈得到快速、高效的電路結(jié)構(gòu)。然而，由于進(jìn)位鏈必須位于臨近的lab（邏輯陣列塊）和le（邏輯單元）內(nèi)，因此，長的進(jìn)位鏈勢必會(huì)減少其它邏輯使用的布線資源，同時(shí)過長的進(jìn)位鏈也會(huì)制約整個(gè)系統(tǒng)速度的提高。相位幅度轉(zhuǎn)換電路是dds電路中另一個(gè)關(guān)鍵，設(shè)計(jì)中面臨的主要問題就是資源的開銷。電路通常采用rom結(jié)構(gòu)，相位累加器的輸出是一種數(shù)字式鋸齒波，通過取它的高若干位作為rom的地址輸入，經(jīng)查表（lut）和運(yùn)算后，rom就輸出所需波形的量化數(shù)據(jù)。rom一般在fpga（針對(duì)altera公司的器件）中

6、由eab實(shí)現(xiàn)，且rom表的尺寸隨著地址位數(shù)或數(shù)據(jù)位數(shù)的增加呈指數(shù)遞增關(guān)系。因此，如何設(shè)計(jì)安排相位累加器和相位幅度轉(zhuǎn)換電路是此研究的難點(diǎn)。五研究的方法與手段為了得到一種電路簡單、性能穩(wěn)定、易于控制的信號(hào)發(fā)生器，本文基于dds基本原理，利用fpga器件的各種優(yōu)勢，在fpga開發(fā)工具quartus ii上完成了信號(hào)發(fā)生器的設(shè)計(jì)、綜合及仿真，并最終在ahera公司cyclone系列的fpga開發(fā)板上驗(yàn)證了設(shè)計(jì)?？偟膩碚f，新一代的直接數(shù)字頻率合成器采用全數(shù)字的方式實(shí)現(xiàn)頻率合成，與傳統(tǒng)的頻率合成技術(shù)相比，具有以下特點(diǎn)：（1）頻率轉(zhuǎn)換快。直接數(shù)字頻率合成是一個(gè)開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，其頻率轉(zhuǎn)換時(shí)間主要由頻

7、率控制字狀態(tài)改變所需的時(shí)間及各電路的延時(shí)時(shí)間所決定，轉(zhuǎn)換時(shí)間很短。（2）頻率分辨率高、頻點(diǎn)數(shù)多。dds輸出頻率的分辨率和頻點(diǎn)數(shù)隨機(jī)位累加器的位數(shù)的增長而呈指數(shù)增長。分辨率高達(dá)hz。（3）相位連續(xù)。六參考書目1.宋烈武.eda技術(shù)實(shí)用教程.湖北科學(xué)技術(shù)出版社，2006年2.康華光，陳大欽.電子技術(shù)基礎(chǔ) 模擬部分（第四版）.高等教育出版社，2004年3.潘松，王國棟.vhdl實(shí)用教程m.成都：電子科技大學(xué)出版社，2001年4.褚振勇，翁木云.fpga設(shè)計(jì)及應(yīng)用m.西安：西安電子科技大學(xué)出版社，2003年5.全國大學(xué)生電子設(shè)計(jì)競賽組委會(huì). 第五屆全國大學(xué)生電子設(shè)計(jì)競賽獲獎(jiǎng)作品選編m.北京理工大學(xué)出版社，2003年6.潘松.vhdl技術(shù)實(shí)用教程m.北京：科學(xué)出版社，2002年 7.邊計(jì)年.vhdl設(shè)計(jì)電子電路m.北京：清華大學(xué)出版社，2000年8.林名權(quán).vhdl數(shù)字控制系統(tǒng)設(shè)計(jì)范例m.北京：電子工業(yè)出版社，2003年9.徐彬，譚征，袁蕾等.基于dds技術(shù)的任意波形發(fā)生器j.電子世界，2001年七任務(wù)時(shí)間安排2010年10月12日-2010年10月24日完成文獻(xiàn)綜述、開題報(bào)告；10月25日-10月31日在開發(fā)板上實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)；11月1日-11月5日完成電路原理圖及p