電子科技大學-集成電路原理試驗-CMOS模擬集成電路設(shè)計與仿真-王向展

1、實用文檔實驗報告課程名稱：集成電路原理實驗名稱：CMOS 模擬集成電路設(shè)計與仿真小組成員：實驗地點：科技實驗大樓 606實驗時間：2017年 6 月 12 日2017 年 6 月 12 日微電子與固體電子學院文案大全實用文檔一、實驗名稱： CMOS模擬集成電路設(shè)計與仿真二、實驗學時： 4三、實驗原理1、轉(zhuǎn)換速率（ SR）：也稱壓擺率，單位是 V/ s。運放接成閉環(huán)條件下，將一個 階躍信號輸入到運放的輸入端，從運放的輸出端測得運放的輸出上升速率。2、開環(huán)增益：當放大器中沒有加入負反饋電路時的放大增益稱為開環(huán)增益。3、增益帶寬積： 放大器帶寬和帶寬增益的乘積， 即運放增益下降為 1時所對應(yīng)的 頻率

2、。4、相位裕度：使得增益降為 1 時對應(yīng)的頻率點的相位與 -180 相位的差值。5、輸入共模范圍：在差分放大電路中，二個輸入端所加的是大小相等，極性相同 的輸入信號叫共模信號，此信號的范圍叫共模輸入信號范圍。6、輸出電壓擺幅：一般指輸出電壓最大值和最小值的差。圖 1 兩級共源 CMOS 運放電路圖實驗所用原理圖如圖 1 所示。圖中有多個電流鏡結(jié)構(gòu)， M1、M2構(gòu)成源耦合對，做 差分輸入；M3、M4構(gòu)成電流鏡做 M1、M2的有源負載； M5、M8構(gòu)成電流鏡提供恒流源； M8、M9為偏置電路提供偏置。 M6、M7為二級放大電路， Cc 為引入的米勒補償電容。其中主要技術(shù)指標與電路的電氣參數(shù)及幾何尺

3、寸的關(guān)系：文案大全實用文檔轉(zhuǎn)換速率：第一級增益：第二級增益：單位增益帶寬：輸出級極點：零點：正 CMR：飽和飽和電壓：功耗：飽和負 CMR：四、實驗?zāi)康谋緦嶒炇腔谖㈦娮蛹夹g(shù)應(yīng)用背景和集成電路原理與設(shè)計課程設(shè)置及其特點而設(shè)置，為 IC 設(shè)計性實驗。其目的在于：根據(jù)實驗任務(wù)要求， 綜合運用課程所學知識自主完成相應(yīng)的模擬集成電路設(shè)計， 掌握基本的 IC 設(shè)計技巧。學習并掌握國際流行的 EDA仿真軟件 Cadence的使用方法，并進行電路的模擬 仿真。五、實驗內(nèi)容1、根據(jù)設(shè)計指標要求，針對 CMOS兩級共源運放結(jié)構(gòu)，分析計算各器件尺寸。2、電路的仿真與分析，重點進行直流工作點、交流AC和瞬態(tài) Tra

4、ns 分析，能熟練掌握各種分析的參數(shù)設(shè)置方法與仿真結(jié)果的查看方法。3、電路性能的優(yōu)化與器件參數(shù)調(diào)試，要求達到預(yù)定的技術(shù)指標。文案大全實用文檔4、整理仿真數(shù)據(jù)與曲線圖表，撰寫并提交實驗報告5、運放指標要求：? 驅(qū)動負載電容 CL 為 1.5pF ；? 開環(huán)增益 Av 65dB；? 增益帶寬積 GB 60MHz；? 轉(zhuǎn)換速率 SR20V/ s；? 輸入共模范圍 0.6V 到 2.8V ；? 輸出電壓擺幅大于 2.3V ；? 相位裕度 45 PM75。六、實驗儀器設(shè)備1）工作站或微機終端2）EDA仿真軟件1七、實驗步驟1、參數(shù)計算：由 umc18工藝得對應(yīng)的一些基本參數(shù)：Vthn =0.59 ，Vt

5、hp =0.72 ， un=341， up=81， t ox=7e-9，Lmin=3.4e-7 ， 通過計算得出參數(shù)：Kn=1.68e-4 ， Kp=4e-5（1）計算最小補償電容 Cc 根據(jù)指標要求， 在此預(yù)設(shè)相位裕度為 60，則由零點 Z1 和第二極點 P2 對補償電容的要求，得：（P22.2GB）保守做法，取 Cc 為 0.5pF 。（2）由 SR、Cc求出偏置電流 I 5：文案大全實用文檔此為最小 I5，取 I 5=20uA。(3) 用 CMR計算(W/L) 3:=3.654) 由 GB、 CC求出 gm1、gm25) 計算 (W/L) 66) 計算 (W/L) 7(7)剩余參數(shù)的確定

6、M9和 M8構(gòu)成偏置電路給 M5提供柵壓，M8和 M5又構(gòu)成電流鏡， 由于 M5工作在飽 和區(qū)間，所以由經(jīng)驗取 (W/L) 9=1.2 ，(W/L) 8=10。(8)利用計算所得參數(shù)對電路進行仿真， 根據(jù)仿真結(jié)果再進行細調(diào)參數(shù)。 根據(jù)實 驗原理和設(shè)計指標要求， 最終各個元器件的參數(shù)如表 1 所示； Candence下電路圖如圖 2 所示。表 1 運放各器件版圖參數(shù)文案大全實用文檔圖 2 兩級運放電路圖文案大全器件W（ m）L（ m）M1402M2402M33.91M43.91M560.5M6600.5M7440.35M850.5M91.21CL1.5pFCc0.6pF實用文檔2 共模輸入范圍

7、ICMR仿真對輸入信號在 0VDD范圍內(nèi)進行 DC分析，測試輸出電壓能夠跟隨輸入電壓的的范 圍，即為運放的共模輸入范圍。 測得的 Vout 隨輸入的變化波形如圖 3，從圖中可知 ICMR 在 0.18V 到 2.9V 之間的情況下，運放都能工作。滿足設(shè)計指標要求。圖 3 共模輸入范圍曲線3 輸出擺幅仿真輸出擺幅的測試方法在 0VDD范圍內(nèi)，對電路進行 DC分析。觀察 Vo點波形，測試 輸出電壓的線性跟蹤范圍，即為輸出動態(tài)范圍。測得的Vout 隨輸入的變化波形如圖 4所示，可以從圖中看到輸出擺幅約在 0 V 到 3V之間。大于 2.3V，滿足設(shè)計要求。文案大全實用文檔圖 4 輸出擺幅曲線4 Av

8、 和 GB及相位裕度仿真進行 AC分析，取兩個輸入正弦信號 V+和 V- 的直流偏置為 1.5V，ACm agnitude 為 1V，Amplitude 為 0.1mV，F(xiàn)requency 為 100Hz，相位差 180。測得的輸出 Vout 的 AC2 0dB 波形如圖 5所示，可知低頻（小于 200Hz）增益 Av=77.3dB65dB，GB=65.41MHz 60MHz 滿足要求?？梢钥闯鲈?65.41MHz處（0dB帶寬處）的相位裕度為 50.63 ，滿足設(shè)計 要求 45 PM75。圖 5 幅頻相頻特性曲線文案大全實用文檔5 轉(zhuǎn)換速率 SR 的測試建立時間是表示大信號工作時運放性能的一

9、個重要參數(shù)，輸入階躍大信號，輸出 電壓從開始響應(yīng)到穩(wěn)定值為止的時間。 穩(wěn)定值的誤差范圍一般為 0.1%Vout，建立時間 既反映了運放的轉(zhuǎn)換速率，又表征了其阻尼特性。仿真建立時間需要進行TRAN分析，測得的波形如圖 6所示，可以看到在 70ns內(nèi)完成了 3.14V 的建立，所以 SR=3.14/0.070 = 44.9V/ s 20V/ s，滿足設(shè)計要求。圖 6 轉(zhuǎn)換速率曲線八、實驗數(shù)據(jù)及結(jié)果分析1、通過本次實驗掌握了 UNIX操作系統(tǒng)常用命令的使用， Cadence EDA仿真環(huán)境 的調(diào)用。達到了實驗?zāi)康摹?、根據(jù)設(shè)計指標要求，設(shè)計兩級共源 CMOS運算放大器，并進行了參數(shù)優(yōu)化，最 終增益、

10、帶寬、相位裕度滿足要求（見圖 5），3、實驗過程中， 通過理論值到實際值的過程， 清楚了運放中各個管對整個運放功 能的影響。隨著運算放大器的功能在個人通信和數(shù)據(jù)處理尤其是筆記本電腦、移動通 信等便攜式設(shè)備中扮演著越來越重要的角色，所以本次對于運放設(shè)計的實驗有著重要 的學習應(yīng)用價值。文案大全實用文檔九、實驗心得與體會通過這次實驗，首先促使了自己更加深入地學習 Cadence的相關(guān)使用方法，學會 了如何使用 Cadence較為嫻熟地構(gòu)造電路，然后結(jié)合自己所學知識，計算出電路中各 個元器件的相關(guān)理論參數(shù)；然后在 Cadence中對電路進行仿真，通過合理調(diào)整各個元 器件的相關(guān)參數(shù)，使得仿真結(jié)果滿足要求。雖然這個過程較為漫長和枯燥，但是讓自 己明白了電路中一個小小參數(shù)的變化也能對整個電路產(chǎn)生較大的影響，也讓自己明白 了理論與實踐結(jié)合的重要性和必要性。在修改器件相關(guān)參數(shù)，進行各種仿真，得到需 要的仿真結(jié)果，這時方知要成為一名科研工作者所需付出的辛勤努力