電子類公司筆試題

1、最新資料整理推薦電子類公司筆試題精選一、模擬電路1基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子）基爾霍夫電流定律是一個(gè)電荷守恒定律,即在一個(gè)電路中流入一個(gè)節(jié) 點(diǎn)的電荷與流出同一個(gè)節(jié)點(diǎn)的電荷相等.基爾霍夫電壓定律是一個(gè)能量守恒定律,即在一個(gè)回路中回路電壓之 和為零.2、平板電容公式（C= e S/4 n kd） o （未知）3、最基本的如三極管曲線特性。（未知）4、描述反饋電路的概念，列舉他們的應(yīng)用。（仕蘭微電子）5、負(fù)反饋種類（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋）；諾頓定理、戴維南定理、基爾霍夫定理、疊加定理 諾頓定理諾頓定理:一個(gè)含獨(dú)立、線性電阻和受控源的二端電路N,對(duì)兩個(gè)端子

2、來(lái)說(shuō) 都可等效為一個(gè)理想電流源并聯(lián)內(nèi)阻的模型o最新資料整理推薦其理想電流源的數(shù)值為有源二端電路N的兩個(gè)端子短路時(shí)其上的 電流，并聯(lián)的內(nèi)阻等于N內(nèi)部所有獨(dú)立源為零時(shí)電路兩端子間的等效 電阻。也可以描述為:并聯(lián)電阻等于二端網(wǎng)絡(luò)中所有電源為0時(shí)的等效 電阻;電流等于有源二端網(wǎng)絡(luò)短路時(shí)的電流.它是戴維南定理的轉(zhuǎn)換形式。戴維南定律定義：又叫做等效電壓源定理。任何一個(gè)線性含源二端網(wǎng)絡(luò)就其外部性能來(lái)說(shuō)，可以用一個(gè)電壓 源等值代替，電壓源的電壓等于原含源二端網(wǎng)絡(luò)的開(kāi)路電壓，電壓源 的內(nèi)阻等于原含源二端網(wǎng)絡(luò)變?yōu)闊o(wú)源二端網(wǎng)絡(luò)的入端電阻。通俗的說(shuō)：一個(gè)有電壓源、電流源（僅討論不包扌舌受控源的情形） 及電阻構(gòu)成的二端

3、網(wǎng)絡(luò)，可以用一個(gè)電壓源UOC和一個(gè)電阻R0的串聯(lián) 等效電路來(lái)等效。UOC等于該二端網(wǎng)絡(luò)開(kāi)路時(shí)的開(kāi)路電壓；R0稱為戴 維南等效電阻，其值是從二端網(wǎng)絡(luò)的端口看進(jìn)去，該網(wǎng)絡(luò)中任何一個(gè) 線性含源二端網(wǎng)絡(luò)，對(duì)外部而言，總可以等效為一個(gè)電壓源和電阻串 聯(lián)的電路模型；該電壓源的電壓等于網(wǎng)絡(luò)的開(kāi)路電壓，電阻等于網(wǎng)絡(luò) 內(nèi)部所有獨(dú)立電源都不作用時(shí)的入端等效電阻。具體操作：關(guān)鍵在于正確求岀二端網(wǎng)絡(luò)的開(kāi)路電壓和入端電阻。所謂開(kāi)路電壓是指外電路（負(fù)載）斷開(kāi)后，兩端紐間的電壓；入端電阻指將含源二端網(wǎng)絡(luò)變?yōu)闊o(wú)源二端網(wǎng)絡(luò)后（電壓源開(kāi)路， 電流源短路）的入端電阻。原理及注意事項(xiàng)：lo只適用于線性網(wǎng)絡(luò)，不適用于非線性網(wǎng)絡(luò).2。只

4、需求解電路中一條支路（或某部分電路），用該法較方便。應(yīng)用戴維南定理必須注意： 戴維南定理只對(duì)外電路等效，對(duì)內(nèi)電路不等效。也就是說(shuō)， 不可應(yīng)用該定理求出等效電源電動(dòng)勢(shì)和內(nèi)阻之后，又返回來(lái)求原電路 （即有源二端網(wǎng)絡(luò)內(nèi)部電路）的電流和功率。 應(yīng)用戴維南定理進(jìn)行分析和計(jì)算時(shí)，如果待求支路后的有源 二端網(wǎng)絡(luò)仍為復(fù)雜電路，可再次運(yùn)用戴維南定理，直至成為簡(jiǎn)單電路。 戴維南定理只適用于線性的有源二端網(wǎng)絡(luò)。如果有源二端網(wǎng) 絡(luò)中含有非線性元件時(shí)，則不能應(yīng)用戴維南定理求解基爾霍夫定理（1）概述基爾霍夫定理包括兩部分，即節(jié)點(diǎn)電流方程和回路電壓方程。節(jié)點(diǎn)電流方程在電流穩(wěn)恒的條件下，流向節(jié)點(diǎn)的各電流的和等于 流出節(jié)點(diǎn)的各

5、電流的和。也就是說(shuō)通過(guò)節(jié)點(diǎn)處的各電流的代數(shù)和等于 零，即L I=0o回路電壓方程：在任一閉合電路中，電動(dòng)勢(shì)的代數(shù)和必定等于各 段電阻上的電壓降的總和，所以在電路中從任一點(diǎn)出發(fā)，順沿任一個(gè) 回路繞行一圈，其電勢(shì)變化的代數(shù)和等于零，即EE-EIR=O說(shuō)明 在應(yīng)用節(jié)點(diǎn)電流方程時(shí)，通常規(guī)定流進(jìn)節(jié)點(diǎn)的電流為正，流岀 節(jié)點(diǎn)的電流為負(fù)。 節(jié)點(diǎn)電流方程不僅對(duì)節(jié)點(diǎn)適用，還可把它推廣到任意假定的封 閉面，可以把幾個(gè)元件放八一個(gè)假想的封閉面中，也可以把一部分電 路劃入。這時(shí)流進(jìn)封閉而的電流和流岀的電流相等。 在應(yīng)用回路電壓方程時(shí)，必須先選定沿回路繞行的方向，以便 定出電阻上電壓降或電源的電動(dòng)勢(shì)的正負(fù)。當(dāng)繞行方向和流

6、過(guò)電阻的 電流方向一致時(shí)，電流應(yīng)取正值，即減去正的IR反之，取負(fù)值；當(dāng)繞 行方向從電源負(fù)極到正極時(shí)，電動(dòng)勢(shì)應(yīng)取正值，反之，取負(fù)值。疊加定理在線性電路中，任一支路的電流（或電壓）可以看成是電路中每一 個(gè)獨(dú)立電源單獨(dú)作用于電路時(shí)，在該支路產(chǎn)生的電流（或電壓）的代數(shù) 和。線性的正弦穩(wěn)態(tài)電路也滿足疊加定理。使用疊加定理時(shí)要注意以下幾點(diǎn)：1、疊加定理適用于線性電路，不適用于非線性電路；2、疊加的各分電路中，不作用的電源置零。電路中的所有線性元 件（包括電阻、電感和電容）都不予更動(dòng)，受控源則保留在各分電路 中；3、疊加時(shí)各分電路的電壓和電流的參考方向可以取與原電路中的相同。取和時(shí)，應(yīng)該注意各分量前的“ +

7、號(hào)；4、原電路的功率不等于按各分電路計(jì)算所得功率的疊加。因?yàn)楣?率與電壓或電流是平方關(guān)系，而不是線性關(guān)系.5、電壓源不作用時(shí)短路，電流源不作用時(shí)斷路。推論：齊性定理：在線性電路中，當(dāng)所有的激勵(lì)都同時(shí)增大或縮小K倍（K為常數(shù)）時(shí)，響應(yīng)也將同樣增大或縮小K倍。（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器 的線性和非線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用）（未知）6、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?，有哪些方法？（仕蘭微電子）7、頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個(gè)方 法。（未知）8、給出一個(gè)査分運(yùn)放，如何相位補(bǔ)償，并畫(huà)補(bǔ)償后的波特圖。（凹凸）9、基本放大電

8、路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互 阻放大器），優(yōu)缺點(diǎn)，特別是廣泛釆用差分結(jié)構(gòu)的原因。（未知）10、給出一差分電路，告訴其輸出電壓Y和丫-,求共模分量和差模分 量。（未知）11、畫(huà)差放的兩個(gè)輸入管。（凹凸）12、畫(huà)出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原理圖。并 畫(huà)出一個(gè)晶體管級(jí)的運(yùn)放電路。（仕蘭微電子）13、用運(yùn)算放大器組成一個(gè)10倍的放大器。（未知）14、給出一個(gè)簡(jiǎn)單電路，讓你分析輸出電壓的特性（就是個(gè)積分電路）, 并求輸出端某點(diǎn)的rise/fall時(shí)間。（Infineon筆試試題）15、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓 分別為C上電壓和R上電壓，

9、要求制這兩種電路輸入電壓的頻譜，判 斷這兩種電路何為高通濾波器，何為低通濾波器。當(dāng)RC 化簡(jiǎn) F（A, B, C, D） = m（l, 3, 4, 5, 10,11, 12, 13,14, 15）的和。（威盛）24、please show the CMOS inverter schmatic, layout and its cross sectionwith P-well process. Plot its transfer curve （VoutVin） And also explain the operation region of PMOS and NMOS for each segme

10、nt of the transfer curve? （威盛筆試題 circuit designbei j ing-03. 11. 09）25、To design a CMOS invertor with balance rise and fall time, please define the ration of channel width of PMOS and NMOS and explain?26、為什么一個(gè)標(biāo)準(zhǔn)的倒相器中P管的寬長(zhǎng)比要比N管的寬長(zhǎng)比大？（仕蘭微電子）27、用inos管搭出一個(gè)二輸入與非門。（揚(yáng)智電子筆試）28、please draw the transistor lev

11、el schematic of a emos 2 inputAND gate and explain which input has fas ter response for outpu t rising edge, （less delay time）。（威盛 筆試題 circuit design-bei j ing-03. 11. 09）29、畫(huà)出NOT, NAND, NOR的符號(hào)，真值表，還有transistor level的電路。（Infineon 筆試）30、畫(huà)出 CMOS 的圖，畫(huà)出 tow-to-one mux gateo （威盛VIA 2003. 11. 06上海筆試試題）31用

12、一個(gè)二選一 mux和一個(gè)inv實(shí)現(xiàn)異或。（飛利浦一大唐筆試）32.畫(huà)出 Y=A*B C 的 emos電路圖。（科廣試題）733. 用邏輯們和emos電路實(shí)現(xiàn)ab cd。（飛利浦一大唐筆試）最新資料整理推薦34、畫(huà)出CMOS電路的晶體管級(jí)電路圖，實(shí)現(xiàn)Y=A*BC（DE）。（仕蘭微電子）35、利用4選1實(shí)現(xiàn)F（x, y, z） =xz yz （未知）36、給一個(gè)表達(dá)式f=xxxx xxxx xxxxx xxxx用最少數(shù)量的與非門實(shí) 現(xiàn)（實(shí)際上就是化簡(jiǎn)）。37、給出一個(gè)簡(jiǎn)單的由多個(gè)NOT,NAND, NOR組成的原理圖，根據(jù)輸入 波形畫(huà)出各點(diǎn)波形。（Infineon筆試）38、為了實(shí)現(xiàn)邏輯（A XO

13、R B） OR （C AND D）,請(qǐng)選用以下邏輯中的 一種，并說(shuō)明為什么？ 1） INV 2） AND 3） OR 4） NAND 5） NOR 6） XOR 答案：NAND （未知）39、用與非門等設(shè)計(jì)全加法器。（華為）40、給出兩個(gè)門電路讓你分析異同。（華為）41、用簡(jiǎn)單電路實(shí)現(xiàn)，當(dāng)A為輸入時(shí)，輸出B波形為（仕蘭微電子）42、A,B,C,D,E進(jìn)行投票，多數(shù)服從少數(shù)，輸出是F （也就是如果 A, B, C, D, E中1的個(gè)數(shù)比0多，那么F輸出為1,否則F為0）,用與 非門實(shí)現(xiàn)，輸入數(shù)目沒(méi)有限制。（未知）43、用波形表示D觸發(fā)器的功能。（揚(yáng)智電子筆試）44、用傳輸門和倒向器搭一個(gè)邊沿觸發(fā)

14、器。（揚(yáng)智電子筆試）45、用邏輯們畫(huà)出D觸發(fā)器。（威盛VIA 2003.11.06上海筆試試題）46、畫(huà)出DFF的結(jié)構(gòu)圖，用verilog實(shí)現(xiàn)之。（威盛）47、畫(huà)出一種CMOS的D鎖存器的電路圖和版圖。（未知）48、D發(fā)器和D鎖存器的區(qū)別。（新太硬件面試）49、簡(jiǎn)述latch和fllp-flop的異同。（未知）&el5Tv&n. g*_lD+J50、LATCH 和 DFF 的概念和區(qū)別。（未知）51、latch與register的區(qū)別，為什么現(xiàn)在多用register.行為級(jí)描 述中l(wèi)atch如何產(chǎn)生的。（南山之橋）52、用D觸發(fā)器做個(gè)二分顰的電路.又問(wèn)什么是狀態(tài)圖。（華為）53、請(qǐng)畫(huà)出用D觸發(fā)

15、器實(shí)現(xiàn)2倍分頻的邏輯電路？（漢王筆試）54、怎樣用D觸發(fā)器、與或非門組成二分頻電路？（東信筆試）55、How many flip-flop circuits are needed to divide by 16? （Intel） 16 分頻？56、用 filp-flop 和 logic-gate 設(shè) 一個(gè) 1 位加法器，輸入 carryin 和 current-stage, 輸出 carryout 和 next-stage. （未知）57、用D觸發(fā)器做個(gè)4進(jìn)制的計(jì)數(shù)。（華為）58、實(shí)現(xiàn) N 位 Johnson Counter, N=5o （南山之橋）59、用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的

16、7進(jìn)制循環(huán)計(jì)數(shù)器，15進(jìn)制的呢？（仕蘭微電子）60、數(shù)字電路設(shè)計(jì)當(dāng)然必問(wèn)Verilog/VHDL,如設(shè)計(jì)計(jì)數(shù)器。（未知）61、BLOCKING NONBLOCKING賦值的區(qū)別。（南山之橋）62、寫(xiě)異步D觸發(fā)器的verilog moduleo （揚(yáng)智電子筆試）module dff8 （elk , reset, d, q）;input elk;input reset;input 7:0 d;output 7:0 q;reg 7:0 q；always (posedge elk or posedge reset)if (reset)q = 0;:P, L. W/.)R!q = d;&c I!K,；6

17、3、用D觸發(fā)器實(shí)現(xiàn)2倍分頻的Verilog描述？(漢王筆試)module divide2( elk , clk_o, reset);input elk , reset;output clk_o;wire in;out ;always ( posedge elk or posedge reset)if ( reset) out 二 0; else64. 可編程邏輯器件在現(xiàn)代電子設(shè)計(jì)中越來(lái)越重要，請(qǐng)問(wèn)：a）你所知道的可編程邏輯器件有哪些？ b）試用VHDL或VERILOG. ABLE描述8位D觸發(fā)器邏輯。（漢王筆試）)r ryJdrSzaOVPAL, PLD, CPLD, FPGAomodule

18、dff8 (elk , reset, d, q);input elk;7B*MD9tQ*jinput reset;input d;&0. A%Hlk/s8Voutput q;reg q；always (posedge elk or posedge reset)if (rese t) q = 0;p8w P S2pelse q = d;65、請(qǐng)用HDL描述四位的全加法器、5分頻電路。（仕蘭微電子）67、用VERILOG或VHDL寫(xiě)一段代碼，實(shí)現(xiàn)消除一個(gè)glitch。（未知）68、一個(gè)狀態(tài)機(jī)的目用verilog實(shí)現(xiàn)（不過(guò)這個(gè)狀態(tài)機(jī)畫(huà)的實(shí)在比15較差，很容易誤解的）。（威盛VIA 2003.11.

19、06上海筆試試69、描述一個(gè)交通信號(hào)燈的設(shè)計(jì)。（仕蘭微電子）70、畫(huà)狀態(tài)機(jī)，接受1, 2, 5分錢的賣報(bào)機(jī)，每份報(bào)紙5分錢。（揚(yáng) 智電子筆試）9p-gO/V*U8U7vhiall. com. cn71、設(shè)計(jì)一個(gè)自動(dòng)售貨機(jī)系統(tǒng)，賣 soda 水的，只能投進(jìn)三種硬幣，要正確的找回錢數(shù)。（1）畫(huà)出fsm （有限 狀態(tài)機(jī)）；（2）用verilog編程，語(yǔ)法要符合fpga設(shè)計(jì)的要求。（未 知）72、設(shè)計(jì)一個(gè)自動(dòng)飲料售賣機(jī)，飲料10分錢，硬幣有5分和10分兩 種，并考慮找零：（1）畫(huà)出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程, 語(yǔ)法要符合fpga設(shè)計(jì)的要求；（3）設(shè)計(jì)工程中可使用的工具及設(shè)計(jì) 大致

20、過(guò)程。（未知）73、畫(huà)出可以檢測(cè)10010串的狀態(tài)圖，并verilog實(shí)現(xiàn)之。（威盛）74、用FSM實(shí)現(xiàn)101101的序列檢測(cè)模塊。（南山之橋）a為輸入端，b為輸出端，如果a連續(xù)輸入為1101則b輸出為1,否 則為 0。例如 a： 0001100110110100100110b： 0000000000100100000000請(qǐng)畫(huà)出 state machine；請(qǐng)用 RTL 描述其 state machineo （未知）75、用verilog/vddl檢測(cè)stream中的特定字符串（分狀態(tài)用狀態(tài)機(jī) 寫(xiě)）。（飛利浦一大唐筆試）76、用verilog/vhdl寫(xiě)一個(gè)fifo控制器（包括空，滿，半滿信

21、號(hào)）。（飛利浦一大唐筆試）77、現(xiàn)有一用戶需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功 能：y=lnx,其中，x為4位二進(jìn)制整數(shù)輸入信號(hào)。y為二進(jìn)制小數(shù)輸 出，要求保留兩位小數(shù)。電源電壓為35v假設(shè)公司接到該項(xiàng)目后， 交由你來(lái)負(fù)責(zé)該產(chǎn)品的設(shè)計(jì)，試討論該產(chǎn)品的設(shè)計(jì)全程。（仕蘭微電 子）78、sram, falsh memory,及dram的區(qū)別？（新太硬件面試）79、給出單管DRAM的原理圖（西電版數(shù)字電子技術(shù)基礎(chǔ)作者楊頌 華、馮毛官205頁(yè)圖9 14b）,問(wèn)你有什么辦法提高refresh time, 總共有5個(gè)問(wèn)題，記不起來(lái)了。（降低溫度，增大電容存儲(chǔ)容量）（Infineon 筆試）80、P

22、lease draw schema tic of a common SRAM cell with 6 transistors, point out which nodes can store data and which node is word line control? （威盛筆試題 circuit design-beijing-03. 11. 09）81、名詞：sram, ssram, sdram 名詞 IRQ, BIOS, USB, VHDL, SDR15L 6ow. khiall. com. cnIRQ: Interrupt ReQuest BIOS: Basic Input Out

23、put System USB: Universal Serial BusVHDL: VHIC Hardware Description Language SDR: Single Data Rate !（%P2o+壓控振蕩器的英文縮寫(xiě)（VC0）。動(dòng)態(tài)隨機(jī)存儲(chǔ)器的英文縮寫(xiě)（DRAM）。 名詞解釋，無(wú)聊的外文縮寫(xiě)罷了，比如PCI、ECC、DDR、interrupts pipeline IRQ, BIOS, USB, VHDL, VLSI VCO（壓控振蕩器）RAM （動(dòng)態(tài)隨 機(jī)存儲(chǔ)器），F(xiàn)IR IIRDFT（離散傅立葉變換）或者是中文的，比如：a. 量化誤差b.直方圖c.白平衡二、IC設(shè)計(jì)基礎(chǔ)（流程

24、、工藝、版圖、器件）1、我們公司的產(chǎn)品是集成電路，請(qǐng)描述一下你對(duì)集成電路的認(rèn)識(shí),列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念）。（仕蘭微面試目）2、FPGA和ASIC的概念，他們的區(qū)別。（未知）答案：FPGA是可編程ASICo最新資料整理推薦ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個(gè)用戶設(shè) 計(jì)和制造的。根據(jù)一個(gè)用戶的特定要求，能以低研制成本，短、交貨 周期供貨的全定制，半定制集成電路。與門陣列等其它 ASIC （Application Specific IC）相比，它們又具有設(shè)計(jì)開(kāi)發(fā)周期短、

25、 設(shè)計(jì)制造成本低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及 可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)3、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目）4、你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種？（仕蘭微面試題目）5、描述你對(duì)集成電路設(shè)計(jì)流程的認(rèn)識(shí)。（仕蘭微面試題目）6、簡(jiǎn)述FPGA等可編程邏輯器件設(shè)計(jì)流程。（仕蘭微面試題目） 7、IC設(shè)計(jì)前端到后端的流程和eda工具。（未知） 8、從RTL synthesis到tape out之間的設(shè)計(jì)flow,并列出其中各步使用的tool.（未知）9、Asic 的 design flow。（威盛 VIA 2003. 11.06 上海筆試試題）10、寫(xiě)出asic

26、前期設(shè)計(jì)的流程和相應(yīng)的工具。（威盛）11、集成電路前段設(shè)計(jì)流程，寫(xiě)出相關(guān)的工具。（揚(yáng)智電子筆試）先介紹下IC開(kāi)發(fā)流程:1. ）代碼輸入（design input）用vhdl或者是verilog語(yǔ)言來(lái)完成器件的功能描述，生成hdl代碼BBS 語(yǔ)言輸入工具：SUMMIT VISUALHDL h5k?4%Z6slmMENT0R RENIOR圖形輸入：composer (cadence);viewlogic （viewdraw）2. ）電路仿真（circuit simulation）將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述是否正確數(shù)字電路仿真工具：BBSVerolog: CADENCE Vero1i

27、g-XLMENTOR Modle-simVHDL : CADENCE NC-vhdl4MENT0R Modle-sim 2A.模擬電路仿真工具：*ANTI HSpice pspice , spectre micro microwave: eesoft : hp3. ）邏輯綜合（synthesis tools）邏輯綜合工具可以將設(shè)計(jì)思想vhd代碼轉(zhuǎn)化成對(duì)應(yīng)一定工藝手段的門 級(jí)電路；將初級(jí)仿真中所沒(méi)有考慮的門沿（gates delay）反標(biāo)到生 成的門級(jí)網(wǎng)表中，返回電路仿真階段進(jìn)行再仿真。最終仿真結(jié)果生成 的網(wǎng)表稱為物理網(wǎng)表。12、請(qǐng)簡(jiǎn)述一下設(shè)計(jì)后端的整個(gè)流程？（仕蘭微面試題目）13、是否接觸過(guò)自

28、動(dòng)布局布線？請(qǐng)說(shuō)出一兩種工具軟件。自動(dòng)布局布 線需要哪些基本元素？（仕蘭微面試題目）14、描述你對(duì)集成電路工藝的認(rèn)識(shí)。（仕蘭微面試題目）15、列舉幾種集成電路典型工藝。工藝上常提到0. 25, 0. 18指的是什 么？（仕蘭微面試題目）16、請(qǐng)描述一下國(guó)內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）17、半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目）18、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過(guò)程及最后的結(jié)果？（仕蘭微 面試題目）19、解釋latch-up現(xiàn)象和Antenna effect和其預(yù)防措施.（未知）20、什么叫Latchup?（科廣試題）21、什么叫窄溝效應(yīng)?（科廣試題22、什么是NMOS、PMO

29、S、CMOS?什么是增強(qiáng)型、耗盡型？什么是PNP、NPN?他們有什么差別？（仕蘭微面試題目）23、硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連 接有什么要求？（仕蘭微面試題目）24、畫(huà)出CMOS晶體管的CROSS-OVER圖（應(yīng)該是縱剖面圖），給出所 有可能的傳輸特性和轉(zhuǎn)移特性。（Infineon筆試試題）25、以interver為例，寫(xiě)出N阱CMOS的process流程,并畫(huà)出剖面圖。（科廣試題）26 、 Please explain how we describe the resistance in semiconductor. Compare the resistance

30、 of a metal, poly and diffusion in tranditional CMOS process.（威盛筆試題 circuit design-beijing-03. 11. 09）27、說(shuō)明mos半工作在什么區(qū)。（凹凸的題目和面試）28、畫(huà)p-bulk的nmos截面圖。（凹凸的題目和面試）29、寫(xiě)schematic note （?）,越多越好。（凹凸的題目和面試）30、寄生效應(yīng)在ic設(shè)計(jì)中怎樣加以克服和利用。（未知）19最新資料整理推薦31、太底層的MOS管物理特性感覺(jué)一般不大會(huì)作為筆試面試題，因?yàn)?全是微電子物理，公式推導(dǎo)太羅索，除非面試出題的是個(gè)老學(xué)IC 設(shè)計(jì)的話需

31、要熟悉的軟件：Cadence, Synopsys, Avant, UNIX當(dāng)然也 要大概會(huì)操作。32、Unix命令cp r, rm, unameo （揚(yáng)智電子筆試）三、單片機(jī)、MCU、計(jì)算機(jī)原理1、簡(jiǎn)單描述一個(gè)單片機(jī)系統(tǒng)的主要組成模塊，并說(shuō)明各模塊之間的數(shù)據(jù)流流向和控制流流向。簡(jiǎn)述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。（仕蘭 微面試題目）2、畫(huà)岀8031與2716 （2K*8R0M）的連線圖，要求采用三-八譯碼器，8031的P2. 5, P2. 4和P2. 3參加譯碼，基本地址范圍為3000H-3FFFH。該2716有沒(méi)有重疊地址？根據(jù)是什么？若有，則寫(xiě)出每片2716的重 疊地址范圍。（仕蘭微面試題目）3

32、、用8051設(shè)計(jì)一個(gè)帶一個(gè)8*16鍵盤加驅(qū)動(dòng)八個(gè)數(shù)碼管（共陽(yáng)）的原理圖。（仕蘭微面試題目）4、PCI總線的含義是什么？ PCI總線的主要特點(diǎn)是什么？（仕蘭微面試題目）5、中斷的概念？簡(jiǎn)述中斷的過(guò)程。（仕蘭微面試題目）6、如單片機(jī)中斷幾個(gè)/類型，編中斷程序注意什么問(wèn)題；（未知）7、要用一個(gè)開(kāi)環(huán)脈沖調(diào)速系統(tǒng)來(lái)控制直流電動(dòng)機(jī)的轉(zhuǎn)速,程序由8051完成。簡(jiǎn)單原理如下：由P3. 4輸出脈沖的占空比來(lái)控制轉(zhuǎn)速，占空 比越大，轉(zhuǎn)速越快；而占空比由K7-K0八個(gè)開(kāi)關(guān)來(lái)設(shè)置，直接與P1 口相連（開(kāi)關(guān)撥到下方時(shí)為0,撥到上方時(shí)為1,組成一個(gè)八位二進(jìn)制數(shù)N）,要求占空比為N/256o（仕蘭微面試題目）下面程序用計(jì)數(shù)

33、法來(lái)實(shí)現(xiàn)這一功能，請(qǐng)將空余部分添完MOV Pl, #OFFHL00P1 : MOV R4, #OFFH8、單片機(jī)上電后沒(méi)有運(yùn)轉(zhuǎn)，首先要檢査什么？（東信筆試題）9、What is PC Chipset?（揚(yáng)智電子筆試）芯片組（Chipset）是主板的核心組成部分，按照在主板上的 排列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對(duì)CPU 的類型和主頻、內(nèi)存的類型和最大容量ISA/PCI/AGP插槽、ECC糾錯(cuò) 等支持。南橋芯片則提供對(duì)KBC （鍵盤控制器）、RTC （實(shí)時(shí)時(shí)鐘控制 器）、USB （通用串行總線）、Ultra DMA/33 （66） EIDE數(shù)據(jù)傳輸方式和 ACPI （高級(jí)能

34、源管理）等的支持。其中北橋芯片起著主導(dǎo)性的作用， 也稱為主橋（Host Bridge） 3k m-j9f9C&J!除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級(jí)的加速集線 架構(gòu)發(fā)展，Intel的8xx系列芯片組就是這類芯片組的代表，它將一 些子系統(tǒng)如IDE接口、音效、MODEM和USB直接接入主芯片，能夠提 供比PCI總線寬一倍的帶寬，達(dá)到了 266MB/S。10、如果簡(jiǎn)歷上還說(shuō)做過(guò)cpu之類，就會(huì)問(wèn)到諸如cpu如何工作，流 水線之類的問(wèn)題。（未知）11、計(jì)算機(jī)的基本組成部分及其各自的作用。（東信筆試 12、請(qǐng)畫(huà)出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制接口、所存器/

35、緩沖器）。（漢王筆試）13、cache的主要部分什么的。（威盛VIA2003.11.06上海筆試試題）14、同步異步傳輸?shù)牟町悾ㄎ粗?5、串行通信與同步通信異同，特點(diǎn)，比較。（華為面試題）16、RS232c高電平脈沖對(duì)應(yīng)的TTL邏輯是？（負(fù)邏輯?）（華為面試題四、信號(hào)與系統(tǒng)1、的話音頻率一般為3003400HZ,若對(duì)其采樣且使信號(hào)不失真，其最小的采樣頻率應(yīng)為多大？若采用8KHZ的采樣頻率，并采用8bit的PCM編碼，則存儲(chǔ)一秒鐘的信號(hào)數(shù)據(jù)量有多大？（仕蘭微面試題目）2、什么耐奎斯特定律，怎么由模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)。（華為面試題）3、如果模擬信號(hào)的帶寬為5khz,要用8K的采樣率，怎么辦？ l

36、ucent） 兩路？4、信號(hào)與系統(tǒng):在時(shí)域與頻域關(guān)系。（華為面試5、給出時(shí)域信號(hào)，求其直流分量。（未知）6、給出一時(shí)域信號(hào)，要求（1）寫(xiě)出頻率分量，（2）寫(xiě)出其傅立葉變 換級(jí)數(shù)；（3）當(dāng)波形經(jīng)過(guò)低通濾波器濾掉高次諧波而只保留一次諧波 時(shí)，畫(huà)出濾波后的輸出波形。（未知）7、sketch連續(xù)正弦信號(hào)和連續(xù)矩形波（都有圖）的傅立葉變換。（Infineon筆試試題） 8、拉氏變換和傅立葉變換的表達(dá)式及聯(lián)系。（新太硬件面題） 21最新資料整理推薦五、DSP、嵌入式、軟件等1、請(qǐng)用方框圖描述一個(gè)你熟悉的實(shí)用數(shù)字信號(hào)處理系統(tǒng)，并做簡(jiǎn)要 的分析；如果沒(méi)有，也可以自己設(shè)計(jì)一個(gè)簡(jiǎn)單的數(shù)字信號(hào)處理系統(tǒng)， 并描述其功

37、能及用途。（仕蘭微面試題目）2、數(shù)字濾波器的分類和結(jié)構(gòu)特點(diǎn)。（仕蘭微面試題目）3、HR, FIR濾波器的異同。（新太硬件面題）4、拉氏變換與Z變換公式等類似東西，隨便翻翻書(shū)把 如.h （n） =-a*h （n-1） b* 5 （n） a求h（n）的z變換；b.問(wèn)該系統(tǒng)是否為 穩(wěn)定系統(tǒng)；c寫(xiě)出FIR數(shù)字濾波器的差分方程；（未知）5、DSP和通用處理器在結(jié)構(gòu)上有什么不同，請(qǐng)簡(jiǎn)要畫(huà)出你熟悉的一種DSP結(jié)構(gòu)圖。（信威dsp軟件面試#6、說(shuō)說(shuō)定點(diǎn)DSP和浮點(diǎn)DSP的定義（或者說(shuō)出他們的區(qū)別）（信威dsp軟件面試題）7、說(shuō)說(shuō)你對(duì)循環(huán)尋址和位反序?qū)ぶ返睦斫?（信威dsp軟件面試8、請(qǐng)寫(xiě)出【一8, 7的二進(jìn)制

38、補(bǔ)碼，和二進(jìn)制偏置碼。用Q15表示出0. 5和一0. 5.（信威dsp軟件面試9、DSP的結(jié)構(gòu)（哈佛結(jié)構(gòu)）；（未知） 10、嵌入式處理器類型（如ARM）,操作系統(tǒng)種類（Vxworks, ucos, winCE, linux）,操作系統(tǒng)方面偏 CS 方向了，在 CS篇里面講了；（未知）11、有一個(gè)LD0芯片將用于對(duì)手機(jī)供電，需要你對(duì)他進(jìn)行評(píng)估，你將如何設(shè)計(jì)你的測(cè)試項(xiàng)目？12、某程序在一個(gè)嵌入式系統(tǒng)（200M CPU, 50M SDRAM）中已經(jīng)最優(yōu)化了，換到零一個(gè)系統(tǒng)（300MCPU, 50M SDRAM）中是否還需要優(yōu)化?(Intel)13. 請(qǐng)簡(jiǎn)要描述HUFFMAN編碼的基本原理及其基本的實(shí)

39、現(xiàn)方法。（仕蘭微面試題目）14. 說(shuō)出OSI七層網(wǎng)絡(luò)協(xié)議中的四層（任意四層）。（仕蘭微面試題目） 15、A）（仕蘭微面試題目）# i ncludevoid testf (intP =1；p)*p =1;main ()int *n, m2;n=m;m0=l;ml=8;testf(n); hiall. com. cn3K&p:N:Yls printf(Data v alue is %d ,*n);B) # i ncludevoid testf (intmain()p)最新資料整理推薦int *n, m2;n=m;mO=l;ml=8;testf(&n);printf(Data v alue is %

40、d, *n);下面的結(jié)果是程序A還是程序B的?Data v alue is 8那么另一段程序的結(jié)果是什么？16、那種排序方法最快？（華為面試題）17、寫(xiě)出兩個(gè)排序算法，問(wèn)哪個(gè)好？（威盛）18、編一個(gè)簡(jiǎn)單的求n!的程序。（Infineon筆試試2719、用一種編程語(yǔ)言寫(xiě)n!的算法。（威盛VIA 2003.11.06上海筆試20、用C語(yǔ)言寫(xiě)一個(gè)遞歸算法求N!；（華為面試題）21、給一個(gè)C的函數(shù)，關(guān)于字符串和數(shù)組，找出錯(cuò)誤；（華為面試題）22、防火墻是怎么實(shí)現(xiàn)的?（華為面試題）23、你對(duì)哪方面編程熟悉？（華為面試題）24、冒泡排序的原理。（新太硬件面）25、操作系統(tǒng)的功能。（新太硬件面題）26、學(xué)過(guò)的計(jì)算機(jī)語(yǔ)言及開(kāi)發(fā)的系統(tǒng)。（新太硬件面題）27、一個(gè)農(nóng)夫發(fā)現(xiàn)圍成正方形的圍欄比長(zhǎng)