基于AD9857的任意波形發(fā)生器的設(shè)計(jì)

1、畢業(yè)論文摘要在現(xiàn)代電子測量儀器中，測試激勵所用的信號發(fā)生器是一類十分重要的儀器，隨著電子測量技術(shù)與計(jì)算機(jī)技術(shù)的緊密結(jié)合，一種新的信號發(fā)生器任意波形發(fā)生器應(yīng)運(yùn)而生。它可以產(chǎn)生由用戶定義的任意復(fù)雜的波形，因而具有廣闊的應(yīng)用發(fā)展前景。國內(nèi)在任意波形發(fā)生器的研制方面相對較晚，應(yīng)用產(chǎn)品的開發(fā)也相對發(fā)達(dá)國家較為緩慢。因此，對任意波形發(fā)生器的研制進(jìn)行深人的研究已成為測試領(lǐng)域的一個(gè)新的課題，同時(shí)對于促進(jìn)虛擬儀器技術(shù)的發(fā)展和應(yīng)用以及適應(yīng)自動測試系統(tǒng)的組建和完整性要求都具有深遠(yuǎn)的意義。直接數(shù)字合成dns(nireetdigitalsynthesize)是新一代的頻率合成技術(shù)，它采用數(shù)字控制信號的相位增量技術(shù)，具有

2、頻率分辨率高，頻率切換快(可達(dá)幾十ns量級)，頻率切換時(shí)相位連續(xù)和相位噪聲低以及全數(shù)字化易于集成等優(yōu)點(diǎn)而被廣泛采用。本論文在分析了現(xiàn)有波形發(fā)生器設(shè)計(jì)方案的基礎(chǔ)上，根據(jù)系統(tǒng)指標(biāo)合理地使用了dds技術(shù)，以ad公司的ad9857直接數(shù)字合成芯片為核心，設(shè)計(jì)了一種結(jié)構(gòu)簡便性能優(yōu)良的任意波形發(fā)生器。論文中主要對微機(jī)控制的任意波形發(fā)生器的軟硬件設(shè)計(jì)進(jìn)行了相應(yīng)的研究，該任意波形發(fā)生器以intel公16位高性能單片機(jī)soc196kc作為控制器，分別利用了ad9857的單音頻模式和dac模式組成正弦波和任意波產(chǎn)生的電路，在硬件電路的設(shè)計(jì)中采用了先進(jìn)的eda(電子設(shè)計(jì)自動化)技術(shù)，使用vhdl語言和可編程門陣列器

3、件對一些特殊的電路進(jìn)行了設(shè)計(jì)。該任意波形發(fā)生器不僅能產(chǎn)生正弦波，方波，三角波等常用的標(biāo)準(zhǔn)信號，還可根據(jù)用戶的需要生成任意波形，具有寬頻帶，高的頻率分辨率等特點(diǎn)，其波形最高輸出頻率可達(dá)80m，頻率分辨率可達(dá)l刀hz，波形最大存儲深度為64k，對于目前三種典型的任意波形發(fā)生器的結(jié)構(gòu)一pc總線插卡式，獨(dú)立儀器，vxi模塊都有重要的參考價(jià)值。關(guān)鍵詞:波形發(fā)生器，任意波形，直接數(shù)字合成目錄摘要(中文)1第一章引言. 51.1任意波形發(fā)生器的概述51.2任意波形發(fā)生器的基本原理及主要技術(shù)指標(biāo)61.3國內(nèi)外發(fā)展現(xiàn)狀714本設(shè)計(jì)任務(wù).9第二章任意波形發(fā)生器的整體方案設(shè)計(jì)102.1任意波形發(fā)生器的方案綜述102

4、.2任意波形發(fā)生器的方案設(shè)計(jì)182.2.1技術(shù)指標(biāo)182.2.2整體方案設(shè)計(jì)192.2.3主要芯片介紹20第三章正弦波的產(chǎn)生223.1正弦波產(chǎn)生部分的結(jié)構(gòu)框圖223.2ad9857單音頻模式223.3正弦波調(diào)頻的實(shí)現(xiàn)233.4外圍存儲器及地址譯碼電路的設(shè)計(jì)243.4.1系統(tǒng)存儲器地址分配243.4.2程序存儲器. 243.4.3地址譯碼電路的cpld設(shè)計(jì)253.5時(shí)鐘和復(fù)位電路的設(shè)計(jì)283.6程控濾波器的設(shè)計(jì)29第四章任意波的產(chǎn)生314.1任意波產(chǎn)生電路框圖314.2ad9857的dac模式315數(shù)?；旌想娐返脑O(shè)計(jì)38第五章軟件設(shè)計(jì)395.1mcs-96匯編語言的指令系統(tǒng)簡介395.2集成軟件

5、開發(fā)環(huán)境40釜5.3主程序軟件整體框圖415.迫正弦波產(chǎn)生的軟件設(shè)計(jì)415.5任意波產(chǎn)生的軟件設(shè)計(jì)42第六章調(diào)試及結(jié)論446.1系統(tǒng)調(diào)試476.2結(jié)論，501.1任意波形發(fā)生器的概述在電子測量儀器家族中，信號發(fā)生器是一種很重要的儀器，它是電子測試系統(tǒng)的重要部件，是決定電子測試系統(tǒng)性能的關(guān)鍵設(shè)備。在70年代前，信號發(fā)生器主要有兩大類:正弦波發(fā)生器和脈沖波發(fā)生器。正弦波發(fā)生器只提供正弦波信號。通常使用的技術(shù)是一自由振蕩器，工作頻率即為輸出頻率，頻率范圍有限，一般從幾hz至約imhz。脈沖波發(fā)生器可產(chǎn)生高質(zhì)量的方波和脈沖串，其頻率范圍一般低至ihz，高至ighz，它被用在數(shù)字系統(tǒng)中模擬或取代數(shù)字信號

6、，如時(shí)鐘，數(shù)據(jù)等。介于兩者之間的還有函數(shù)發(fā)生器，它提供正弦，余弦，方波，三角波，斜波等幾種常用的特殊波形。產(chǎn)生有別于上述波形時(shí)，必須采用較復(fù)雜的電路或機(jī)電結(jié)合的方法，甚至采用模計(jì)算機(jī)構(gòu)成專用設(shè)備。在70年代后，微處理器的出現(xiàn)，利用信號處理器，戶jo和d/a以及軟件使函數(shù)產(chǎn)生器的功能擴(kuò)大，能夠產(chǎn)生更復(fù)雜的波形，衰減振蕩波，隨機(jī)脈沖波，指數(shù)形脈沖等。當(dāng)時(shí)的信號處理器是專門用于信號處理的微處理器，但時(shí)鐘頻率只一般在8位左右，內(nèi)部存儲器約zk，因此能夠產(chǎn)生的正弦波的等效頻寬不會超過imhz，要獲得比較平滑和失真度低的波形，重復(fù)頻率不能超過10khz，當(dāng)時(shí)用模擬方式產(chǎn)生特殊波形，重復(fù)頻率可以達(dá)到l一10

7、mhz，波形完整性好，用數(shù)字電路的函數(shù)發(fā)生器尚處于開發(fā)階段，正式產(chǎn)品還不多。80年代情況有很大變化，隨著現(xiàn)代信息事業(yè)的發(fā)展，測試對象不斷豐富，現(xiàn)代通信系統(tǒng)和電子系統(tǒng)對測試系統(tǒng)提出了越來越高的要求，進(jìn)而對信號發(fā)生器也提出了更高的要求，需要模擬工作現(xiàn)場的情況來對產(chǎn)品進(jìn)行測試。而工作現(xiàn)場的信號往往是多種多樣的，傳統(tǒng)的模擬信號發(fā)生器顯然是不能滿足客觀的需要的，這時(shí)就需要一種能產(chǎn)生用戶定義的波形的儀器。近年來，一種新的電子測量儀器一任意波形發(fā)生器出現(xiàn)了，它可視為函數(shù)發(fā)生器的換代產(chǎn)品。任意波形發(fā)生器的功能遠(yuǎn)比函數(shù)發(fā)生器強(qiáng)，在前面討論的難于產(chǎn)生的或不能產(chǎn)生的波形，都可以使用任意波形發(fā)生器。自然它也可以用來產(chǎn)

8、生前面討論的波形(方波，三角波，脈沖波)，但實(shí)際中還利用發(fā)生器來模擬更復(fù)雜的信號，甚至信號中的缺陷(如方波中的過沖和數(shù)字信號中的尖脈沖)都可通過控制來模擬，再者，任意波形發(fā)生器還可產(chǎn)生瞬變信號如阻尼正弦波等，它對存在的各種波形都可以模擬，只要可用數(shù)字形式存儲，并送進(jìn)波形存儲器的波形都可以把他們模擬出來。早期的信號源主要是基于模擬電路來實(shí)現(xiàn)，而任意波形發(fā)生器是以數(shù)字電路和計(jì)算機(jī)技術(shù)為基礎(chǔ)的產(chǎn)品，因此可使它成為測試系統(tǒng)通用的高性能，多功能的激勵源，因而將有很廣闊的發(fā)展前景。1.2任意波形發(fā)生器的基本原理及主要技術(shù)指標(biāo)基本原理任意波形發(fā)生器是個(gè)數(shù)字讀取(digital一playback)機(jī)構(gòu)，如上圖

9、所示基準(zhǔn)振蕩器通常是個(gè)晶振，波形合成器生成基于基準(zhǔn)振蕩器的取樣頻率，因此它應(yīng)有較高的頻率穩(wěn)定度和頻率精度。地址計(jì)數(shù)器是個(gè)二進(jìn)制計(jì)數(shù)器，它以取樣速率依次增值每一計(jì)數(shù)值依次對應(yīng)于波形存儲器的一個(gè)存儲單元，從而形成一次掃描。然后將波形存儲器每個(gè)存儲單元的內(nèi)容依次送給數(shù)摸轉(zhuǎn)換器，生成相應(yīng)的模擬量輸出電壓，低通濾波器則用來消除d/a轉(zhuǎn)換器輸出的毛刺使信號變得光滑，而輸出放大器和輸出衰減器實(shí)現(xiàn)輸出信號幅度的控制。主要技術(shù)指標(biāo)1.垂直分辨率(幅度分辨率一位數(shù))垂直分辨率是指幅度的分辨率由數(shù)模轉(zhuǎn)換器的分辨率決定，任意波形發(fā)生器的特性很大程度上取決于其數(shù)模轉(zhuǎn)換器的性能。對數(shù)摸轉(zhuǎn)換器的速度和分辨率要權(quán)衡折衷，采用

10、快速的數(shù)模轉(zhuǎn)換器，其分辨率則較低。在20m取樣點(diǎn)/秒的范圍內(nèi)，目前通常采用的是10位或12位的數(shù)模轉(zhuǎn)換器，高于20m的采樣率則選用14位或16位的數(shù)模轉(zhuǎn)換器。通常，較高的垂直分辨率意味著再現(xiàn)的波形中量化誤差較小，從而減少了失真。如果使用數(shù)字存儲示波器捕捉到的波形，則應(yīng)與數(shù)字存儲示波器的分辨率一致。水平分辨率(波形存儲深度一字?jǐn)?shù)/通道)水平分辨率是波形存儲器中可利用點(diǎn)的總數(shù)，大致可以表示任意波形發(fā)生器所能產(chǎn)生波形的復(fù)雜程度，在每秒20m個(gè)取樣點(diǎn)時(shí)，要將每個(gè)存儲單元的內(nèi)容都送給數(shù)模轉(zhuǎn)換器，并讓數(shù)模轉(zhuǎn)換器快速轉(zhuǎn)換成相應(yīng)的模擬量電壓，只容許有sons的時(shí)間。為滿足這類需求，通常采用快速的sram。水平

11、分辨率點(diǎn)數(shù)越多，意味著再現(xiàn)的波形的失真越小。在低頻應(yīng)用時(shí)，因?yàn)橐笤谳^長的一段時(shí)間內(nèi)維持較高的取樣速率，所以需要較長的波形存儲器。3.取樣速率(采樣速率一樣點(diǎn)數(shù)/秒)采樣速率為準(zhǔn)確再現(xiàn)信號所需的單位時(shí)間采樣點(diǎn)數(shù)，其中最高取樣速率決定了波形中最高的頻率成分即任意波形發(fā)生器的輸出帶寬，nyquist定理指出:可還原的最高頻率不大于二分之一的取樣速率，在該頻率點(diǎn)上，每周期只要有兩個(gè)取樣點(diǎn)就確定了原波形，實(shí)際上可采用的最高頻率要比nyquist頻率低得多，具體取決于可容忍的失真程度?；?.3國內(nèi)外發(fā)展現(xiàn)狀國外任意波形發(fā)生器的研制及生產(chǎn)技術(shù)已較為成熟，已有多種產(chǎn)品投放市場，目前任意波形發(fā)生器有三種產(chǎn)品結(jié)

12、構(gòu)形式:獨(dú)立儀器結(jié)構(gòu)形式獨(dú)立儀器的結(jié)構(gòu)形式是把任意波形發(fā)生器設(shè)計(jì)成單臺儀器的形式，其優(yōu)點(diǎn)是精度高，畝單獨(dú)工作pc總線插卡式pc總線插卡式是將任意波形發(fā)生卡直接插在pc機(jī)的總線擴(kuò)展槽或擴(kuò)展機(jī)箱中，利用pc機(jī)來控制任意波形發(fā)生器的工作狀態(tài)，其優(yōu)點(diǎn)是可以充分利用pc機(jī)的軟硬件資源，在波形數(shù)據(jù)處理，波形參數(shù)的修改，計(jì)算等有明顯優(yōu)勢vxi模塊式vxi模塊式是一種新型的模塊化儀器，它必須插在vxl總線機(jī)箱上才能使用，而vxi總線機(jī)箱又通過gpib或rs一232c等接口與計(jì)算機(jī)相連，vxi卡式儀器對組成自動測試系統(tǒng)(ate)特別有用，各個(gè)公司的vxi卡式儀器模塊均可自由組合使用。asilent和tektlo

13、ni、兩大公司在此領(lǐng)域進(jìn)行了卓有成效的研究和開發(fā)，其代表產(chǎn)品無論在技術(shù)先進(jìn)性還是市場占有率方面都在全世界享有卓越聲譽(yù)。這兩個(gè)公司任意波形發(fā)生器的產(chǎn)品型號和性能特點(diǎn)分別如下表所示:生生產(chǎn)廠家家家型號號性能特點(diǎn)點(diǎn)目前我國已開始研制任意波形發(fā)生器，并取得了可喜的成果。但總的來說，我國任意波形發(fā)生器還沒有形成真正的產(chǎn)業(yè)。就目前國內(nèi)的成熟產(chǎn)品來看，多為一些pc儀器插卡，獨(dú)立的儀器和vx工系統(tǒng)的模塊很少，并月.我國目前在任意波形發(fā)生器的種類和性能都與國外同類產(chǎn)品存在較大的差距，因此加緊對這類產(chǎn)品的研制顯得迫在眉睫。1.4本設(shè)計(jì)任務(wù)對任意波形發(fā)生器的研制在國外已有報(bào)道，而國內(nèi)在這方面的報(bào)道較少，本論文的任務(wù)

14、是結(jié)合新一代的頻率合成技術(shù)一dds，以高性能的dds芯片為核心，設(shè)計(jì)一種簡便實(shí)用性能優(yōu)良的任意波形發(fā)生器，該任意波形發(fā)生器能產(chǎn)生正弦波，方波，三角波等常用的標(biāo)準(zhǔn)信號，還能根據(jù)用戶的需要生成任意波形，整個(gè)系統(tǒng)采用單片機(jī)控制，論文主要研究在任意波形發(fā)生器設(shè)計(jì)時(shí)如何根據(jù)系統(tǒng)指標(biāo)合理地確定設(shè)計(jì)方案，在系統(tǒng)的硬件設(shè)計(jì)時(shí)具體要注意的問題以及如何結(jié)合先進(jìn)的電子設(shè)計(jì)自動化方法來進(jìn)行電路的設(shè)計(jì)，還有相應(yīng)的軟件編制的問題等等，對于目前三種典型的任意波形發(fā)生器的結(jié)構(gòu)一pc總線插卡式，獨(dú)立儀器，vxi模塊都有重要的參考價(jià)值。第二章任意波形發(fā)生器的整體方案設(shè)計(jì)2.1任意波形發(fā)生器的方案綜述目前信號發(fā)生的主要實(shí)現(xiàn)方法有直

15、接模擬法、直接數(shù)字法兩種。一直接模擬法:這是傳統(tǒng)函數(shù)發(fā)生器的簡化基本結(jié)構(gòu)，一般都是由自由振蕩器產(chǎn)生原始波形，然后經(jīng)過轉(zhuǎn)換電路將原始波形轉(zhuǎn)換成其他波形，在上圖中三角波是由振蕩器產(chǎn)生的，方波是三角波通過比較器轉(zhuǎn)變而成的，正弦波是三角波通過一個(gè)波形整形電路(正弦波整形器)演變而來的，所需波形經(jīng)過放大和衰減輸出，顯然這種方式產(chǎn)生的波形種類有限，每增加一種波形，都要增加響應(yīng)的轉(zhuǎn)換電路，整個(gè)電路變得很復(fù)雜，最重要的是要產(chǎn)生用戶所需的任意復(fù)雜的波形幾乎不可能。二.直接數(shù)字法直接數(shù)字法是采用直接數(shù)字合成(directdig工talsyn二es工s)的方法實(shí)現(xiàn)信號產(chǎn)生。該技術(shù)具有頻率轉(zhuǎn)換速度快、頻率分辨率高、易

16、于控制的突出特點(diǎn)。直接數(shù)字合成技術(shù)近年來發(fā)展得很快，而要產(chǎn)生任意波形就必須采用直接數(shù)字合成技術(shù)。隨著dds技術(shù)的發(fā)展，出現(xiàn)了各種各樣的直接數(shù)字合成的結(jié)構(gòu)，但基本上可分成兩種:(l)基于地址計(jì)數(shù)器的數(shù)字頻率合成法(2)基于相位累加器的數(shù)字頻率合成法.基于地址計(jì)數(shù)器的直接數(shù)字合成法這是一種最簡單的直接數(shù)字合成方式，這種直接數(shù)字頻率合成器的結(jié)構(gòu)包括地址計(jì)數(shù)器，存儲器和d/a轉(zhuǎn)換器。(2)工作原理將波形數(shù)據(jù)存儲于存儲器中，而后用可程控的時(shí)鐘信號為存儲器提供掃描地址，與每個(gè)地址相對應(yīng)的數(shù)據(jù)則代表波形在等間隔取樣點(diǎn)上的幅度值。數(shù)據(jù)被送至dac，從而產(chǎn)生一個(gè)正比于其數(shù)字編碼的電壓值，每個(gè)電壓值保持一個(gè)時(shí)鐘周

17、期，直至新的數(shù)據(jù)送至dac，經(jīng)數(shù)/模轉(zhuǎn)換后得到所需的模擬電壓波形。在存儲器里的數(shù)據(jù)產(chǎn)生的波形是對“取樣波形”的階梯近似。假定地址計(jì)數(shù)器的時(shí)鐘頻率為九，波形一周期內(nèi)有n個(gè)采樣值，那么合成的波形頻率為如果改變地址計(jì)數(shù)器的時(shí)鐘頻率或rom的地址步進(jìn)大小，合成波形的頻率都會隨著改變。而要改變波形，只要在只讀存儲器中寫人不同的數(shù)據(jù)2.基于相位累加器的直接數(shù)字合成法(1)結(jié)構(gòu)框圖這種結(jié)構(gòu)中主要由相位累加器、數(shù)據(jù)rom、d/a變換器組成，它是種全新的直接數(shù)字合成方式。，(目前國內(nèi)外文獻(xiàn)中提到的dds一般是指這種方式，下面不作說明均指這種方式)(2)工作原理將要產(chǎn)生的波形數(shù)據(jù)存人波形存儲器，然后在參考時(shí)鐘的作

18、用下，對輸人的頻率數(shù)據(jù)進(jìn)行累加，并且將累加器的輸出一部分作為讀取波形存儲器的地址，將讀出的波形數(shù)據(jù)經(jīng)d/a轉(zhuǎn)換為相應(yīng)的電壓信號，d/a轉(zhuǎn)換器輸出的一系列的階梯電壓信號經(jīng)低通濾波后便輸出了光滑的合成波形的信號。以合成正弦波為例，通常我們考慮一個(gè)正弦波時(shí)習(xí)慣使用正弦波的幅度一時(shí)間表達(dá)式:s(t)=asin(酬+初，正弦函數(shù)幅度的非線性使依據(jù)幅度產(chǎn)生任意頻率的正弦波非常困難，但我們注意到，正弦波的相位是線性變化的，dds技術(shù)的關(guān)鍵就在于充分利用了正弦波相位線性變化這一特性，在dds芯片中，其核心部件是相位累加器和sin函數(shù)表，下面作一簡單介紹:相位累加器相位累加器在功能上說實(shí)質(zhì)是一個(gè)n位快速可循環(huán)累

19、加器(目前，一般的dds芯片中，相位累加器已達(dá)到n=32位)，n位的相位累加器在每一個(gè)時(shí)鐘來臨時(shí)與頻率控制所決定的相位增量ap(通常就是頻率控制字k，k為二進(jìn)制整數(shù)，加一次，計(jì)數(shù)大于2“時(shí)則自動溢出，保留后面n比特的數(shù)字于累加器中。每當(dāng)相位累加器計(jì)數(shù)滿后，可自動循環(huán)重新累加，所以輸出相位可以保持連續(xù)變化，這就保證了輸出正弦波的連續(xù)性。正弦函數(shù)相位一幅度轉(zhuǎn)換表(sinel。k一印table)相位累加器的輸出是隨時(shí)間不斷線行變化的用n位二進(jìn)制數(shù)表達(dá)的相位信息，相位信息是無法直接利用的，必須設(shè)法把相位信息轉(zhuǎn)換成幅度信息，在dds技術(shù)中，人們把對應(yīng)于不同相位的s加e函數(shù)的幅度值儲存在ron中，稱此ro

20、h為s如lut，相位累加器的輸出相位作為lut的尋址地址，lut相應(yīng)地址單元存儲的就是對應(yīng)于該相位的正弦函數(shù)幅度值，為了保證dds輸出頻率的分辨率，相位累加器的位數(shù)n要作得很多(如32位)，但是，要作出一個(gè)尋址能力為22(4g)的lut，既不現(xiàn)實(shí)，也不必要，因此，可以只取相位累加器的高a位作為lut的尋址信號，一般地，取a=12就可以完全滿足精度的需要了.(3)dds的技術(shù)性能及特點(diǎn)根據(jù)上述原理:當(dāng)參考時(shí)鐘頻率為fc，累加器的二進(jìn)制位數(shù)為n，頻率控制字為k，且波形存儲器僅存儲一個(gè)周期的合成信號的數(shù)據(jù)時(shí)，則合成輸出的信號頻從上面的討論中可以看出dds具有:輸出頻帶寬，頻率分辨率高，輸出頻率轉(zhuǎn)換速

21、度快，頻率跳變時(shí)輸出相位連續(xù)等優(yōu)點(diǎn)。由于dds采用全數(shù)字技術(shù)，其合成機(jī)理在根本上有別于傳統(tǒng)的合成技術(shù)，從而為頻率合成的設(shè)計(jì)開辟了廣闊的前景，但是它的頻譜是不純凈的，研究dds的頻譜對于選擇芯片進(jìn)行電路的正確設(shè)計(jì)是很重要的。(4)基于dds的正弦波的頻譜分析1.理想dds的數(shù)學(xué)模型理想dds是dds在理想情況下的數(shù)學(xué)模型，滿足下列三個(gè)條件:不考慮相位舍位，即n=a不考慮正弦波幅度量化的誤差，即d=co，假定dac是完全理想的，這樣dds就等效為一個(gè)理想的采樣一保持電路，其中nco(圖2一3虛線框所示)相當(dāng)于一個(gè)采樣周期為兀=1/fc的理想采樣器，dac相當(dāng)于一個(gè)時(shí)寬為tc的理想保持電路，對采樣數(shù)

22、據(jù)實(shí)現(xiàn)階梯方式重構(gòu):理想dds輸出的頻譜由理想dds的等效結(jié)構(gòu)，2一4理想dds等效結(jié)構(gòu)s(t)為保持器的沖擊響應(yīng)，從2一8式可看出，理想dac所完成的階梯重構(gòu)只改變了輸出頻譜的幅度和相位而未增加新的頻率點(diǎn)。這樣s(n)的頻譜結(jié)構(gòu)即代表了dds輸出的頻譜分布。據(jù)此可知，理想dds的輸出只在f=坑士fo處存在離散譜線，當(dāng)l=o時(shí)，得到的就是主譜頻率fo，下面以采樣時(shí)鐘zoom和基本輸出頻率40m為例，這是通過取樣后的正弦波來合成所需頻率的必然結(jié)果，是由dds的工作原理所決定的，因此在d/a后面必須設(shè)置一個(gè)低通濾波器，適當(dāng)設(shè)計(jì)低通濾波器的截止頻率，使其落在田。和田。一田。之間，即可有效地消除副波頻

23、率，而且從圖中可看出，田。和田。一田。相差越大越好，從前面的推導(dǎo)過程可以看出，理想dds雜散的主要來源是系統(tǒng)中的取樣函數(shù)截卜。界)，也就是說由參考時(shí)鐘fc引起的，這也說明了雜散是dds固有的，并且參考時(shí)鐘頻率越高，即取樣點(diǎn)越多，雜散的抑制相對就越大。3.實(shí)際dds輸出的雜散分析實(shí)際dds并不滿足理想dds的3個(gè)條件，因而實(shí)際dds將產(chǎn)生雜散信號，dds的雜散信號有，3個(gè)來源，分別是:相位截?cái)嗾`差川。):在實(shí)際dds電路中，為了取得高的頻率分辨率，通常相位累加器的位數(shù)n取得很大，如n二24，32，48等，但受體積和成本的限制，rom的容量卻遠(yuǎn)小于zn，因此尋址rom時(shí)，累加器輸出的相位序列的低b

24、位就被舍去，而只用其輸出的高a(a=n一b)位去尋址，這樣就不可避免地引人誤差。幅度量化誤差d(，):由于rom中存儲著正弦波樣點(diǎn)的幅值編碼和dia有限字長，這樣就不可避免地引人了幅度量化誤差。由dac非線性引起的誤差da(。):實(shí)際的dac存在非線性因素，主要有微分非線性，積分非線性，dac轉(zhuǎn)換過程的尖峰電流，轉(zhuǎn)換速率受限等，據(jù)此可以構(gòu)造出dds雜散(誤差)來源模型2次清故次瀚波像碩瑞繃抽出3次諧彼硯位雜散電平由dac的、。定，當(dāng)輸出頻率離叼(n一3，4，一很近時(shí)fc一(n一l)fo及(n十l)fc一fo將離fo很近，成為主譜周圍幅度較大的雜散分量，實(shí)際應(yīng)用中應(yīng)當(dāng)避免。在現(xiàn)代vlsi技術(shù)條件

25、下，通過加大rom容量及數(shù)據(jù)位數(shù)，dds由相位截?cái)嗪蛿?shù)據(jù)量化引起的雜散噪聲已經(jīng)可以很容易做到一70db以下的理論值，但是工作在高速的dds輸出譜中仍然存在一40db左右的少數(shù)雜散譜線，這是由dac的非理想特性引起的，因此dac才是目前影響dds頻譜質(zhì)量的決定因素，除了dac有限分辨位數(shù)之外，dac的瞬間毛刺，dac的非線性，數(shù)字噪聲饋通以及時(shí)鐘的泄漏都是導(dǎo)致頻譜劣化的因素，它們?yōu)閐ds輸出頻譜增加了背景噪聲和雜散，所以dac的性能對于整個(gè)系統(tǒng)是很關(guān)鍵的。2.2任意波形發(fā)生器的方案設(shè)計(jì)2.2.1技術(shù)指標(biāo)2.2.2整體方案設(shè)計(jì)一設(shè)計(jì)思路任意波形發(fā)生器產(chǎn)生的波形總體上可以分成兩類:正弦波和任意波(非

26、正弦波)對正弦波可以逐個(gè)(連續(xù)地)讀出波形的每一個(gè)數(shù)據(jù)(這時(shí)候輸出波形的失真是最小的)也可以跳躍式(間斷地)讀出波形，這時(shí)波形的失真就會加大，但都可以通過濾波來改善失真，采用dds結(jié)構(gòu)是較好的選擇，并且已有商用dds芯片可產(chǎn)生高質(zhì)量的正弦波形。對任意(非正弦波)由于波形變化不規(guī)則，其中有豐富的諧波，因而這時(shí)不能簡單地用濾波的方法來改善波形失真(因?yàn)V波可能把信號的有用成分給削減了)。所以當(dāng)要合成產(chǎn)生任意波形時(shí)，應(yīng)采取逐點(diǎn)讀出波形的每一個(gè)數(shù)據(jù)，要改變輸出頻率fo，可通過改變參考時(shí)鐘頻率fc或通過改變波形存儲器中存儲的波形周期的數(shù)目來實(shí)現(xiàn)，由于商用dds芯片中rom表中的數(shù)據(jù)已固化，只能輸出正弦波。

27、采用商用的dds芯片顯然很難直接實(shí)現(xiàn)任意波形的生成。二.系統(tǒng)設(shè)計(jì)框圖根據(jù)以上分析，基于實(shí)用和性能的綜合考慮，設(shè)計(jì)的任意波形發(fā)生器的結(jié)構(gòu)是采取了前面兩種直接數(shù)字合成結(jié)構(gòu)的結(jié)合，整個(gè)設(shè)計(jì)由兩個(gè)通道組成，第一個(gè)通道采用相位累加器方式，利用dds芯片產(chǎn)生高質(zhì)量的正弦波，并在后面加一高速比較器，輸出與正弦波同頻率的方波，同時(shí)此方波還作為第二個(gè)部分的時(shí)鐘信號，第二個(gè)通道為任意波發(fā)生通道，采用地址計(jì)數(shù)器的方式，在第一個(gè)通道發(fā)出的方波作用下，逐點(diǎn)讀出波形存儲器中波形的數(shù)據(jù)，經(jīng)過d/a轉(zhuǎn)換和低通濾波器后合成所需的任意波形，通過改變參考時(shí)鐘的頻率和計(jì)數(shù)的步長就可以實(shí)現(xiàn)波形頻率的改變。在正弦波的設(shè)計(jì)中很關(guān)鍵的是dd

28、s芯片的選擇，而要正確地選擇dds芯片時(shí)，除了考慮其輸出帶寬外，還應(yīng)該從整個(gè)系統(tǒng)的角度出發(fā)來進(jìn)行選擇。ad公司的芯片一般都具有集成dac，時(shí)鐘可倍頻的特點(diǎn)，ad公司稱之為“完整的dds方案”一而這一結(jié)構(gòu)是其他公司所沒有的，從前面對dds輸出頻譜的分析中可以知道，在dds的三大雜散信號中，dac的性能對輸出正弦波的影響是主要的，因此ad公司的內(nèi)部集成dac的方案可以使得整個(gè)系統(tǒng)的設(shè)計(jì)變得極為簡便，并且也有很好的性能，另外利用時(shí)鐘可倍頻的特點(diǎn)，可以降低對晶振的要求，再結(jié)合設(shè)計(jì)指標(biāo)最終選擇了ad9857。ad9857是一種具有優(yōu)良的無雜散信號動態(tài)范圍(sfdr)，抖動和相位噪聲性能的14位，2。ms

29、ps數(shù)字調(diào)制器，可用作dds信號源，其特點(diǎn)有:工作頻率高ad985:工作碳率可以高達(dá):。hsps，能給出高達(dá)80mh:的載頻輸出，典型的:fdr在lokhz載頻上為86dbe;在imhz時(shí)為88dbe?？刂品直媛矢遖d9857的控制分辨率由它的32位頻率控制字(ftword)決定。這就能在系統(tǒng)時(shí)鐘速率為zo0mhz時(shí)給出約。.o47hz的頻率分辨率。頻率跟新能力強(qiáng)ad9857的串行控制總線工作頻率可以高達(dá)lomhz，它為快速控制字更新創(chuàng)造條件，提供優(yōu)良的跳頻。內(nèi)部集成高性能dacad9857還包含一個(gè)14位的dac，它具有優(yōu)良的線性，使輸出信號的信噪比(snr)滿足要求。具有多種工作模式具有正

30、交調(diào)制，單音頻和dac三種模式，在使用中可以根據(jù)不同的要求進(jìn)行轉(zhuǎn)換二.微控制器一soc196kc微控制器從總線上可以分成8位，16位，32位，高性能的自動測試儀器一般采用16或32位的控制器，而任意波形發(fā)生器的程序和數(shù)據(jù)的地址空間較大，從實(shí)用性和通用性的角度出發(fā)，我選擇了工ntel的chmos16位單片機(jī)一soc196kc。sxc196kc是chmos中的第二代產(chǎn)品，是一種在工業(yè)界應(yīng)用廣泛的嵌人式控制器，由于它的高性能的寄存器一寄存器結(jié)構(gòu)，可以很好地運(yùn)用于實(shí)時(shí)控制應(yīng)用，尤其在高性能的測試系統(tǒng)，它在硬件和指令系統(tǒng)的設(shè)計(jì)上較8位機(jī)有很多不同之處。它有16kbroh型和16kbotprom型兩種，帶

31、有488b寄存器ram。它主頻可運(yùn)行到zomhz，在性能上比第一代的sxe196kb提高25%。sxe196ke還有如下特征:有外設(shè)事務(wù)服務(wù)器(pts)，它有微代碼處理中斷事件，類似于dma通道方法，這樣可以大大減少cpu響應(yīng)中斷服務(wù)的開銷，帶有水平和垂直窗口映射功能。其內(nèi)部功能結(jié)構(gòu)框圖如下:正弦波產(chǎn)生部分主要有8oc196kc及外圍電路(包括程序存儲器，地址分配電路和復(fù)位電路)，輸人電路，正弦波頻率合成器，程控濾波器組成，輸出的正弦波經(jīng)過高速比較器可以得到同頻率的方波，正弦波的產(chǎn)生是基于ad9857的單音頻模式來實(shí)現(xiàn)的，由外部輸人頻率控制字，然后80c196單片機(jī)通過串行接口向ad9857寫

32、入頻率控制數(shù)據(jù)，使ad9857產(chǎn)生頻率可控的正弦信號。下面首先對adg857的單音頻模式做一介紹。互3.2ad9857單音頻模式一單音頻模式結(jié)構(gòu)簡介在單音頻模式下，dds作為一種信號源，由外部送人32位的頻率控制字到ad9857內(nèi)部的ddg核進(jìn)行頻率合成，合成后的信號通過反向sinc濾波器以及幅度控制最終由14位dac將數(shù)字單音頻信號轉(zhuǎn)換成模擬信號。其中refclk作為外部參考時(shí)鐘，經(jīng)過一個(gè)可編程的倍頻器以后作為芯片內(nèi)部的系統(tǒng)時(shí)鐘，串行口作為外部控制器對ad9857內(nèi)部的寄存器進(jìn)行讀寫操作，對ad9857進(jìn)行正確的配置和傳送頻率控制字都是通過串行口完成的。二.單音頻模式頻率合成時(shí)序圖pdclk

33、/fud是一個(gè)頻率更新的控制信號輸人腳，當(dāng)外部控制器在它上面產(chǎn)生一個(gè)上升沿的跳變信號，則新的頻率控制字就送到ddscore中開始進(jìn)行頻率合成，其操作時(shí)序如下:要產(chǎn)生不同頻率的正弦波，利用adg857的單音頻模式是很容易實(shí)現(xiàn)的，首先根據(jù)用戶要求輸出的頻率計(jì)算出相應(yīng)的頻率控制字，其中頻率控制字(ftw0rd)由fov:=(ftwordxsysclk)/2，計(jì)算得到，比如若fo二二10對，sysclk二200m，則ftword二。ccccccch，然后將這32位的頻率控制字通過單片機(jī)的串行口裝人控制總線寄存器。8h一obh(對于1#寄存器)，當(dāng)pdclk/fud有上跳沿的脈沖時(shí)就可以送人adgs57

34、內(nèi)部的ddseore進(jìn)行頻率合成，在soc196ke與ad9857進(jìn)行串行通訊時(shí)，采用的是串行口的同步模式，其相應(yīng)時(shí)序如下:卜t，l，l叫獄二)誣x二x亞狄二x巫又二x亞(畫x二誣以二誣以二廷畫c圖3一480c196串行口同步模式時(shí)序圖相應(yīng)的正弦波調(diào)頻的程序如下:ldbsp_eon，#。o00000ob，設(shè)置同步模式0ldbbaud-reg，#0ih:模式。:xtali/波特率*2一1，最高位為1ldbbaud-reg，#8oh:設(shè)置波特率二4m，用2om晶振ldioc又，#o010000ob;ldbhso_eo沁認(rèn)nd，祥o000o001b;hso.1二0，選通ad9857addhso-ti

35、me，timeri，并2;ldbhso_eommai寸d，#000。ooob;hso.o二。sme工。二o，準(zhǔn)備通信addhso-time，timeri，#2;ldbsbuf，sine_instildbsbufldbsbuf，ldbsbufldbsbufldbsbufldbsbuf寫頻率控制字的指令2，從。翎開始ldbsbufsine_roo;sine_r01;con-insti;con一wordi;con一ordz;con_instz;con一word3;寫adg857內(nèi)部00寄存器的指令從00h開始sdio只做輸人，lsb優(yōu)先，2。倍頻選擇單音頻模式寫頻率控制字的指令1，從。2h開始ldb

36、gbuf，conword吐ldbsbufsb勺f5ineinst3sine_r06，#oohldbsbuf，sinero7ldbhso_co卜且月alqd，#ooioo01obaddhso_time，timeri，#2;寫兩字節(jié)，從。6h開始旁路clc濾波器輸出幅度控制(。一1.992187別，。bsh對應(yīng)1.嚷1以倍;hso.2=1，送至ad9857內(nèi)部進(jìn)行頻率合成3.4外圍存儲器及地址譯碼電路的設(shè)計(jì)3.4.1系統(tǒng)存儲器地址分配soc196kc的尋址范圍是64kb，其低地址部分(。h一7fffh)包含有保留的存儲區(qū)，如中斷向量區(qū)，芯片配置字節(jié)，密匙，復(fù)位后程序執(zhí)行的起始單l元等，這些保留單元

37、只應(yīng)該出現(xiàn)在一個(gè)頁面上，我們把這個(gè)頁面稱為主頁(或。頁)，它的邏輯地址就是。h一，7fffh，為了躲開這些保留單元，其他物理存儲器都映射到8。一ffffh邏輯空間，本系統(tǒng)的外擴(kuò)存儲器包括2片128kb的eeprom25128和1片128kb(6續(xù)k又16b工t)的sramlge6吐16，為了有效地訪問384kb的擴(kuò)展存儲器，我們采用了頁面技術(shù)。eepromeeprom51又al吐u6u7usoh3fffh400oh7fffh800ohbfffhco00hffffh0h3fffh吐00oh7fffh800ohbfffhc000hffffh主主頁低位位lll頁低位位222頁低位位333頁低位位44

38、4頁低位位555頁低位位666頁低位位777頁低位位o玉13fff14000玉17fff玉1800ohbfff玉1c000llffffh0h3fffh4000h7fffll8000于1bfffllcooo!ffff于1主主頁高位位111頁高位位222頁高位位333頁高價(jià)價(jià)444頁高位位555頁高位位666頁高位位777頁高位位oh3fffhq000h7fffh8000hbfffhcocohffffh888頁頁999頁頁1110頁頁llll頁頁圖3一5系統(tǒng)存儲器地址分配的頁面劃分3.4.2程序存儲器程序存儲器的空間為128k火16bit，是由兩片128kx8bit的哪sram258128并行構(gòu)成

39、的，nvsram(非易失性靜態(tài)存儲器)是一種由sr配碩，后備電池及控制電路集成在一起的新型存儲器具有隨機(jī)讀寫速度快(70ns)，無限次寫人，斷電后自動保存片內(nèi)數(shù)據(jù)，保存數(shù)據(jù)的時(shí)間長達(dá)十年左右，可以完全代替常規(guī)的epr側(cè)，eeprom，flashmemory，sram用作程序和數(shù)據(jù)存儲器，其中s洲用于任意波產(chǎn)生的波形存儲器。ma16一ma17ma18mai一h入7ado一ad7masimaisoc196kczo74ls373ads!adi/wr/rd74ls373258128(l)/ce/oe/ve258128(2)74ls245/ce/oedo一d774ls245圖3一6程序存儲器電路圖中2個(gè)

40、的鎖存器:吐l:373作16位地址鎖存器，2個(gè)雙向緩沖器74l:2紅5作16位總線收發(fā)器。鎖存器和收發(fā)器完成總線分離任務(wù)，mdo一md15表示分離后的存儲器數(shù)據(jù)線，soc196kc按字訪問外部存儲器，故取。沒有連接。74ls245的方向控制信號由/rd提供。/rd有效時(shí)，數(shù)據(jù)由d0一d15流向ado一ad15，/rd無效時(shí)，流向相反。芬3.4.3地址譯碼電路的cpld設(shè)計(jì)一可編程邏輯器件(pld)什么是可編程邏輯器件(pld)，簡言之，可編程邏輯器件就是可以由用戶構(gòu)造的、完成某一特定邏輯功能的電路。它通過內(nèi)建的邏輯構(gòu)造，能夠?qū)崿F(xiàn)任意布爾表達(dá)或寄存器函數(shù)。目前，有兩種pld得到了廣泛的應(yīng)用，它們

41、是現(xiàn)場可編程門陣列(fpga)和復(fù)雜可編程邏輯器件(cpld)。現(xiàn)場可編程門陣列(fpga)和復(fù)雜可編程邏輯器件(cpld)是多用途和高邏輯密度的可重復(fù)編程的門陣列。同傳統(tǒng)門陣列相比r fpga和cpld不僅具有設(shè)計(jì)方便靈活和校驗(yàn)快的特點(diǎn)，而且具有設(shè)計(jì)可隨意改變的特點(diǎn)。使用fpga和cpld可編程器件設(shè)計(jì)產(chǎn)品，可大大縮短產(chǎn)品進(jìn)人市場時(shí)間。 與傳統(tǒng)的邏輯電路(pal, cpld)不同，fpga組合邏輯通過一些小的查詢表 (rom)來實(shí)現(xiàn)，每一個(gè)查詢表的輸出驅(qū)動一個(gè)觸發(fā)器的d輸人或驅(qū)動一個(gè)其它邏輯，或者是工/0，每個(gè)器件都包括一個(gè)邏輯單元陣列，或長或短的金屬線縱橫穿過這些邏輯單元之間，用戶可選擇連

42、通或斷開這些線與輸出單元的連接，來完成用戶所要設(shè)計(jì)的不同邏輯功能。cpld組合邏輯不通過查詢表(rom)而是通過硬連線來實(shí)現(xiàn)，所實(shí)現(xiàn)的功能較fpga簡單，但是芯片的體積較小，價(jià)格便宜，它提供了更快的固定傳輸延遲。二.max+plus ii簡介max十plus ii是al七era公司優(yōu)秀的eda(電子設(shè)計(jì)自動化)軟件集成環(huán)境，它包含了原理圖編輯器，硬件描述文本編輯器，波形編輯和仿真器，還有延時(shí)分析、管腳編輯等功能，用戶可以在此環(huán)境下，完成從設(shè)計(jì)到燒制器件的全過程。 利用max十plus ii，設(shè)計(jì)者不僅可以完成電路的修改設(shè)計(jì)，而且還可自動地完成各種設(shè)計(jì)的校驗(yàn)、器件的布局和布線，以及完成從原理圖或

43、狀態(tài)描述語言向用于器件編程的網(wǎng)絡(luò)表的轉(zhuǎn)換。可以利用功能仿真軟件進(jìn)行仿真。同時(shí)，fpga和cpld都是在線可編程，就是說它們可以在電路板上反復(fù)燒錄直到設(shè)計(jì)正確。在本次地址譯碼電路的設(shè)計(jì)就是在max+plusll集成環(huán)境下，采用圖形編程方式進(jìn)行設(shè)計(jì)并最終下載到epf6o16中的?；?.5時(shí)鐘和復(fù)位電路的設(shè)計(jì)一時(shí)鐘電路:ad9857內(nèi)部有一個(gè)可編程鎖相環(huán)參考時(shí)鐘倍頻器，允許用戶選擇整數(shù)倍頻次數(shù)，范圍是4一20。利用這個(gè)功能用戶最低輸人10mhz的時(shí)鐘便可產(chǎn)生zoomhz的內(nèi)部系統(tǒng)時(shí)鐘。系統(tǒng)時(shí)鐘可以來自參考時(shí)鐘倍頻器的輸出，也可以來自“refclk”端;參考時(shí)鐘可以單端輸人也可差分輸人，對應(yīng)的“d正f

44、clkenable”端應(yīng)分別設(shè)置為低電平或高電平。系統(tǒng)時(shí)鐘選為最高是為了減小雜散外部時(shí)鐘由20m有源晶振提供，經(jīng)過8oc196kc2。內(nèi)部的2分頻電路，對波形起到整形的作用，由單片機(jī)的elkout腳輸出lom的方波加到ad9857的“refelk”腳，“diefclkenable”為低電平，以單端輸人方式作為ad9857的時(shí)鐘信號，ad9857內(nèi)部的pll倍頻器的編程由單片機(jī)在初始化時(shí)對ad9857的。0h寄存單元的低5位寫人控制字101。(14h)就可實(shí)現(xiàn)20倍頻，從而達(dá)到zo0m的系統(tǒng)時(shí)鐘，雖然這樣放大了相位噪聲，但卻降低了外部時(shí)鐘的要求，而高質(zhì)量的時(shí)鐘源價(jià)格昂貴，不易得到。二.復(fù)位電路的

45、設(shè)計(jì)an9857的正確復(fù)位要求reset腳至少維持5個(gè)refelk時(shí)鐘周期(若lom時(shí)為5。ns)的高電平，然后reset腳變低后進(jìn)人復(fù)位狀態(tài)。而8oc196冷啟動復(fù)位時(shí)，在vcc上電后，至少要使reset腳保持2個(gè)狀態(tài)周期的低電平(狀態(tài)周期由振蕩器信號2分頻后獲得，當(dāng)采用20m晶振時(shí)為loons)，當(dāng)reset再次變高時(shí)，80c196就開始執(zhí)行為時(shí)10個(gè)狀態(tài)周期的復(fù)位序列。因此復(fù)位電路采用能輸出兩種電平的控制電路v3.6程控濾波器的設(shè)計(jì)dac產(chǎn)生的波形是量化電壓階梯，這相當(dāng)于給輸出波形疊加了高頻干擾，為了確保產(chǎn)生波形的質(zhì)量，減少波形失真度，必須用低通濾波器把高頻分量濾掉，濾波器采用的是具有陡

46、峭特性的橢圓濾波器。在低通濾波器的設(shè)計(jì)中，根據(jù)任意波形發(fā)生器輸出波形頻率范圍寬的特點(diǎn)，只設(shè)計(jì)一個(gè)截止頻率的低通濾波器顯然是不夠的，應(yīng)該設(shè)計(jì)多個(gè)截止頻率的濾波系統(tǒng)，為了使用方便，任意波形發(fā)生器中的濾波器設(shè)計(jì)成程控濾波器的形式，如下圖所示，由nl，nz控制任意波產(chǎn)生電路包括地址計(jì)數(shù)器，64k存儲器，工作于dac模式的adg呂57及隔離數(shù)據(jù)總線的鎖存器組，其中地址計(jì)數(shù)器完成波形存儲器地址序列的輸出，由cpld實(shí)現(xiàn)，波形存儲器采用高速的s洲(64kx16)，是任意波形產(chǎn)生的核心部件，應(yīng)用總線隔離和選通，由單片機(jī)和地址計(jì)數(shù)器進(jìn)行尋址，2片:遵ls373作地址鎖存和4片74ls245作隔離器完成系統(tǒng)地址，

47、數(shù)據(jù)總線的切換，ad9857的pdclk作為波形存儲器的讀選通信號和地址計(jì)數(shù)器的時(shí)鐘信號，其參考時(shí)鐘來自正弦波經(jīng)過零比較器產(chǎn)生的方波，ad9857的輸出信號經(jīng)過低通濾波器濾去高頻分量輸出任意波。4.2adgss7的nae模式在dac模式下dds功能沒有使用，下圖為ad9857dac模式的結(jié)構(gòu)框圖，它的核心電路由插值濾波器和14位dac組成，其中插值濾波器的功能是以低數(shù)率接受輸人數(shù)據(jù)，以高數(shù)率插人零值，然后再按照數(shù)字濾波器的某種算法以高數(shù)率輸出數(shù)據(jù)，其作用是加寬了模擬重建濾波器的過渡帶寬，降低了模擬濾波器設(shè)計(jì)的復(fù)雜程度。4.3地址計(jì)數(shù)器的設(shè)計(jì)地址計(jì)數(shù)器在任意波形發(fā)生通道的設(shè)計(jì)中是很關(guān)鍵的部分，根

48、據(jù)奈奎斯特(nyqu主st)采樣定律，要從采樣信號中恢復(fù)原始信號，采樣頻率必須大于原始信號帶寬的兩倍。合成信號時(shí)，一周期內(nèi)采樣點(diǎn)數(shù)n與地址計(jì)數(shù)器的時(shí)鐘頻率fc(采樣頻率)和合成信號的頻率fo之間的關(guān)系見式(2一1)對于不同的波形，其信號帶寬與信號頻率的比值不同，例如:對于正弦信號，信號帶寬與信號頻率的比值為1;對于三角波，信號帶寬與信號頻率的比值約為3;設(shè)某種波形其信號帶寬與信號頻率的比值為k，信號頻率為fo，根據(jù)采樣定律要求，必須滿足，fc止zkfo(4一1)式中fc為采樣頻率，由式(2一1)和(4一1)可以推出nma、之n22k(4一2)nma、為波形存儲器中波形數(shù)據(jù)的長度，在本設(shè)計(jì)中最大

49、為65536從式(續(xù)一2)可以看出，在波形合成時(shí)，一周期內(nèi)所需采樣點(diǎn)數(shù)必須大于信號帶寬與信號頻率之比的2倍，而且越大其波形失真度越小。例如:對于正弦波，一周期內(nèi)的采樣點(diǎn)數(shù)應(yīng)大于2:對于三角波應(yīng)大于6。由第二章原理部分的討論可知對于計(jì)數(shù)器方式改變輸出波形頻率可以有兩種方式一改變時(shí)鐘頻率或改變計(jì)數(shù)步長，在本設(shè)計(jì)中結(jié)合了這兩種方式:對于標(biāo)準(zhǔn)波形的頻率改變?yōu)檎麛?shù)倍的時(shí)候，可以采用固定時(shí)鐘而改變步長的方式，而對于復(fù)雜的任意波形，則應(yīng)逐點(diǎn)讀出波形值這時(shí)可采用固定步長(步長為l)而改變時(shí)鐘頻率的方式。為了實(shí)現(xiàn)根據(jù)不同的輸人波形和頻率來動態(tài)改變計(jì)數(shù)參數(shù)，在此使用了vhdl語言用epf6016可編程邏輯門陣列c

50、pld設(shè)計(jì)了一特殊計(jì)數(shù)器作為地址計(jì)數(shù)器。該計(jì)數(shù)器為16位計(jì)數(shù)器，最大計(jì)數(shù)設(shè)計(jì)為65536，它可以接收來自單片機(jī)的計(jì)數(shù)參數(shù)，自動生成計(jì)數(shù)序列，計(jì)數(shù)參數(shù)由單片機(jī)內(nèi)部程序根據(jù)用戶輸人計(jì)算得到，對于周期信號，還可以設(shè)定起始地址，這就實(shí)現(xiàn)了初相的控制互4.3.1硬件描述語言vhdlvhdl是用來描述從抽象到具體級別硬件的工業(yè)標(biāo)準(zhǔn)語言，正迅速地接納為一種通用的設(shè)計(jì)交換媒介。隨著電子設(shè)計(jì)技術(shù)的飛速發(fā)展，專用集成電路(asic)和用戶現(xiàn)場可編程門陣列的復(fù)雜度越來越高，設(shè)計(jì)這樣復(fù)雜的電路及系統(tǒng)已不再是簡單的個(gè)人勞動，而要綜合許多專家的經(jīng)驗(yàn)和知識才能完成。于是在數(shù)字邏輯設(shè)計(jì)領(lǐng)域產(chǎn)生了一種共同的工業(yè)標(biāo)準(zhǔn)側(cè)dl(vh

51、sichardwarede。crip七主。nlanguog。)，它統(tǒng)一了對數(shù)字邏輯的電路與系統(tǒng)的描述，它的優(yōu)點(diǎn)在于:能形式化地抽象表示電路和結(jié)構(gòu)和行為:支持邏輯設(shè)計(jì)中層次與領(lǐng)域的描述:可借用高速語言的精巧結(jié)構(gòu)簡化電路的描述;具有電路仿真與驗(yàn)證機(jī)制以保證設(shè)計(jì)的正確性;支持電路的描述由高層到低層的綜合轉(zhuǎn)換;硬件描述與實(shí)驗(yàn)工藝無關(guān);便于文檔管理;易于理解和設(shè)主!應(yīng)用。4.3.2地址計(jì)數(shù)器的vhdl設(shè)計(jì)為了實(shí)現(xiàn)可變的計(jì)數(shù)器，整個(gè)計(jì)數(shù)器分成兩個(gè)模塊，第一個(gè)模塊接收從8oc196串行口傳送的48b工ts計(jì)數(shù)器動態(tài)參數(shù)信號依次為計(jì)數(shù)步長，開始地址和結(jié)束地址。第二個(gè)部分為計(jì)數(shù)器部分，可以根據(jù)單片機(jī)的動態(tài)計(jì)數(shù)參

52、數(shù)而產(chǎn)生不同的計(jì)數(shù)序列:1.以下為接收模塊的vhdl程序(以4位為例，實(shí)際的程序?yàn)?6位):libraryieee;use主eee.std_logie_1164.all;entitysshiftz土sport(elkl，din，elr:instd_logie;flagout:outstd_logie;dout:outstd-logie一eetor(11downtoo);endsshiftz;己rehitee七urebehavofsshiftz15signaltempd:st之logie一eetor(11downtoo);signalflag:std_109土e;begindout二te叩d;p

53、roeess(elr，elkl)beginif(elr二0)thentempd二”000000000000”;elsif(elklevent)and(clkl二o)thentefnpd(0)二din;te叩d(1)二te叩d(0):tempd(2)二tempd(1);lte叩d(3)二teitpd(2);tempd(4)二tempd(3);tempd(三)二tempd(母);tempd(6)二tempd(5);ted(7)二tempd(6);tempd(8)二tempd(7);ted(9)二tempd(8);tempd(10)=tempd(9);tempd(11)二tempd(10);flag

54、二tempd(11);endif:endproeess;proeess(flag)beginif上lag二1andfldgeventthenflagout二1efldifend，pr0cessendbehav;其仿真時(shí)序圖為(接收2.計(jì)數(shù)模塊的vhdl程序:1ibraryieeeuseleee.useleee.std_logie_1164.all;std-log主e_unsigned.allentltyseount15port(elkz，en:instd_logie:din:instd_logie一eetor(11downtoo):dout:outstd_logie_veetor(3downtoo)36endscountnu八uarchitecturebehavofseount155ignaleadd:std_logic一eetor(3downtosignalstep:std_logie_veetor(3downtosignaltadd:std-logie一eetor(3downto5ignaltaddl:std_logic一eetor(3downtobeg主ndout二tadd;proeess(elkz，en)begin1fen二0thentadd二din(7downto續(xù))，00)七addl二”0000.;e