公交車自動報站系統(tǒng)畢業(yè)論文外文翻譯

1、英文翻譯原文the bus stops system automatically1. the bus is automatically stops the background and significance the people of car out for provides convenient service, while the bus stops directly affect the quality of the service. traditional stops by the crew artificially, and in this way because of its

2、poor and working intensity effect is too great, in many big cities have been eliminated. in recent years, with the development of science and technology progress and microcomputer technology in many fields has been widely used. in the acoustic field, with various pronunciation chip microcomputer tec

3、hnology, can complete combined speech synthesis technology, makes the car stops controller is realized for citizens becomes possible, and thus provide a more personalized service. in view of the traditional bus stops system deficiency, combined with the use of public transport vehicle characteristic

4、s and practical operating environment, the design of a single-chip microcomputer control bus stops system automatically. the bus stops the design of automatic device is mainly to compensate for changing the traditional voice stops device must have driver control can work backward way, pitted, automa

5、tic station broadcasts six-foot-tall service term for the public and provide more humanized more perfect service. 2. the system design of each component this system is designed hardware circuit design part: use at89c51 as controller, through isd4004 pronunciation chip establish speech, forming a var

6、iety of information and use the voice messages broadcast speech information and tips amplifier, and using speech, led digital display for standing count. when the bus arrived at one site, use the keyboard control the system work, through the yukon voice circuits output speech information and tips, s

7、tood in several information led digital tube display. the whole system hardware design including keyboard circuit and reset circuit, display driver circuit, display circuit, memory expansion circuit module. in order to realize the bus stops, namely in speech automatic six-foot-tall; and when voice p

8、rompt information and automatic reporting service term, while utilizing of led dot matrix circuit chinese displaying. this design is required to exploit the at89c51 as the master control circuit design of chips, auxiliary circuit requirements including voice circuits, chinese dot matrix display circ

9、uit, the power supply circuit, etc. the cpu control and control signals, pronunciation chip, output indicator light component. the bus station is automatically stops the car wheel design, to count the pulse angle, will count value compared with preset value, can determine moments, attain the precise

10、 automatically stops the purpose. uses at89c51 as main control chip, combining to foreign pulse count isd4004 output voice pronunciation chip. system consists of pulse detection, pulse count, cpu control and control signals, pronunciation chip, output indicator light component. about at89c51 chip: a

11、t89c51 it mainly consists of for the following parts: 1 eight central processing unit (cpu), piece you in memory, the pieces (flash ram, 4 of 8 bits two-way addressable i/o port, 1 full-duplex uart (general asynchronous receiver transmitter) serial interface, 2 16 timer/counters, multiple priority n

12、ested interrupt structure, and a piece inside oscillator and clock circuit. in at89c51 structure, the most striking characteristics of internal contains flash memory is, while in other aspects of the structure of the intel corporation, the and the structure of the 8051 no much difference. main perfo

13、rmance: 1. with mcs - 51 compatible 2. 4k bytes programmable flashing memory life expectancy: 1000 times to write/wipe cycle data retention time: 10 years 3. all the static job: 0hz - 24hz 4. tertiary program memory lock 5. 128 * 8 bits inside 6. 32 programmable i/o lines 7. two 16 timers, counter 8

14、. five interrupt source 9. programmable serial channels 10. slice clock circuit oscillator and within the design of pulse detection circuit: the design of the key is that the rotor turn lap count, considering the vehicles will be running in a complex environment, and the hall componets are resistant

15、 to vibrate, afraid of dust, grease, water vapor and salt fog the advantages of the pollution or corrosion, so adopt reliable hall element dn6848 as signal acquisition device, again by photoelectric couplers 4n25 input to microcontroller. photoelectric coupler current transmission 10% 25%, than for

16、less than 10us response time. about speech output circuit design this series of chip required by the microprocessor or micro controller series through serial peripheral interfaces and serial interface addressing and control. the recording data is stored method of multistage storage is through isd pa

17、tent technology implementation, with sound and audio signals directly in the natural form of solid state memory, thus providing high quality replay the fidelity of speech. isd4004 voice recording devices for 6.4 khz sampling frequency, time and recording a single chip 8 points, 10 points, 12 points,

18、 16 points several, and its use of built-in flash memory cost nonvolatile caxie memory, this fast data, and it is not lost power save data department needs power consumption. the typical stored information can save time up to 100 years, the same storage unit can be repeated be recorded 10 million ti

19、mes. iad4004 chip audio output pin can drive a five thousand uefa load, when device after power up, change the power output pins for 1.2 v. to this design of chosen amplifier is lm386 is for low voltage application design audio amplifier, the working voltage of 6v, maximum distortion degree of 0.2,

20、power frequency response to 20 100 khz about led display output design: this circuit uses 16 * 256 destem to display 16 16 * 16 chinese characters, using the video memory u14 to deposit the characters bitmap information. screen points page 32, each page 16 line 8 column led by constitute the light e

21、mitting diode, destem with a four - 16 decoder 74ls154 decode, will address a0 - a3 decode formed by two do signal, 4-16 decoder 74ls154 form a 5-32 decoder, carries on the page decode, will address a4 - a8 decode form page, choose communication, respectively, to choose a 74ls244 general 74ls244 dat

22、a through this system to a page in a line of eight leds into display information. 3. the characteristics of the system and advantage this system greatly improve the accuracy of bus stops, and reliability. improving the service quality of the bus system. promote the city economic development and harm

23、onious development of traffic changes. made up for changing the traditional voice stops device must have driver control can work means, in the bus stops behind when the station broadcasts, automatic six-foot-tall service term for the public and provide more humanized more perfect service. 英文譯文公交車自動報

24、站系統(tǒng)1. 公交車自動報站器的背景及意義共汽車為外出的人們提供了方便快捷的服務，而公共汽車的報站直接影響服務的質量。傳統(tǒng)由乘務人員人工報站，這種方式因其效果太差和工作強度太大，在很多大城市已經被淘汰。近年來，隨著科學技術的日益發(fā)展和進步，微型計算機技術已經在許多領域得到了廣泛的應用。在聲學領域，微機技術與各種語音芯片相結合，即可完成語音的合成技術，使得汽車報站器的實現成為可能，從而為市民提供了更加人性化的服務。鑒于傳統(tǒng)公交車報站系統(tǒng)的不足之處，結合公交車輛的使用特點及實際營運環(huán)境，設計了一種由單片機控制的公交車自動報站系統(tǒng)。公交車自動報站器的設計主要是為了彌補改變傳統(tǒng)語音報站器必須有司機操控才

25、能工作的落后方式，進站、出站自動播報站名及服務用語，為市民提供更人性化更完善的服務。2. 系統(tǒng)各組成部分的設計本系統(tǒng)設計主要是硬件電路設計部分：利用at89c51作為控制器，通過isd4004語音芯片建立語音信息庫，形成變化多樣的語音信息，利用其功放播放語音信息以及提示語音，同時運用led數碼進行站數顯示。當公交車到達某站點，用鍵盤控制本系統(tǒng)工作，通過育語音電路輸出語音信息和提示，同時站數信息在led數碼管上顯示。整個系統(tǒng)硬件設計包括鍵盤電路、復位電路、顯示驅動電路、顯示電路、內存擴展電路模塊。為了 實現公交車的語音自動報站，即在進站、出站時候自動播報語音提示信息及服務用語，同時利用led點陣

26、電路進行漢字顯示。本設計要求利用at89c51作為主控芯片完成主控電路的設計，輔助電路要求包括語音電路、漢字點陣顯示電路、電源電路等。cpu控制、控制信號、語音芯片、輸出顯示燈組成。公交車站自動報站器的設計，對車輪軸的轉角的脈沖進行計數，將計數值與預置值對比，即可確定報站時刻，達到準確自動的目的。以at89c51為主控芯片，對外來脈沖計數，結合語音芯片isd4004輸出語音。系統(tǒng)由脈沖檢測、脈沖計數、cpu控制、控制信號、語音芯片、輸出顯示燈組成。關于at89c51芯片：at89c51單片機它主要由下面幾個部分組成：1個8位中央處理單元你（cpu）、片內flash存儲器，片內ram、4個8位的

27、雙向可尋址i/o口、1個全雙工uart（通用異步接收發(fā)送器）的串行接口、2個16位的定時器/計數器、多個優(yōu)先級的嵌套中斷結構，以及一個片內振蕩器和時鐘電路。在at89c51單片機結構中，最顯著的特點是內部含有flash存儲器，而在其他方面的結構，則和intel公司的8051的結構沒有太大的區(qū)別。主要性能：1. 與mcs-51兼容2. k字節(jié)可編程閃爍存儲器壽命：1000次寫/擦循環(huán)數據保留時間：10年3. 全靜態(tài)工作：0hz-24hz4. 三級程序存儲器鎖定5. 128*8位內部6. 32可編程i/o線7. 兩個16位定時器、計數器8. 5個中斷源9. 可編程串行通道10. 片內振蕩器和時鐘電

28、路關于脈沖檢測電路的設計：本設計的關鍵是對轉軸所轉過的圈數進行計數，考慮到車輛將在復雜的環(huán)境中運行，而霍爾元件具有耐震動，不怕灰塵、油污、水汽及鹽霧等的污染或腐蝕的優(yōu)點，故采用可靠的霍爾元件dn6848作為信號采集裝置，再經過光電耦合器4n25輸入給單片機。光電耦合器的電流傳輸比為10%25%，響應時間小于10us。關于語音輸出電路設計這個系列的芯片要求由于微處理器或微控制器系列通過串行外圍接口和串行接口進行尋址和控制。錄音數據被存放方法是通過isd的多級存儲專利技術實現的，用聲音和聲頻信號的自然形式直接存放在固態(tài)存儲器中，從而提供高質量回放語音的保真度。isd4004聲音錄放器件的采樣頻率為

29、6.4khz,它單片錄放時間又8分、10分、12分、16分幾種，其采用內置費易失性flash存儲器，這種快擦寫存儲器斷電不會丟失數據，所以保存數據部需要耗電。典型的被存儲信息可以保存時間高達100年，同一個存儲單元可以反復被錄音10萬次。 iad4004芯片的音頻輸出引腳可以驅動一個5千歐的負載，當器件上電后，改引腳輸出的電源為1.2v.本設計中選用的放大器是lm386是為低電壓應用設計的 音頻功率放大器，其工作電壓為6v，最大失真度為0.2，功率頻響為20100khz 關于led顯示輸出設計：本電路采用16*256的led點陣顯示屏來顯示16個16*16的漢字，采用顯存u14來存放漢字點陣信

30、息。顯示屏分32頁，每頁由16行8列l(wèi)ed發(fā)光二極管構成，在led點陣顯示屏中，用一片4-16譯碼器74ls154進行譯碼，將地址a0-a3譯碼形成行信號，用兩片4-16譯碼器74ls154組成一個5-32譯碼器，進行頁譯碼，將地址a4-a8譯碼形成頁選通信號，分別用以選通一片74ls244，系統(tǒng)通過此74ls244的數據線向該頁的某行上的8個發(fā)光二極管送入顯示信息。3.系統(tǒng)的特點和優(yōu)勢本系統(tǒng)很大程度上提高公交車報站的準確性，可靠性。提高了公交系統(tǒng)的服務質量。促進城市經濟發(fā)展和交通變化的和諧發(fā)展。彌補了改變傳統(tǒng)語音報站器必須有司機操控才能工作的落后方式，在公交車進站、出站時自動播報站名及服務用

31、語，為市民提供更人性化更完善的服務?？傮w描述帶有隨機存儲器的ds12887實時時鐘芯片完全可以代替ds1287。ds12887在外型，性能和功能都和ds1287是完全一樣的，而且?guī)в幸粋€64字節(jié)的隨機存儲器。當地址端口允許輸入時是否進入隨機存儲器是由加在ad6s上的邏輯電平決定。一個鋰能源，石英晶振和寫保護電路被包含在一個24 針的雙列直插的封裝里。同樣地， ds12887 是一個能完全代替16個元件的典型應用的完全子系統(tǒng)。它的功能包括一個不容易變的帶有日歷的時鐘，一個報警器，一個 100 年的日歷，可編程中斷，正方形波產生器和 114個位元組的 nv sram 。 rtc 是很獨特的，因為時

32、鐘和存儲在掉電的情況下仍然保持。掉電和上電rtc具有繼續(xù)操作的功能，而且所有的隨機存取儲存器, 時鐘,日歷和報警記錄位置會保持不變不管 vcc 輸入的電平。當 vcc 被適用于 ds12887 并且到達一個電平比 4.25 v 大的時候,倘若震蕩器正在運行，而且震蕩器倒數計時鏈不在重新設定狀態(tài)，裝置在 200 ms 之后變成可讀寫了。在電源被應用之后，這期間允許系統(tǒng)穩(wěn)定。當 vcc降低到4.25 v 的時候,不管片選輸入端為何值片選輸入被強迫到一個不變的電平。因此ds12887 是寫保護的。當 ds12887 在寫保護狀態(tài)時,所有的輸入都會被忽略，而且所有的輸出都處于高阻狀態(tài)。當 vcc降到大

33、約 3 v 的一個的時候,外部的 vcc 補給被切斷，而且一個內在的鋰電池來源提供電能給rtc和隨機存取儲存器記憶。信號描述直流的地和vcc就是在這些管腳上提供給該裝置的。vcc 是+5v輸入。當5v被應用在常態(tài)極限的時候, 裝置完全可進入的而且數據能被寫和讀。當 vcc低于4.25v時，讀、寫會被禁止。當vcc降到3v的時候隨機存取儲存器和工作時間記錄被切換到內部的鋰電池來供電。時間記錄功能在+25-c的時候不管vcc引腳的電平都能準確到每月一分鐘。mot（總線模式選擇）mot引腳提供了兩種總線類型的選擇，當連接到 vcc時, 選擇摩托羅拉總線時序。當連接到接地或不接時,選擇英代爾總線時序。

34、該引腳大約有20 k 的內阻。sqw(正方形波輸出)sqw引腳能輸出一個信號，它是由rtc內部15級分頻器中13個抽頭之一提供的，該引腳的頻率能用可編程的寄存器一來改變，sqw引腳的信號開關能由積存器二里的sqwe來控制，當vcc電壓低于4.25v時sqw引腳的不可用。ad0 ad7(雙向地址/數據復用總線)總線復用能節(jié)約引腳因為地址和數據時分服用同一條總線。地址占用的第一部分和數據占用循環(huán)期間周期的第二部分的。地址/數據不會減慢讀取速度因為總線從地址到數據的轉換發(fā)生在內部隨即存取器的讀取期間。作為地址總線使用時必須在地址輸入有效時讓ale發(fā)生負跳變以所存ad0 到 ad6的地址。作為數據線使

35、用時必須在ds或wr有脈沖來時才有效。在讀取中時在ds或rd脈膊的后部分循環(huán)期間ds12887會輸出8bit的數據。在總線處于英代爾時序的情況下rd變低或者在摩托羅拉時序的情況下ds變的高時，讀周期被結束，總線處于高阻狀態(tài)。as（地址鎖存）用于控制復用總線的地址鎖存輸入端，as/ale的下降沿鎖存地址到ds12887里。不管片選是否選中，在下一個上升沿時清除地址，讀取指令應該被成對送出。ds（數據選通信號）該引腳有兩種操作模式，它主要就是處決于mot的電平，當 mot被連接到 vcc 的時候,摩托羅拉總線時序被選擇。在這一個模態(tài)中，ds在總線周期的后部分ds表現為一個正脈沖，被稱為數據復用。在

36、讀周期,ds為一個ds12887 驅動的雙向總線。在寫周期ds的反跳變沿導致 ds12887 鎖存輸入的數據。當 mot接地時,英代爾時序被選擇。在這一個模態(tài)中 ds被叫做讀( rd)。rd識別時序當ds12887讀取數據總線時期。rd信號是如同輸出準許端(oe) 信號。r/ w(讀/ 寫輸入) r/ w引腳也有二個操作的模態(tài)。當 mot 接到 vcc 的時候為摩托羅拉時序, r/ w的電平標識當前周期是讀還是寫。當ds是高的時候，r/ w 也是高電平時候表示讀周期。當 r/ w 在 ds 期間是低的時候為寫周期。當mot接地為英代爾時序時,r/ w信號是被稱為 wr。在這一個模態(tài)中，r/ w

37、有那相同的意義當做寫準許在隨機存取儲存器上的信號。（中斷請求輸出）是一個ds12887低電平有效的輸出端，它能作為處理器的輸入，當中斷狀態(tài)位和對應的中斷允許位有效時，的輸出保持為低。復位和讀取c寄存器都可以清除的中斷信號。沒有中斷時，呈現為高阻狀態(tài)，其他中斷源還可以掛接到中斷總線上。由于是漏極輸出，所以需要外接上拉電阻。reset（復位端）復位腳對時鐘、日歷、ram無效。復位引腳保持為低電平能補償電源的穩(wěn)定性，復位腳低電平時間取決于申請。系統(tǒng)上電時復位腳要保持電平200ms以上ds12887才能正常工作。當復位腳為低并且vcc高于4.25時發(fā)生以下情況a.周期中斷允許（pei）位清0。b.鬧鐘

38、中斷允許（ale）位清0。c.更新完成中斷標志（uf）位清0。d.中斷請求狀態(tài)標志（irqf）位清0。e.周期中斷標志（pf）位清0。f.周期reset為低時ds12887不可操作。g.鬧鐘中斷標志（af）位清0。h. 呈現高阻狀態(tài)。i.方波輸出允許（sqwe）位清0。j.更新完成中斷允許（uie）位清0。.通常情況下把reset端和vcc連接在一起，這樣連接能使ds12887掉電和上電都不影響控制寄存器。地址分布ds12887所有地址包括114字節(jié)通用ram、10字節(jié)用于記錄時間、日歷、鬧鐘的ram以及4字節(jié)的控制、狀態(tài)ram。所有字節(jié)都可以在除以下的情況下直接讀寫。1. 寄存器c、d為只讀

39、。2. 寄存器a的第七位為只讀。3. 秒字節(jié)的高位為只讀。時間、日歷和鬧鐘位置時間和日歷數據可以由讀適當的存儲器字節(jié)獲得。時間，日歷和鬧鐘可以通過寫適當的隨機存取儲存器位單元進行設定或設定初值。這10個時間，日歷和鬧鐘位的內容可能是二進或(bcd)的格式。在寫內部的時間，日歷和鬧鐘寄存器之前，寄存器b的set應該被寫成邏輯1來阻止更新的發(fā)生。 除了為挑選一個格式 ( 二進位的或 bcd)寫10個時間，日歷和鬧鐘字節(jié)之外,寄存器b中的數據模態(tài)位(dm)也必須設置成適當的邏輯電平.這10個字節(jié)必須用相同的模式。在數據模式位被設置并允許rtc更新時間和日歷之后必須清除寄存器中的set位。一旦rtc被

40、初始化，它在選擇模式方面做全面的更新。在沒有重新初始化的情況下數據模式是不會再改變。在沒有初始化小時位置的時候24-12位是不會改變的。當選擇12小時制時，當highorder位為邏輯1是表示pm。時間、日歷和鬧鐘字節(jié)總是能被讀取因為被雙重緩沖。這些字節(jié)每一秒鐘都更新一次而且檢查鬧鐘字節(jié)。如果在更新時出現讀數據或者時分秒處出現問題時等等都可能無關。讀取時間和日歷數據錯誤的概率也是很低的。在稍后的文章中會講解一些避免任何的可能不正確的時間和日歷讀取的一些方法。三個鬧鐘字節(jié)能被用成兩種方式。首先，當在時、分、秒的位置上寫上鬧鈴時間，如果鬧鐘使能位為高電平時，鬧鐘就會在每天的準點鬧鈴。第二種使用就是

41、插入“dont care”狀態(tài)到一個或多個鬧鐘字節(jié)中去，“dont care”代碼是任何一個從c0到ff的值。為邏輯1時兩個最重要的為要都設成“dont care”，那么在每個小時都會鬧鈴，只要在這個時字節(jié)上設置“dont care”。同樣可以在沒一分鐘都鬧鈴或在每一秒都鬧鈴。非易失性ram 114字節(jié)的非易失性通用ram沒有特性功能，可以在任何時間進行讀寫。中斷rtc的外加隨機存取儲存器包括三個分開, 完全自動中斷可用于處理器。鬧鐘中斷能被編程以從每一秒一次到每一天一次的波特率發(fā)生。周期的中斷能被選擇為從 500 ms到 122s波特率進行發(fā)生。更新結束的中斷能用來指出一個更新完成。每一個這

42、些中斷情況在本文其他的區(qū)段有詳細描述。如果每一個都可用時，處理器能編程選擇任何一個中斷。寄存器b中有三個中斷使能位。如果在中斷使能位寫邏輯1的話就允許中斷在觸發(fā)時間發(fā)生是進行響應。如果中斷使能位為0時，就會使引腳無法判斷中斷的到來。如果開中斷時中斷標志位被置位，會被立即設置成正，雖然開始事件的中斷可能更早地已經發(fā)生。所以必須在新的中斷發(fā)生之前編程清除上一次中斷標志。當中斷事件發(fā)生時，在寄存器c中相關的中斷標志位被置成邏輯1。這些中斷標志位被獨立的設置成與對應的寄存器b使能位。這些標志位在沒有設置對應的使能位時能被用于一個輸詢模態(tài)。這些中斷標志位是軟件運行不可少的狀態(tài)標志位。當有一個標志位被設定時表有中斷事件已經發(fā)生因為它是最后一個被讀取的數據。然而在用標志位時要注意因為他們在每次讀完寄存器c時就會被清除。寄存器c包括雙重瑣定以至設置的標志位在讀周期保持穩(wěn)定。當在讀和在讀周期期間發(fā)生的新中斷時候，被設定的所有位都會被清除的直到在周期被完成。一,二,或當讀確定沒有中斷被遺失，當每個用旗子一點點的閱讀寄存器 c. 應該被調查的時