人智力競(jìng)賽搶答器設(shè)計(jì)

1、 電子與信息工程系學(xué)年論文（設(shè)計(jì)）開(kāi)題報(bào)告姓名專(zhuān) 業(yè)班級(jí)指導(dǎo)老師題目四人智力搶答器設(shè)計(jì)1本課題的基本內(nèi)容1. 優(yōu)先編碼電路立即分辨出搶答選手的編號(hào)，并進(jìn)行編碼。2. 鎖存電路鎖存搶答選手的編號(hào)，并封鎖其他開(kāi)關(guān)的信號(hào)，保證搶答有效。3. 搶答號(hào)碼顯示譯碼電路將搶答者的編號(hào)用數(shù)碼管給顯示出來(lái)，以便更直觀看到結(jié)果。4 .時(shí)序控制電路是搶答器的核心，當(dāng)有選手搶答時(shí)，時(shí)序控制電路將搶答信號(hào)傳遞給優(yōu)先編碼電路和鎖存電路。5. 定時(shí)電路對(duì)搶答者回答問(wèn)題時(shí)間進(jìn)行控制的電路，規(guī)定60秒，超過(guò)60秒則搶答無(wú)效。6. 時(shí)間顯示譯碼電路將定時(shí)時(shí)間用數(shù)碼管給顯示出來(lái)，如60秒則顯示裝置是一個(gè)二位數(shù)字顯示的計(jì)數(shù)系統(tǒng)。2本

2、課題的重點(diǎn)和難點(diǎn)搶答器主要由搶答開(kāi)關(guān)、優(yōu)先編碼電路、鎖存電路、搶答號(hào)碼顯示譯碼電路、控制開(kāi)關(guān)、時(shí)序控制電路、警報(bào)電路、定時(shí)電路、時(shí)間顯示譯碼電路等組成，所以重點(diǎn)在于確保每一個(gè)單元電路的有效準(zhǔn)確，才能在整體的電路中仿真實(shí)驗(yàn)。3主要參考文獻(xiàn)1劉嵐，葉慶云.電路分析基礎(chǔ)M.北京：高等教育出版社，20092張麗華，劉勤勤.模擬電子技術(shù)基礎(chǔ)仿真實(shí)驗(yàn)M.西安：電子科技大學(xué)出版社，20083謝自美電子線路設(shè)計(jì)實(shí)驗(yàn)測(cè)試(第二版)M武昌：華中科技大學(xué)出版社，20004姚福安.電子電路設(shè)計(jì)與實(shí)踐.濟(jì)南：山東科學(xué)技術(shù)出版社，20015高吉祥主編，電子技術(shù)基礎(chǔ)實(shí)驗(yàn)與課程設(shè)計(jì)，電子工業(yè)出版社出版，2008指導(dǎo)教師意見(jiàn)指

3、導(dǎo)教師： 2011年9月1日目錄1 引言12 方案論證與比較22.1 方案論證23 系統(tǒng)方案及單元電路33.1、數(shù)字搶答器設(shè)計(jì)整體電路圖33.2 單元電路設(shè)計(jì)43.2.1搶答器電路43.2.2計(jì)時(shí)電路63.2.3報(bào)警電路74.小結(jié)8參考文獻(xiàn)84人智力競(jìng)賽搶答器設(shè)計(jì)（0）指導(dǎo)教師：【摘要】 數(shù)字搶答器由搶答電路,定時(shí)電路,報(bào)警電路,時(shí)序電路組成。優(yōu)先編碼電路,鎖存器,譯碼電路將參賽選手的輸入信號(hào)在顯示器上輸，通過(guò)定時(shí)電路和譯碼電路將秒脈沖產(chǎn)生的信號(hào)在顯示器上輸出實(shí)現(xiàn)計(jì)時(shí)功能,用控制電路和報(bào)警電路實(shí)現(xiàn)報(bào)警功能。以上幾部分組成主體電路，從而構(gòu)成數(shù)字搶答器?！娟P(guān)鍵詞】 搶答電路 定時(shí)電路 報(bào)警電路 時(shí)

4、序電路。Four people quizzes responder（Grade09,Class2,MajorElectronic and Information Engineering，Electronic and Information EngineeringDept.，Ankang University，Ankang ，Shaanxi）Teachers: wang leiAbstract：The digital vies to answer first is composed, timing circuit, vies to answer first circuit, the alarmi

5、ng circuit of sequential circuits. Priority coding circuit, latches, decode circuit will contestants of the input signal is lost on the display, through the timing circuit and decode the circuit will be second pulse a signal on a display output of timing function, use the control circuit and the ala

6、rm circuit implementation alarm function. Above a few parts subject circuit, forming a digital vies to answer first device.Key words： vies to answer first circuit timing circuit alarm circuit。1 引言 當(dāng)今的社會(huì)競(jìng)爭(zhēng)日益激烈，選拔人才，評(píng)選優(yōu)勝，知識(shí)競(jìng)賽之類(lèi)的活動(dòng)愈加頻繁，智力競(jìng)賽是一種生動(dòng)活潑的教育方式，通過(guò)搶答和必答兩種答題方式能引起參賽者和觀眾的極大興趣?，F(xiàn)在的搶答器朝著數(shù)字化，智能化的方向發(fā)展。而

7、在競(jìng)賽中往往分為幾組參加，這時(shí)針對(duì)主持人提出的問(wèn)題，各組一般要進(jìn)行必答和搶答，對(duì)必答一般有時(shí)間限制，到時(shí)有聲響提示；對(duì)于搶答，要判定哪組先按鍵，為了公正，這就要有一種邏輯電路搶答器作為裁判員。搶答器在競(jìng)賽中有很大用處,它能準(zhǔn)確、公正、直觀地判斷出第1搶答者。通過(guò)搶答器的指示燈顯示、數(shù)碼顯示和警示蜂鳴等手段指示出第1搶答者。2 方案論證與比較搶答器主要由搶答開(kāi)關(guān)、優(yōu)先編碼電路、鎖存電路、搶答號(hào)碼顯示譯碼電路、控制開(kāi)關(guān)、時(shí)序控制電路、警報(bào)電路、定時(shí)電路、時(shí)間顯示譯碼電路組成。其構(gòu)成框圖如圖（1）：搶答開(kāi)關(guān)優(yōu)先編碼電路存儲(chǔ)電路搶答號(hào)碼顯示譯碼電路控制開(kāi)關(guān)時(shí)序控制電路警報(bào)電路時(shí)間顯示譯碼電路定時(shí)電路圖

8、（1） 四路搶答器組成框圖2.1 方案論證方案一：本方案由主體電路與擴(kuò)展電路組成。優(yōu)先編碼電路、鎖存器、譯碼電路將參賽隊(duì)的輸入信號(hào)在顯示器上輸出；用控制電路和報(bào)警電路實(shí)現(xiàn)報(bào)警功能，通過(guò)定時(shí)電路和譯碼電路將秒脈沖產(chǎn)生的信號(hào)在顯示器上輸出實(shí)現(xiàn)計(jì)時(shí)功能，構(gòu)成計(jì)時(shí)電路?？梢詫?shí)現(xiàn)電路的優(yōu)先級(jí)別和自動(dòng)記時(shí)和報(bào)警功能。且電路簡(jiǎn)單成本低，性能可靠，能方便地完成選手搶答的基本功能，稍加擴(kuò)展就能達(dá)到實(shí)用化。方案二：本方案由普通的編碼和譯碼電路組成,可以實(shí)現(xiàn)多路搶答時(shí).實(shí)現(xiàn)某一路的是最先優(yōu)先級(jí)。采用高亮發(fā)光二極管來(lái)實(shí)現(xiàn)指示功能.不具備數(shù)碼顯示功能。方案三：改系統(tǒng)采用MCS-51系列單片機(jī)AT89S51作為控制核心，

9、該系統(tǒng)可以完成運(yùn)算控制、信號(hào)識(shí)別以及顯示功能的實(shí)現(xiàn)。方案論證： 方案一有一下幾點(diǎn)優(yōu)勢(shì)：1、具有清零裝置和搶答控制，可由主持人操縱避免有人在主持人說(shuō)“開(kāi)始”前提前搶答違反規(guī)則。2、具有定時(shí)功能，在30秒內(nèi)無(wú)人搶答表示所有參賽選手參賽隊(duì)對(duì)本題棄權(quán)。3、30秒時(shí)仍無(wú)人搶答其報(bào)警電路工作表示搶答時(shí)間耗盡禁止搶答。且中小規(guī)模集成電路應(yīng)用技術(shù)成熟，性能可靠，能方便地完成選手搶答的基本功能。方案二不具備方案一上面所闡述的各種優(yōu)勢(shì).而且采用的是比較原始的電路和實(shí)施方法,不能突出電子專(zhuān)業(yè)的特色。方案三中由于用了單片機(jī)，使其技術(shù)比較成熟，應(yīng)用起來(lái)方便、簡(jiǎn)單并且單片機(jī)周?chē)妮o助電路也比較少，便于控制和實(shí)現(xiàn)。整個(gè)系統(tǒng)

10、具有極其靈活的可編程性，能方便地對(duì)系統(tǒng)進(jìn)行功能的擴(kuò)張和更改性。但是用單片機(jī)控制的搶答器性能不穩(wěn)定。綜合以上分析，故采用方案一來(lái)進(jìn)行電路設(shè)計(jì)。3 系統(tǒng)方案及單元電路3.1、數(shù)字搶答器設(shè)計(jì)整體電路圖圖（）數(shù)字搶答器設(shè)計(jì)整體電路圖其數(shù)字搶答器設(shè)計(jì)原理： 由圖（）原理圖可知其工作原理為：接通電源后，主持人宣布開(kāi)始同時(shí)按下按鍵開(kāi)關(guān)S搶答器工作。74LS175的、輸出高電平,可逆加減計(jì)數(shù)器74LS192的CLR端輸入為低電平，因此計(jì)數(shù)器開(kāi)始從00做加法計(jì)數(shù),記時(shí)器計(jì)時(shí)、指示燈不亮。選手在60秒內(nèi)搶答，當(dāng)有人搶答時(shí)，74LS192的非輸出端為低電平，這個(gè)低電平與時(shí)鐘脈沖經(jīng)過(guò)與非門(mén)U2A形成一個(gè)上升沿脈沖作為

11、74LS175 CLK的輸入脈沖。因?yàn)?4LS175是下降沿觸發(fā)的，當(dāng)CLK輸入為上升沿的脈沖時(shí)輸入被鎖定，故按下復(fù)位之外的任何的按鍵都將不會(huì)發(fā)生電路狀態(tài)的變化，達(dá)到了鎖定選手編號(hào)的功能目標(biāo)，同時(shí)指示燈X1亮，指示燈亮禁止二次搶答。如果在60秒內(nèi)無(wú)人搶答，計(jì)數(shù)器74LS192的OB、OC端都為高電平，經(jīng)過(guò)與非門(mén)U9A輸出為低電平，這個(gè)低電平與時(shí)鐘脈沖經(jīng)過(guò)與門(mén)U11A輸出為低電平使計(jì)時(shí)器停止工作，此次搶答無(wú)效，指示燈X1亮。 當(dāng)主持人再次按下S后74LS175 CLK端輸入為低電平，由于CLR是清零端，且是低電平有效 ，實(shí)現(xiàn)清零功能；經(jīng)過(guò)一個(gè)非門(mén)U8A，可逆加減計(jì)數(shù)器74LS192的CLR端輸入

12、高電平，由于74LS192的CLR為清零端，且高電平有效，使計(jì)數(shù)器74LS192處于清零狀態(tài)，此時(shí)數(shù)碼管的顯示為0。 60秒提示：計(jì)時(shí)器到60時(shí)，發(fā)光指示燈會(huì)閃爍一下，揚(yáng)聲器會(huì)發(fā)出一次聲音，這是因?yàn)樾盘?hào)延遲造成的：計(jì)時(shí)器到30前，計(jì)數(shù)器的十位顯示3，此時(shí)輸入與非門(mén)U9A的信號(hào)為01，當(dāng)計(jì)數(shù)器到60時(shí)，輸入與非門(mén)U9A的信號(hào)為10，因?yàn)樾盘?hào)的延遲使輸入與非門(mén)U9A的信號(hào)為11，與非門(mén)U9A的輸出信號(hào)為低電平0，這個(gè)低電平0與U1A輸出的低電平0經(jīng)過(guò)與非門(mén)U6A，與非門(mén)U6A輸出就為高電平1，從而使指示燈X1發(fā)光，揚(yáng)聲器發(fā)出聲音。3.2 單元電路設(shè)計(jì)3.2.1搶答器電路該電路完成兩個(gè)功能：一是分辨

13、出各選手按鍵的先后，并鎖存優(yōu)先搶答者的編號(hào)，同時(shí)譯碼顯示電路顯示編號(hào)；同時(shí)禁止其他選手搶答，搶答無(wú)效。其電路圖如圖（3）。 圖（）搶答器電路圖 其工作原理如下： 電路接通后，按下清零鍵S后74LS175 CLK端輸入為低電平，由于CLR是清零端，且是低電平有效 ，實(shí)現(xiàn)清零功能，數(shù)碼管上顯示為0。再次按下復(fù)位按鍵S，、輸出高電平。電路進(jìn)入準(zhǔn)備狀態(tài)。這時(shí)，假設(shè)有按鍵A被按下，4D的輸出4Q將由低變成高電平，使4Q輸輸出為高電平經(jīng)過(guò)或門(mén)U3A驅(qū)動(dòng)數(shù)碼管使數(shù)碼管上顯示為1（選手A的編號(hào)），同時(shí)使(4Q非)輸出為低電平經(jīng)過(guò)與門(mén)U4A輸出為低電平，這個(gè)低電平與時(shí)鐘脈沖經(jīng)過(guò)與非門(mén)U2A形成一個(gè)上升沿脈沖作為

14、74LS175 CLK的輸入脈沖。因?yàn)?4LS175是下降沿觸發(fā)的，當(dāng)CLK輸入為上升沿的脈沖時(shí)輸入被鎖定，故按下除了復(fù)位之外的任何的按鍵都將不會(huì)發(fā)生電路狀態(tài)的變化，達(dá)到了既定的功能目標(biāo)。假設(shè)有按鍵B被按下，3D的輸出3Q將由低變成高電平，使3Q輸輸出為高電平經(jīng)過(guò)或門(mén)U1A驅(qū)動(dòng)數(shù)碼管使數(shù)碼管上顯示為2（選手B的編號(hào)），同時(shí)使(3Q非)輸出為低電平經(jīng)過(guò)與門(mén)U4A輸出為低電平，這個(gè)低電平與時(shí)鐘脈沖經(jīng)過(guò)與非門(mén)U2A形成一個(gè)上升沿脈沖作為74LS175 CLK的輸入脈沖。達(dá)到鎖存編號(hào)2的目的。假設(shè)有按鍵C被按下，2D的輸出2Q將由低變成高電平，使2Q輸輸出為高電平經(jīng)過(guò)或門(mén)U1A驅(qū)動(dòng)數(shù)碼管使數(shù)碼管上顯示

15、3（選手C的編號(hào)），同時(shí)使(2Q非)輸出為低電平經(jīng)過(guò)與門(mén)U4A輸出為低電平，這個(gè)低電平與時(shí)鐘脈沖經(jīng)過(guò)與非門(mén)U2A形成一個(gè)上升沿脈沖作為74LS175 CLK的輸入脈沖。達(dá)到鎖存編號(hào)3的目的。假設(shè)有按鍵D被按下，1D的輸出1Q將由低變成高電平，使1Q輸輸出為高電平驅(qū)動(dòng)數(shù)碼管使數(shù)碼管上顯示4（選手D的編號(hào)），同時(shí)使(1Q非)輸出為低電平經(jīng)過(guò)與門(mén)U4A輸出為低電平，這個(gè)低電平與時(shí)鐘脈沖經(jīng)過(guò)與非門(mén)U2A形成一個(gè)上升沿脈沖作為74LS175 CLK的輸入脈沖。達(dá)到鎖存編號(hào)4的目的。 3.2.2計(jì)時(shí)電路 該電路完成兩個(gè)功能：一是進(jìn)行計(jì)時(shí)，二是設(shè)定計(jì)時(shí)時(shí)間為30秒（脈沖信號(hào)的頻率為1Hz）。其電路圖如圖（4

16、）：圖（4）計(jì)時(shí)電路圖其工作原理如下：當(dāng)主持人按下清零按鈕S時(shí)，經(jīng)過(guò)一個(gè)非門(mén)U8A，可逆加減計(jì)數(shù)器74LS192的CLR端輸入高電平，由于74LS192的CLR為清零端，且高電平有效，使計(jì)數(shù)器74LS192處于清零狀態(tài)，此時(shí)數(shù)碼管上顯示為0。當(dāng)LOAD置1時(shí)，時(shí)鐘脈沖由UP端接入，且DOWN輸入高電平時(shí)74LS192處于加法計(jì)數(shù)狀態(tài)。再次按下復(fù)位開(kāi)關(guān)S是，經(jīng)過(guò)一個(gè)非門(mén)U8A，可逆加減計(jì)數(shù)器74LS192的CLR端輸入為低電平，因此計(jì)數(shù)器開(kāi)始從00做加法計(jì)數(shù)，頻率為1秒。CO是進(jìn)位端與另一個(gè)74LS192的時(shí)鐘脈沖UP端相連，當(dāng)計(jì)數(shù)到十時(shí)給另一個(gè)74LS192的時(shí)鐘脈沖UP端一個(gè)進(jìn)位脈沖，進(jìn)行十

17、位上的計(jì)數(shù)。當(dāng)十位上的計(jì)數(shù)達(dá)到6即輸出端為0110時(shí)（規(guī)定時(shí)間內(nèi)無(wú)人搶答），OB、OC端都為高電平，經(jīng)過(guò)與非門(mén)U9A輸出為低電平，這個(gè)低電平與時(shí)鐘脈沖經(jīng)過(guò)與門(mén)U11A輸出為低電平使計(jì)時(shí)器停止工作，此次搶答無(wú)效。 3.2.3報(bào)警電路 由555定時(shí)器和三極管構(gòu)成的報(bào)警電路如圖4所示。其中555構(gòu)成多諧振蕩器，振蕩頻率fo143（RI2R2）C，其輸出信號(hào)經(jīng)三極管推動(dòng)揚(yáng)聲器。PR為控制信號(hào)，當(dāng)PR為高電平時(shí)，多諧振蕩器工作，反之，電路停振。 報(bào)警電路圖如圖（）：圖（5）報(bào)警電路圖其原理分析：接通電源Vcc后，電容C2通過(guò)R1,R2進(jìn)行充電，當(dāng)電容電壓大于等于的電源電壓時(shí)，555定時(shí)器組成的多諧振蕩器

18、電路進(jìn)入一個(gè)暫穩(wěn)態(tài)。隨著電容C2的放電，電容兩端的電壓隨之下降。當(dāng)電容電壓下降到小于等于的時(shí)候電路又返回到前一個(gè)暫穩(wěn)態(tài)。因此，電容C2上的電壓將在和的電源電壓之間來(lái)回充電和放電，從而時(shí)電路產(chǎn)生了震蕩，輸出矩形脈沖信號(hào)。該脈沖信號(hào)經(jīng)過(guò)1千歐的限流電阻（防止電流過(guò)大損壞喇叭）通過(guò)三極管放大推動(dòng)揚(yáng)聲器發(fā)出聲響。R5為發(fā)射極電阻，C1是發(fā)射極電阻旁路電容器，提供交流信號(hào)的通道，減小信號(hào)放大過(guò)程中的損耗，使交流信號(hào)不因R4存在而降低放大功能。4.小結(jié)本文主要論述了應(yīng)用數(shù)字電子邏輯原理等來(lái)實(shí)現(xiàn)優(yōu)先搶答鎖存，顯示搶答選手號(hào)碼，搶答計(jì)時(shí)，搶答報(bào)警，計(jì)時(shí)器到60秒時(shí)有提示功能等。 由于各方面條件的限制，只能通過(guò)翻閱大量圖書(shū)和資料來(lái)完成論文和充實(shí)自己的知識(shí)面，所以本文的設(shè)計(jì)不是很成熟，還有很多的不足之處。本文對(duì)數(shù)字電子邏輯原理之做了簡(jiǎn)單的論述，對(duì)其原理其技術(shù)應(yīng)用上遠(yuǎn)遠(yuǎn)不夠。然而數(shù)字邏輯原理在數(shù)字技術(shù)領(lǐng)域上是非常重要的，所以對(duì)此技術(shù)還需深入研究。數(shù)字技術(shù)是當(dāng)前發(fā)展最快的學(xué)科之一，相應(yīng)地，數(shù)字邏輯電路的設(shè)計(jì)方法在不斷地演變和發(fā)展。所以，還需要我們不斷的學(xué)習(xí)和探索。由于自己水平有限，本文的論述不夠全面，存在著很多的問(wèn)題，但時(shí)間有限不能逐一探討。在今后的學(xué)習(xí)中，我會(huì)抓住每一個(gè)與這些問(wèn)題有關(guān)的學(xué)習(xí)機(jī)會(huì)，繼續(xù)深入的研究探討，拓展自己的視野。參考文獻(xiàn)1.劉嵐，葉慶云.電路分析基礎(chǔ)M.北京：